KR100192012B1 - 노이즈 제거장치 - Google Patents
노이즈 제거장치 Download PDFInfo
- Publication number
- KR100192012B1 KR100192012B1 KR1019960037890A KR19960037890A KR100192012B1 KR 100192012 B1 KR100192012 B1 KR 100192012B1 KR 1019960037890 A KR1019960037890 A KR 1019960037890A KR 19960037890 A KR19960037890 A KR 19960037890A KR 100192012 B1 KR100192012 B1 KR 100192012B1
- Authority
- KR
- South Korea
- Prior art keywords
- flip
- flop
- signal
- noise
- clock signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
개시된 발명은 노이즈 제거장치에 관한 것이다. 본 발명은 기준클럭의 1주기 보다 펄스폭이 좁은 노이즈를 제거하며, 이를 구현하기 위한 구성요소로 입력신호를 인가받는 D플립플롭들, 인버터, 앤드게이트 및 RS플립플롭을 구비한다. 클럭발생기로부터 발생되는 소정 클럭에 맞추어 입력신호는 일차적으로 D플립플롭들에 인가된다. 이어서, 인버터에 의해 발생된 역위상클럭과 D플립플롭의 출력신호를 논리연산하여 제어펄스를 형성하며, 최종단의 RS플립플롭은 이 제어펄스에 근거하여 노이즈가 제거된 신호를 출력하게 된다. 따라서, 본 발명의 노이즈 제거장치를 이용하면 잡음 또는 외부적 요인등에 의해 발생되는 미소크기의 노이즈를 완전하게 제거하므로 신호처리의 신뢰도를 향상시킬 수 있다.
Description
통상, 신호처리과정에서 잡음에 의해 노이즈가 발생하게 되거나 소자간에 신호처리과정등에 의해 노이즈가 발생하게 된다. 디지탈회로에서는 유효한 신호에 노이즈의 유입에 의해 발생되는 에러신호를 방지하기 위해 클립핑회로 또는 리미터등을 사용하고 있다. 이러한, 클립핑회로와 리미터는 신호의 크기레벨을 기준으로 노이즈성분을 제거하므로 미소크기의 노이즈를 제거하는데에는 미흡한 점이 있었다.
미소크기의 노이즈는 원하지 않는 에러신호를 유발하므로 이를 미연에 방지하기 위한 해결방안이 요구된다. 본 발명은 간단한 논리게이트를 이용하여 입력신호에 포함된 미소크기의 노이즈를 제거하며, 비교적 저가의 소자들로 구성하여 제작단가를 절감하고자 한다.
도 1은 본 발명에 따른 노이즈 제거장치의 구성도,
도 2는 제 1도의 각부의 파형을 나타내는 타이밍도.
*도면의주요부분에대한부호의설명*
11,12 : D플립플롭13 : 인버터
14,15 : 앤드게이트16 : RS플립플롭
위와 같은 기술적 과제를 해결하기 위한 본 발명의 특징은 입력신호에 포함된 노이즈를 제거하기 위한 장치에 있어서,소정 주기의 클럭신호에 따라 입력신호를 입력받고, 상기 클럭신호의 상승에지에서 입력신호에 따라 트리거하여 출력하는 제 1D플립플롭과, 상기 제 1D플립플롭의 출력신호를 입력받으며, 상기 클럭신호의 상승에지에서 입력받은 신호에 따라 트리거하여 출력하는 제 2D플립플롭과, 상기 클럭신호를 반전하여, 반전된 역위상의 클럭신호를 출력하는 인버터와, 상기 제 1D플립플롭 및 제 2D플립플롭의 출력신호와 상기 역위상의 클럭신호를 입력받아 논리적연산한후 출력하는 제 1앤드게이트와, 상기 제 1D플립플롭 및 제 2D플립플롭의 출력신호와 상기 역위상의 클럭신호에 대해 각각 반전된 상태로 입력받아 논리적연산한후 출력하는 제 2앤드게이트, 및 상기 제 1앤드게이트 및 제 2앤드게이트의 출력신호를 각각 입력받으며, 상기 제 1앤드게이트의 출력신호에 의해 세트되고 제 2앤드게이트의 출력신호에 의해 리셋되는 RS플립플롭을 포함하는 노이즈 제거장치에 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1은 본 발명에 따른 노이즈 제거장치의 구성도이고, 도 2는 제 1도의 각부의 파형을 나타내는 타이밍도이다. 제 1 및 제 2D플립플롭(11)(12)은 클럭단자를 통해 인가되는 클럭신호에 따라 입력신호를 입력받는다. 이 클럭신호는 도 2와 같이 일정 주기를 가지며, 발진기등의 클럭발생부(도시하지 않음)에 의하여 생성된다. 제 1D플립플롭(11)과 제 2D플립플롭(12)은 리셋단자(R)에 인가되는 리셋신호에 의해 리셋된다.
제 1D플립플롭(11)은 입력신호를 바로 입력받으며, 제 2D플립플롭(12)은 제 1D플립플롭(11)에서 출력하는 신호를 입력신호로 인가받는다. 이와 같은 입력신호에는 유효한 신호성분과 함께 클럭신호의 1주기 보다 좁은 노이즈성분(A)이 포함되어 있다.
제 1 및 제 2D플립플롭(11)(12)은 입력단(D)에 '하이'상태의 입력신호가 인가될시 클럭신호의 상승에지에서 트리거된다. 상기 제 1 및 제 2D플립플롭(11)(12)의 출력파형은 도 2에서 확인할 수 있는 바와 같이, 클럭신호의 상승에지에서 이전상태가 반전하여 출력한다. 제 1D플립플롭(11)에서 출력하는 신호(,!)는 제 2D플립플롭(12)에서 출력하는 신호(,) 보다 한 주기 앞서게 된다.
상기 제 1 및 제 2플립플롭(11)(12)의 출력신호(,!)(,)는 제 1앤드게이트(14)에 인가되고, 그 일단은 반전되여 제 2앤드게이트(14)(15)에 각각 입력된다.
인버터(13)는 클럭신호를 반전하고, 반전된 역위상의 클럭신호를 상기 제 1앤드게이트(14)와 제 2앤드게이트(15)로 출력한다. 이 역위상의 클럭신호는 제 1플립플롭(11)의 처리응답간격이 제 2플립플롭(12)의 처리응답간격 보다 늦어지는 경우 스파이크성 펄스가 유발되므로 이를 방지하기 위해 제 1앤드게이트(14)에 인가되고, 그 일단은 반전되여 제 2앤드게이트(14)(15)에 인가된다.
상기 제 1앤드게이트(14)는 출력신호(,!)(,)와 역위상의 클럭신호를 논리적연산하여 출력하며, 이때의 파형은 도 2의 ,#이다. 상기 제 2앤드게이트(15)는 제 1앤드게이트(14)에 인가되는 신호에 대해 반전된 상태로 입력받아 논리적연산한후 출력하며, 이때의 파형은 도 2의 ,$이다.
RS플립플롭(16)은 제 1앤드게이트(14)에서 출력하는 신호(,#)에 의해 세트되고, 제 2앤드게이트(15)에서 출력하는 신호(,$)에 의해 리셋되는데, 도 2의 출력신호와 같이 나타난다. 상기 RS플립플롭(16)의 출력신호는 입력신호에서 유효한 신호성분만이 나타나고 노이즈성분(A)은 제거됨을 알 수 있다.
따라서, 본 발명은 클럭신호에 비해 작은 미소크기의 노이즈성분을 제거할 수 있어서 신호처리의 신뢰도를 향상시킬 수 있으며, 간단한 논리게이트로 구성가능하여 제작단가가 저렴한 이점이 있다.
본 고안의 목적은 입력신호에 유입되는 미소크기의 노이즈를 제거하기 위한
노이즈 제거장치를 제공함에 있다.
Claims (3)
- 입력신호에 포함된 노이즈를 제거하기 위한 장치에 있어서,소정 주기의 클럭신호에 따라 입력신호를 입력받고, 상기 클럭신호의 상승에지에서 입력신호에 따라 트리거하여 출력하는 제 1D플립플롭;상기 제 1D플립플롭의 출력신호를 입력받으며, 상기 클럭신호의 상승에지에서 입력받은 신호에 따라 트리거하여 출력하는 제 2D플립플롭;상기 클럭신호를 반전하여, 반전된 역위상의 클럭신호를 출력하는 인버터;상기 제 1D플립플롭 및 제 2D플립플롭의 출력신호와 상기 역위상의 클럭신호를입력받아 논리적연산한후 출력하는 제 1앤드게이트;상기 제 1D플립플롭 및 제 2D플립플롭의 출력신호와 상기 역위상의 클럭신호에 대해 각각 반전된 상태로 입력받아 논리적연산한후 출력하는 제 2앤드게이트; 및상기 제 1앤드게이트 및 제 2앤드게이트의 출력신호를 각각 입력받으며, 상기 제 1앤드게이트의 출력신호에 의해 세트되고 제 2앤드게이트의 출력신호에 의해 리셋되는 RS플립플롭을 포함하는 것을 특징으로 하는 노이즈 제거장치.
- 제 1항에 있어서, 상기 인버터는 제 1플립플롭과 제 2플립플롭의 응답시간의 차이로 인한 오류를 방지하기 위한 역위상의 클럭신호를 출력하는 것을 특징으로 하는 노이즈 제거장치.
- 제 1항에 있어서, 상기 RS플립플롭은 클럭신호의 1주기 보다 좁은 노이즈성분은 제거하고, 상기 클럭신호의 1주기 보다 넓은 신호성분은 보존하여 출력하는 것을 특징으로 하는 노이즈 제거장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960037890A KR100192012B1 (ko) | 1996-09-02 | 1996-09-02 | 노이즈 제거장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960037890A KR100192012B1 (ko) | 1996-09-02 | 1996-09-02 | 노이즈 제거장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980019683A KR19980019683A (ko) | 1998-06-25 |
| KR100192012B1 true KR100192012B1 (ko) | 1999-06-15 |
Family
ID=19472533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960037890A KR100192012B1 (ko) | 1996-09-02 | 1996-09-02 | 노이즈 제거장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100192012B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100607037B1 (ko) | 2004-08-04 | 2006-08-01 | 학교법인 울산공업학원 | 증분형 엔코더 출력신호의 노이즈 제거용 디지털 필터 |
-
1996
- 1996-09-02 KR KR1019960037890A patent/KR100192012B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100607037B1 (ko) | 2004-08-04 | 2006-08-01 | 학교법인 울산공업학원 | 증분형 엔코더 출력신호의 노이즈 제거용 디지털 필터 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980019683A (ko) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62245814A (ja) | パルス回路 | |
| KR100192012B1 (ko) | 노이즈 제거장치 | |
| US7053685B2 (en) | Frequency signal enabling apparatus and method thereof | |
| US7127015B2 (en) | Digital filter for reducing voltage peaks | |
| US6337588B1 (en) | Apparatus and method for doubling the frequency of a clock signal | |
| KR100353103B1 (ko) | 펄스발생회로 | |
| KR0167202B1 (ko) | 피엘씨 인터럽트 모듈의 노이즈 제거장치 | |
| KR0139660B1 (ko) | 논리회로의 글리치 제거장치 | |
| KR900002470Y1 (ko) | 잡음 제거회로 | |
| KR100392337B1 (ko) | 최소 온/오프 펄스폭 생성회로 | |
| JP2606550B2 (ja) | 位相比較回路 | |
| JP3687873B2 (ja) | データ抽出回路 | |
| KR0172414B1 (ko) | 글리치 제거 회로 | |
| JP2705174B2 (ja) | 発振回路 | |
| JP3011047B2 (ja) | 位相比較回路 | |
| KR0177756B1 (ko) | 노이즈제거회로 | |
| SU1555837A1 (ru) | Устройство защиты от дребезга | |
| JPS6141220A (ja) | デイジタル信号遅延回路 | |
| JP2819973B2 (ja) | ノイズ除去回路 | |
| JPH08242153A (ja) | ラッチ回路 | |
| KR0118634Y1 (ko) | 주파수 체배기 | |
| KR20000031866A (ko) | 디지털 노이즈 제거회로 | |
| KR100204010B1 (ko) | 글리치 제거 회로 | |
| RU1824671C (ru) | Устройство задержки импульсов | |
| KR0116233Y1 (ko) | 잡음제거회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020129 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |