KR100607037B1 - 증분형 엔코더 출력신호의 노이즈 제거용 디지털 필터 - Google Patents

증분형 엔코더 출력신호의 노이즈 제거용 디지털 필터 Download PDF

Info

Publication number
KR100607037B1
KR100607037B1 KR1020040061356A KR20040061356A KR100607037B1 KR 100607037 B1 KR100607037 B1 KR 100607037B1 KR 1020040061356 A KR1020040061356 A KR 1020040061356A KR 20040061356 A KR20040061356 A KR 20040061356A KR 100607037 B1 KR100607037 B1 KR 100607037B1
Authority
KR
South Korea
Prior art keywords
output signal
encoder
counter
gate
noise
Prior art date
Application number
KR1020040061356A
Other languages
English (en)
Other versions
KR20060012731A (ko
Inventor
전태원
최명규
노의철
이홍희
김흥근
Original Assignee
학교법인 울산공업학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 울산공업학원 filed Critical 학교법인 울산공업학원
Priority to KR1020040061356A priority Critical patent/KR100607037B1/ko
Publication of KR20060012731A publication Critical patent/KR20060012731A/ko
Application granted granted Critical
Publication of KR100607037B1 publication Critical patent/KR100607037B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/08—Networks for phase shifting

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

증분형 엔코더 출력신호에 포함된 노이즈 성분을 제거하기 위한 디지털 필터 회로를 발명하였다. 본 발명의 증분형 엔코더 출력신호의 노이즈 제거용 디지털 필터는 엔코더 출력 신호를 클리어 단자로 수신하며 엔코더 출력 신호가 제1 로직 레벨일 때 제1 로직 레벨의 출력 신호를 발생하는 제1 카운터와 제1 카운터의 출력 신호와 소정의 발진 주파수를 가지는 클럭 신호를 논리합하는 제1 논리합 게이트를 포함한다. 제1 카운터는 엔코더 출력 신호가 제2 로직 레벨일 때는, 상기 제1 논리합 게이트의 출력 신호의 펄스를 카운트하여, 상기 카운트 값이 소정의 N(1 이상의 정수)이 되면 제2 로직 레벨의 출력 신호를 발생한다. 본 발명에 의하면, 엔코더에 포함된 노이즈 특성에 따라 디지털 필터의 클럭신호의 주파수와 카운터 값을 변경하여 엔코더 출력 신호에 포함된 노이즈 성분을 효과적으로 제거할 수 있다.
디지털 필터, 엔코더 출력신호, 노이즈

Description

증분형 엔코더 출력신호의 노이즈 제거용 디지털 필터{Digital filter for removing noise of incremental encoder output signals}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 제1 실시예에 따른 증분형 엔코더 출력신호 노이즈 제거용 디지털 필터 장치의 구성도이다.
도 2는 본 발명의 제2 실시예에 따른 증분형 엔코더 출력신호 노이즈 제거용 디지털 필터 장치의 구성도이다.
도 3은 본 발명의 제3 실시예에 따른 증분형 엔코더 출력신호 노이즈 제거용 디지털 필터 장치의 구성도이다.
도 4는 본 발명의 제1 실시예에 따른 엔코더 노이즈 제거용 디지털필터를 사용한 경우의 신호 파형도이다.
도 5는 본 발명의 제2 실시예에 따른 엔코더 노이즈 제거용 디지털필터를 사용한 경우의 신호 파형도이다.
도 6 본 발명의 제3 실시예에 따른 엔코더 노이즈 제거용 디지털필터를 사용한 경우의 신호 파형도이다.
본 발명은 증분형(증분형) 엔코더의 출력 신호의 노이즈를 제거하기 위한 디지털 필터 장치에 관한 것이다.
증분형 엔코더는 전동기의 속도 및 위치를 측정하기 위한 장치이다. 이 엔코더에는 일반적으로 전동기 1 회전당 수천에서 수만 펄스가 발생되는 A, B의 두 신호가 출력되며, 이 두 신호는 90°위상차를 가지고 있다. 이 엔코더 출력 신호(A, B 신호)의 펄스 수를 카운팅하여 전동기 속도 또는 위치를 계산하고, 또한 이 두 신호의 위상차로 전동기 회전방향 즉 정회전 또는 역회전을 판별한다.
이 엔코더 출력신호 A, B는 수십 KHz에서 수백 KHz로 발진하는 고조파 디지털 신호이므로, 90°위상차를 가지는 두 신호 사이의 간섭과 함께 전동기 구동용 반도체 전력회로의 스위칭에 의해 발생되는 전자파에 많은 영향을 받는다. 그리고 이 엔코더 출력신호는 디지털 신호이므로 전자파 등에 의해 발생되는 노이즈에 상당히 취약하다는 문제가 있다.
이러한 노이즈를 제거하기 위하여 통상적으로 두 단계가 있다. 첫 번째 단계는 엔코더에서 제어 보드 또는 PLC(Programmable Logic Controller)의 입력 단자까지의 단계, 즉 전송 단계에서 외부에서 전자파 등에 의해 발생되는 노이즈를 감쇄시키는 것이다. 두 번째 단계는 제어 보드 또는 PLC 등에 입력된 엔코더 출력 신호에 포함된 노이즈를 제어 보드 상에서 감쇄 또는 제거하는 것이다.
먼저 전송 단계에서 노이즈 발생원인인 전자파를 차단하기 위해서는 일반적으로 모든 엔코더 신호에 실드선(shield line)을 사용한다. 여기에 전압 및 전류의 용량이 큰 전동기 구동시에는 더 많은 노이즈가 발생되므로 A, B신호를 각각 차동신호 (differential signal)로 변환시키는 방법도 사용된다. 여기에 외부 전자파뿐만 아니라 A, B 신호 사이의 간섭현상을 감소시키기 위하여 이중 실드선을 도입하기도 한다.
첫 번째 단계에서 엔코더 신호의 노이즈를 제거 못하였을 경우에는 제어 보드에서 이 노이즈를 제거하여야 한다. 두 번째 단계에서 노이즈를 제거하기 위하여 사용되는 일반적 방법은 커페시터나 저역필터 (low-pass filter)를 사용하는 것인데, 엔코더 신호가 수십-수백 KHz의 고조파 펄스 형태이므로 이 저역필터로 노이즈를 감소 또는 제거하기가 상당히 힘들다. 더구나, 아날로그 신호와 달리 엔코더 신호는 수십-수백 KHz의 고조파 펄스 형태이므로 저역 필터를 사용할 경우에는 노이즈뿐만 아니라 엔코더 신호까지 감쇄시키는 심각한 부작용이 발생할 수 있으며, 또한 노이즈의 주파수가 다양하게 나타나므로 저역필터의 차단 주파수 결정에 상당한 어려움이 있다.
따라서 대부분의 연구 또는 발명이 전송단계에서의 노이즈 제거에만 집중되어 있는 실정이다.
따라서, 본 발명의 목적은 상기의 문제점을 해결하기 위한 것으로, 엔코더 신호의 듀티비 감소 없이 엔코더 신호에 포함된 노이즈 성분을 제거할 수 있으며, 노이즈의 특성 즉 노이즈 주파수에 따라 쉽게 변경이 가능한 엔코더 출력 신호의 노이즈 제거용 디지털 필터 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 바람직한 일 측면에 따르면, 엔코더 출력 신호의 노이즈를 제거하는 디지털 필터 장치에 있어서, 상기 엔코더 출력 신호를 클리어 단자로 수신하며 상기 엔코더 출력 신호가 제1 로직 레벨일 때 제1 로직 레벨의 출력 신호를 발생하는 제1 카운터; 및 상기 제1 카운터의 출력 신호와 소정의 발진 주파수를 가지는 클럭 신호를 논리합하는 제1 논리합 게이트를 포함하되, 상기 제1 카운터는 상기 엔코더 출력 신호가 제2 로직 레벨일 때는, 상기 제1 논리합 게이트의 출력 신호의 펄스를 카운트하여, 상기 카운트 값이 소정의 N(1 이상의 정수)이 되면 제2 로직 레벨의 출력 신호를 발생하는 것을 특징으로 하는 엔코더 출력 신호의 노이즈 제거용 디지털 필터 장치가 제공된다.
엔코더 출력신호의 듀티비 감소를 보정하기 위한 바람직한 실시 예에서는, 상기 엔코더 출력 신호의 노이즈 제거용 디지털 필터 장치는 상기 제1 카운터의 출력 신호를 반전하여 출력하는 제1 반전 게이트; 상기 제1 반전 게이트의 출력 신호를 클리어 단자로 수신하며, 상기 제1 반전 게이트의 출력 신호가 제1 로직 레벨일 때 제1 로직 레벨의 출력 신호를 발생하는 제2 카운터; 상기 제2 카운터의 출력 신호와 상기 클럭 신호를 논리합하는 제2 논리합 게이트; 및 상기 제2 카운터의 출 력 신호를 반전하여 출력하는 제2 반전 게이트를 더 포함하되, 상기 제2 카운터는 상기 제1 반전 게이트의 출력 신호가 제2 로직 레벨일 때는, 상기 제2 논리합 게이트의 출력 신호의 펄스를 카운트하여, 상기 카운트 값이 상기 N이 되면 제2 로직 레벨의 출력 신호를 발생한다.
엔코더 출력신호가 반전 시 바람직한 다른 실시예에서는, 상기 엔코더 출력 신호의 노이즈 제거용 디지털 필터 장치는 상기 제1 카운터의 출력 신호를 반전하여 출력하는 제1 반전 게이트; 상기 제1 반전 게이트의 출력 신호를 클리어 단자로 수신하며, 상기 제1 반전 게이트의 출력 신호가 제1 로직 레벨일 때 제1 로직 레벨의 출력 신호를 발생하는 제2 카운터; 상기 제2 카운터의 출력 신호와 상기 클럭 신호를 논리합하는 제2 논리합 게이트; 및 반전 엔코더 출력 신호를 반전하여 상기 엔코더 출력 신호를 발생하는 제2 반전 게이트를 더 포함하되, 상기 제2 카운터는 상기 제1 반전 게이트의 출력 신호가 제2 로직 레벨일 때는, 상기 제2 논리합 게이트의 출력 신호의 펄스를 카운트하여 상기 카운트 값이 상기 N이 되면 제2 로직 레벨의 출력 신호를 발생한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도면을 참조하여, 본 발명의 실시예를 설명하기 전에 엔코더 출력 신호의 노이즈 특성을 살펴보면 다음과 같다.
엔코더 출력단자는 통상 엔코더 직류 전원과 저항으로 풀-업(pull-up)되어 있으므로 엔코더 출력신호의 노이즈 특성은 전원 전압 이상으로 높은 전압의 스파이크성 노이즈가 아니다. 따라서, 엔코더의 노이즈 특성은 노이즈의 크기보다 엔코더 출력 신호의 펄스폭을 변화시키는 특징이 있다.
도 1은 본 발명의 제1 실시예에 따른 증분형 엔코더 출력신호 노이즈 제거용 디지털 필터 장치(100)의 구성도이다.
이를 참조하면, 본 발명의 제1 실시예에 따른 엔코더 출력신호 노이즈 제거용 디지털 필터 장치(100)는 클럭신호와 함께 N-카운터(11) 및 논리합 게이트(OR 게이트)(12)를 포함한다.
먼저, N-카운터(11)의 동작 특성을 간단히 설명하면 다음과 같다.
클리어 입력 단자(CLEAR 단자)에 제1 로직 레벨 신호('0')가 입력되면 카운터 출력(OUTPUT)은 제1 로직 레벨('0')이 되면서, 카운터 값이 0부터 다시 카운팅을 시작하고, 클리어 입력 단자(CLEAR) 단자에 제2 로직 레벨 신호('1')가 입력되면 클럭 단자(CLK 단자)에 입력되는 펄스의 하강면(falling edge)마다 카운팅을 하고 N-번째 펄스가 입력되면 출력 단자(OUTPUT)에서 제2 로직 레벨 신호('1')가 출력된다. 본 실시예들에서는 제1 로직 레벨은 로직 '0' 상태를 의미하고 제2 로직 레벨은 로직 '1' 상태를 의미하는 것으로 정의한다. 그러나, 이와 반대로 정의될 수 있음은 당연하다. 그리고, N은 1 이상의 정수이다.
엔코더 출력신호(A 또는 B)는 N-카운터(11)의 CLEAR 단자에 연결시키고, 일정주파수 f c 로 발진하는 클럭 신호(CK)와 N-카운터(11)의 출력 신호를 OR 게이트(12)의 입력단자에 각각 연결시키며 OR게이트(12) 출력을 N-카운터(11)의 CLK 단자에 연결시킨다. 즉, 카운터 출력 신호와 클럭 신호(CK)의 논리합(OR) 신호가 N-카운터의 클럭 단자(CLK)로 입력된다. 여기서, 클럭 신호(CK)의 발진 주파수는 f c 이다.
도 1에 도시된 디지털 필터 장치(100)의 동작은 다음과 같다.
엔코더 출력신호(A 또는 B)가 '0'상태에서는 클럭 신호(CK)에 관계없이 N-카운터(11)의 출력은 '0'상태가 된다. 엔코더 출력신호가 '0'상태에서 '1'상태로 변화되면 일정주파수 f c 로 발진하는 클럭 신호(CK)의 하강면마다 N-카운터(11)가 카운팅을 시작하여 이 카운터 값이 N번째 도달할 시 N-카운터(11)의 출력 신호가 '1'상태가 된다. N-카운터(11)의 출력신호가 '1'상태일 때부터 클럭 신호(CK)에 관계없이 OR 게이트(12)의 출력이 항상 로직 '1' 상태가 되므로, CLK 단자로 입력되는 신호는 항상 '1'상태가 된다. 따라서, N-카운터(11)의 카운팅이 중단되고 이 카운터 출력은 계속 '1'상태를 유지한다. 엔코더 출력신호(A 또는 B)가 '1' 상태에서 '0'상태가 되면 N-카운터(11)가 클리어되면서 N-카운터(11)의 출력이 '1'상태에서 '0'상태로 된다.
N-카운터(11)의 동작을 정리하면, N- 카운터(11)는 엔코더 출력 신호(A 또는 B)가 '0' 상태일 때 '0' 상태의 출력 신호(FA 또는 FB)를 발생하고, 엔코더 출력 신호(A 또는 B)가 제2 로직 레벨일 때는, OR 게이트(12)의 출력 신호의 펄스를 카운트하여, 그 카운트 값이 N이 되면 '1' 상태의 출력 신호(FA 또는 FB)를 발생한다. 여기서 엔코더 출력 신호가 A 또는 B 신호인 것은 두 가지 신호가 입력될 수 있음을 의미한다. 즉, 엔코더 출력 신호로서 A 신호가 입력될 수도 있고, A와 소정의 위상차(바람직하기로는 90도의 위상차)를 가지는 B 신호가 입력될 수도 있음을 의미한다. A 신호가 입력되는 경우에 디지털 필터 장치(100)의 출력 신호는 DA가 되고, B 신호가 입력되는 경우에 디지털 필터 장치(100)의 출력 신호는 DB가 된다.
디지털 필터 장치(100)로 입력되는 엔코더 출력신호(A 또는 B)와 이 신호에 포함된 노이즈가 '0'상태에서 '1'상태로 변화될 때부터 클럭 신호(CK)의 펄스 수를 카운팅을 시작하여 N번째 카운팅시까지 엔코더 출력신호(A 또는 B), 즉 노이즈가 포함된 엔코더 출력 신호(A 또는 B)가 '1'상태를 유지하면 N-카운터(11)의 출력 신호는 '1'상태로 되지만, N번째 카운팅 전에 '0'상태가 되면 N-카운터(11)의 출력 신호는 계속 '0'상태를 유지한다. 따라서 클럭 신호(CK)의 펄스가 N번째까지 카운팅 되기 전에 '0'이 되는 엔코더 출력 신호(A 또는 B)의 노이즈 성분은 모두 제거할 수 있다.
다음은 디지털 필터를 설계하는 방법을 기술한다. 먼저 엔코더 출력신호(A 또는 B)에 발생하는 노이즈 중 노이즈 폭이 최대인 노이즈를 관측한 후, 이 최대폭의 노이즈를 포함한 전체 노이즈를 모두 제거하기 위하여 노이즈 중 최대 폭 d max 에 대한 클럭 신호(CK)의 발진 주파수 f c 와 N-카운터의 N 값의 범위는 다음의 수학식1 을 만족하도록 결정되는 것이 바람직하다.
Figure 112004034928565-pat00001
위의 식에서 보면 노이즈의 폭에 따라 클럭 신호(CK)의 주파수 f c 와 N-카운터의 N값을 같이 조정할 수 있다.
여기서 디지털 필터에서 필터링된 엔코더 출력 신호(FA 또는 FB)가 '0'에서 '1'로 변화되는 시점은 엔코더 출력신호(A 또는 B)가 '0'에서 '1'로 변화되는 시점에 비하여 (N-1)/f c -N/f c 시간만큼의 시간지연(t d )이 발생한다. 반면, 필터링된 엔코더 출력 신호(FA 또는 FB)가 '1'에서 '0'로 변화되는 시점은 엔코더 출력 신호가 '1'에서 '0'으로 변화는 시점과 동일하다. 따라서 필터링된 엔코더 출력 신호(FA 또는 FB)는 본래의 엔코더 출력 신호(A 또는 B)보다 펄스폭이 지연시간(t d )만큼 감소된다.
한편 엔코더 출력 신호(A 또는 B)의 펄스폭은 반드시 (N/f c ) 보다 더 커야 디지털 필터의 출력 단자에 신호가 출력된다.
상술한 바와 같이, 본 발명의 제1 실시예에 따른 디지털 필터 장치(100)의 출력신호(FA 또는 FB)는 엔코더 출력신호(A 또는 B)에 포함된 노이즈가 제거된 신호이나, 본래의 엔코더 출력신호(A 또는 B)보다 (N-1)/f c -N/f c 범위의 펄스폭, 즉 듀티비(duty ratio)가 감소된다. 이에 대해서는 도 4를 참조하여 추가적으로 후술된다
도 2는 본 발명의 제2 실시예에 따른 증분형 엔코더 출력신호 노이즈 제거용 디지털 필터 장치(200)의 구성도이다.
이를 참조하면, 본 발명의 제2 실시예에 따른 엔코더 출력신호 노이즈 제거용 디지털 필터 장치(200)는 N-카운터들(11, 23), 논리합(OR) 게이트들(12, 24) 및 반전(NOT) 게이트들(25, 25)을 포함한다. 도 2에 도시된 엔코더 출력신호 노이즈 제거용 디지털 필터 장치(200)는 도 1에 도시된 디지털 필터 회로(100)에 엔코더 출력신호(A 또는 B)의 펄스폭 즉 듀티비의 감소를 보정하기 위한 회로(이하, 듀티비 감소 보정 회로라 함)를 추가한 구성을 가진다.
듀티비 감소 보정 회로는 제2 N-카운터(13), 제2 OR 게이트(14), 제1 및 제2 NOT 게이트(25, 26)를 포함한다.
제1 N-카운터(11)의 출력 신호를 NOT 게이트(15)를 거쳐 제2 N-카운터(13)의 CLEAR 단자에 연결하고, 클럭 신호(CK)와 제2 N-카운터(13)의 출력신호를 OR 게이트(14)를 거쳐 제2 N-카운터(13)의 CLK단자에 입력된다. 제2 N-카운터(13)의 출력신호를 다시 NOT게이트(16)를 거치면 엔코더 출력 신호 내의 노이즈가 제거되면서 듀티비까지 보상된 엔코더 출력신호, 즉 듀티비 보상 엔코더 출력신호(DA 또는 DB)가 발생한다.
도 2에 도시된 디지털 필터 장치(200)의 동작은 다음과 같다.
제1 N-카운터(11)의 출력신호(OUT1)는 NOT 게이트(15)에 의하여 반전되어 제 2 N-카운터(13)의 CLEAR 단자로 입력된다. CLEAR 단자가 '0'에서 '1'로 변환하는 시점부터 소정의 지연시간(t d )시간 후에 제2 N-카운터(13)의 출력 신호(OUT2)가 '0'에서 '1'로 변환된다. 제2 N-카운터(13)의 출력신호(OUT2)가 NOT 게이트(16)에 의하여 반전되어 듀티비 보상 엔코더 출력 신호(DA 또는 DB)가 발생된다. 듀티비 보상 엔코더 출력 신호(DA 또는 DB)는 이중 필터링에 의해 발생된 신호라 할 수 있으며, 도 1의 필터링된 엔코더 출력 신호(FA 또는 FB)의 펄스폭 감소(즉, 듀티비 감소)를 보상한 신호이다. 이중 필터링된 엔코더 출력신호(DA 또는 DB)와 본래의 엔코더 출력신호(A 또는 B)의 파형을 비교하면 펄스폭은 동일하지만 t d 만큼의 시간지연이 발생된다. 그런데 이 t d 시간지연은 DA와 DB 신호 모두 같이 나타나므로, 이 DA, DB펄스를 카운팅하여 전동기 속도 또는 위치를 측정하거나 DA와 DB신호의 위상차 90°를 이용하여 정/역회전 회전방향을 결정하는데 전혀 영향이 없다.
도 3은 본 발명의 제3 실시예에 따른 증분형 엔코더 출력신호 노이즈 제거용 디지털 필터 장치(300)의 구성도이다.
도 3은 반전된 엔코더 출력신호(/A, /B)가 출력되는 경우 증분형 엔코더 출력신호 노이즈 제거용 디지털 필터 장치 회로에서 엔코더 출력신호 듀티비 보상기능을 첨가한 것이다. 도 2와 비교하면 엔코더 출력신호(A 또는 B)를 NOT게이트(17)로 반전시킨 후 제1 N-카운터(11)의 CLEAR단자에 연결하며, 제2 N-카운터(13)의 출력에 있는 NOT게이트(16)를 제거한다.
도 3에 도시된 디지털 필터 장치(300)는 엔코더 출력신호(A, B)가 반전되어 출력되었을 경우, 즉 엔코더 출력신호 A, B의 반전신호(/A, /B)가 입력되는 경우의 디지털 필터장치로서, 그 동작은 다음과 같다.
이 경우에는 반전 엔코더 출력신호(/A 또는 /B)를 먼저 NOT 게이트(17)를 사용하여 반전시켜 반전되지 않은(혹은 재반전된) 엔코더 출력 신호(A 또는 B)를 발생한다. 엔코더 출력 신호는 제1 N-카운터(11)의 CLEAR 단자로 입력된다. 제1 및 제2 N-카운터(11, 13), OR 게이트들(12, 14) 및 NOT 게이트(15)의 동작은 도 2와 관련하여 상술한 바와 같다. 따라서, 설명의 중복을 피하기 위하여, 이에 대한 상세한 설명은 여기서는 생략된다. 다만, 도 3에 도시된 디지털 필터 장치(300)는 반전 엔코더 출력신호(/A 또는 /B)에 대한 출력 신호를 얻기 위해서는, 도 2에 도시된 NOT게이트(16)의 후단에 다른 하나의 NOT 게이트를 더 설치하여 듀티비 보상 엔코더 출력 신호(DA 또는 유)를 다시 반전시킬 필요가 있다. 그런데, 도 2의 NOT게이트(16)의 후단에 다른 하나의 NOT 게이트를 더 설치하는 효과는 도 2에서의 출력 단에 있는 NOT게이트(16)를 제거하는 것과 동일한 효과를 갖는다.
따라서, 도 3의 디지털 필터 장치(300)에서는 제2 N-카운터(13)의 출력 신호가 바로 듀티비 보상 반전 엔코더 출력 신호(/DA 또는 /DB)가 된다.
도 4는 본 발명의 제1 실시예에 따른 엔코더 노이즈 제거용 디지털필터를 사용한 경우의 신호 파형도이다. 구체적으로는, 2000 P/R인, 즉 1회전중 펄스수가 2000회인 증분형 엔코더를 1200rpm으로 회전시 엔코더 출력 신호(A,B)에 각각 0.5㎲와 1㎲의 노이즈가 발생되는 경우에 본 발명의 제1 실시예에 따른 엔코더 출력신호 노이즈 제거용 디지털 필터(100)를 사용하여 이 노이즈를 제거한 실시 예를 보인 것이다. 노이즈의 최대 펄스폭이 1㎲ 이므로, 디지털 필터의 클럭 신호(CK)의 발진 주파수 f c =1MHz로 설정하고 N=3, 즉 3-카운터가 사용되었다.
도 4에 도시된 필터링된 엔코더 출력신호(DA, DB)를 살펴보면, 엔코더 출력 신호(A,B)에 포함된 노이즈가 모두 제거되었으며, 필터링된 엔코더 출력신호(DA, DB)가 엔코더 출력 신호(A,B)에 비하여 모두 (N-1)/f c 만큼 즉 t d =2㎲의 듀티비가 감소됨을 알 수 있다.
도 5는 본 발명의 제2 실시예에 따른 엔코더 노이즈 제거용 디지털필터를 사용한 경우의 신호 파형도이다. 구체적으로는, 2000 P/R 증분형 엔코더를 1200rpm으로 회전시 엔코더 출력 신호(A,B)에 각각 0.5㎲와 1㎲의 노이즈가 발생되는 경우에 본 발명의 제2 실시예에 따른 엔코더 출력신호 노이즈 제거용 디지털 필터(200)를 사용하여 이 노이즈를 제거한 실시 예를 보인 것이다. 즉, 도 4에 도시된 바와 같은 노이즈 발생시 엔코더 출력신호의 듀티비를 보정하는 실시 예를 보인 것이다.
도 5를 참조하면, 이중으로 필터링되어 출력된 엔코더 출력 신호(DA, DB)는 노이즈 제거와 함께 듀티비도 보정되어 본래의 엔코더 출력신호(A, B)와 듀티비가 동일함을 알 수 있다. 여기서 본래의 엔코더 출력신호(A, B)에 대하여 이중 필터링된 엔코더 출력 신호(DA, DB)는 모두 (N-1)/f c 만큼 즉 t d =2㎲의 시간지연이 발생된다. 그런데 이 시간지연(t d =2㎲)은 앞에서 언급한바와 같이 A, B 신호를 사용한 속도 및 위치 측정이나 회전방향 결정시 전혀 영향을 미치지 않는다.
도 6은 본 발명의 제3 실시예에 따른 엔코더 노이즈 제거용 디지털필터를 사 용한 경우의 신호 파형도이다. 구체적으로는, 반전 엔코더 출력 신호(/A, /B)가 입력되는 경우, 즉 엔코더 출력신호(A, B)가 반전되었을 경우에 도 3에 도시된 본 발명의 제3 실시예에 따른 엔코더 출력신호 노이즈 제거용 디지털 필터(300)를 사용하여 노이즈를 제거한 실시 예를 보인 것이다. 도 6의 경우도 2000 P/R 증분형 엔코더를 1200 rpm으로 회전시 엔코더 출력 신호(A,B)에 각각 0.5㎲와 1㎲의 노이즈가 발생되는 경우이다.
도 6을 참조하면 엔코더 출력신호 노이즈 제거용 디지털 필터(300)에 의해 발생되는 듀티비 보상 반전 엔코더 출력 신호(/DA, /DB)는 노이즈 제거와 함께 듀티비도 보정되어 반전 엔코더 출력신호(/A, /B)와 듀티비가 동일함을 알 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 의하면, 엔코더 출력 신호는 감쇄시키지 않고 엔코더 출력 신호에 포함된 노이즈 성분을 효과적으로 제거할 수 있다. 특히, 노이즈의 특성 즉 노이즈 주파수에 따라 필터 클럭 신호의 주파수 등 디지털 필터 회로를 쉽게 변경 가능함으로써, 엔코더 출력 신호의 노이즈를 거의 완벽하게 제거할 수 있다. 또한 본 발명에 따른 필터 회로가 디지털 회로로 설계되므로 다른 디지털회로와 같이 1개의 EPLD 또는 FPGA에 저장할 수 있으므로 회로도 단순화할 수 있는 장점이 있다.

Claims (5)

  1. 엔코더 출력 신호의 노이즈를 제거하는 디지털 필터 장치에 있어서,
    상기 엔코더 출력 신호를 클리어 단자로 수신하며 상기 엔코더 출력 신호가 제1 로직 레벨일 때 제1 로직 레벨의 출력 신호를 발생하는 제1 카운터; 및
    상기 제1 카운터의 출력 신호와 소정의 발진 주파수를 가지는 클럭 신호를 논리합하는 제1 논리합 게이트
    를 포함하되,
    상기 제1 카운터는 상기 엔코더 출력 신호가 제2 로직 레벨일 때는, 상기 제1 논리합 게이트의 출력 신호의 펄스를 카운트하여, 상기 카운트 값이 소정의 N(1 이상의 정수)이 되면 제2 로직 레벨의 출력 신호를 발생하는 것을 특징으로 하는 엔코더 출력 신호의 노이즈 제거용 디지털 필터 장치.
  2. 제1항에 있어서, 상기 엔코더 출력 신호의 노이즈 제거용 디지털 필터 장치는
    상기 제1 카운터의 출력 신호를 반전하여 출력하는 제1 반전 게이트;
    상기 제1 반전 게이트의 출력 신호를 클리어 단자로 수신하며, 상기 제1 반전 게이트의 출력 신호가 제1 로직 레벨일 때 제1 로직 레벨의 출력 신호를 발생하는 제2 카운터;
    상기 제2 카운터의 출력 신호와 상기 클럭 신호를 논리합하는 제2 논리합 게이트; 및
    상기 제2 카운터의 출력 신호를 반전하여 출력하는 제2 반전 게이트
    를 더 포함하되,
    상기 제2 카운터는 상기 제1 반전 게이트의 출력 신호가 제2 로직 레벨일 때는, 상기 제2 논리합 게이트의 출력 신호의 펄스를 카운트하여, 상기 카운트 값이 상기 N이 되면 제2 로직 레벨의 출력 신호를 발생하는 것을 특징으로 하는 엔코더 출력 신호의 노이즈 제거용 디지털 필터 장치.
  3. 제1항에 있어서, 상기 엔코더 출력 신호의 노이즈 제거용 디지털 필터 장치는
    상기 제1 카운터의 출력 신호를 반전하여 출력하는 제1 반전 게이트;
    상기 제1 반전 게이트의 출력 신호를 클리어 단자로 수신하며, 상기 제1 반전 게이트의 출력 신호가 제1 로직 레벨일 때 제1 로직 레벨의 출력 신호를 발생하는 제2 카운터;
    상기 제2 카운터의 출력 신호와 상기 클럭 신호를 논리합하는 제2 논리합 게이트; 및
    반전 엔코더 신호를 반전하여 상기 엔코더 신호를 발생하는 제2 반전 게이트
    를 더 포함하되,
    상기 제2 카운터는 상기 제1 반전 게이트의 출력 신호가 제2 로직 레벨일 때는, 상기 제2 논리합 게이트의 출력 신호의 펄스를 카운트하여, 상기 카운트 값이 상기 N이 되면 제2 로직 레벨의 출력 신호를 발생하는 것을 특징으로 하는 엔코더 출력 신호의 노이즈 제거용 디지털 필터 장치.
  4. 제1항 내지 제3항 중의 어느 한 항에 있어서, 상기 발진 주파수 및 상기 N은
    수학식 1을 만족하도록 결정되며,
    상기 수학식 1은
    Figure 112004034928565-pat00002
    이고,
    상기 d max
    는 상기 엔코더 신호에 포함된 노이즈의 최대폭, 상기 f c 는 상기 발진 주파수인 것을 특징으로 하는 엔코더 출력 신호의 노이즈 제거용 디지털 필터 장치.
  5. 제1항에 있어서,
    상기 제1 로직 레벨은 로직'0' 상태이고,
    상기 제2 로직 레벨은 로직 '1' 상태인 것을 특징으로 하는 엔코더 출력 신호의 노이즈 제거용 디지털 필터 장치.
KR1020040061356A 2004-08-04 2004-08-04 증분형 엔코더 출력신호의 노이즈 제거용 디지털 필터 KR100607037B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040061356A KR100607037B1 (ko) 2004-08-04 2004-08-04 증분형 엔코더 출력신호의 노이즈 제거용 디지털 필터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040061356A KR100607037B1 (ko) 2004-08-04 2004-08-04 증분형 엔코더 출력신호의 노이즈 제거용 디지털 필터

Publications (2)

Publication Number Publication Date
KR20060012731A KR20060012731A (ko) 2006-02-09
KR100607037B1 true KR100607037B1 (ko) 2006-08-01

Family

ID=37122267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040061356A KR100607037B1 (ko) 2004-08-04 2004-08-04 증분형 엔코더 출력신호의 노이즈 제거용 디지털 필터

Country Status (1)

Country Link
KR (1) KR100607037B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101577236B1 (ko) * 2009-12-26 2015-12-28 엘지디스플레이 주식회사 디지털 노이즈 필터 및 그를 이용한 표시 장치
CN109634312B (zh) * 2018-12-31 2024-05-28 华测检测认证集团股份有限公司 自动防倒大气采样设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09214897A (ja) * 1996-01-30 1997-08-15 Sharp Corp 符号化雑音低減フィルタ回路
KR0120482Y1 (ko) * 1993-04-12 1998-08-17 이대원 디지틀 필터회로
KR100192012B1 (ko) 1996-09-02 1999-06-15 김징완 노이즈 제거장치
KR20040001093A (ko) * 2002-06-27 2004-01-07 엘지전자 주식회사 펄스형 노이즈 제거용 디지털 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0120482Y1 (ko) * 1993-04-12 1998-08-17 이대원 디지틀 필터회로
JPH09214897A (ja) * 1996-01-30 1997-08-15 Sharp Corp 符号化雑音低減フィルタ回路
KR100192012B1 (ko) 1996-09-02 1999-06-15 김징완 노이즈 제거장치
KR20040001093A (ko) * 2002-06-27 2004-01-07 엘지전자 주식회사 펄스형 노이즈 제거용 디지털 회로

Also Published As

Publication number Publication date
KR20060012731A (ko) 2006-02-09

Similar Documents

Publication Publication Date Title
US9369266B1 (en) Techniques for clock data recovery
US9018996B1 (en) Circuits, architectures, apparatuses, algorithms and methods for providing quadrature outputs using a plurality of divide-by-n dividers
US7289582B2 (en) EMI cancellation method and system
EP2701308A2 (en) Glitch filter circuit and method
US7573335B2 (en) Automatic gain control (AGC) with lock detection
KR100607037B1 (ko) 증분형 엔코더 출력신호의 노이즈 제거용 디지털 필터
JPH1070444A (ja) デジタルノイズフィルター
CN109391247B (zh) 一种基于pwm信号的滤波器、处理电路及芯片
KR101704600B1 (ko) 홀센서 글리치 제거 장치
CN104917525A (zh) 抑制移位的电路装置、模数转换器、梯度放大器和方法
US6064704A (en) Digital pulse filtering circuit
EP3138218B1 (en) Apparatus and method for filtering noises in signal
US10944415B2 (en) Spectrally efficient digital logic (SEDL) analog to digital converter (ADC)
KR101235527B1 (ko) 고속 카운터
JPH0662593A (ja) センサレスモータの駆動装置
JP4035751B2 (ja) エンコーダの信号処理回路とその信号処理方法
JP5792025B2 (ja) 半導体装置及びノイズ除去装置
KR200151910Y1 (ko) 엔코더 신호의 4체배 및 카운팅 장치
JPH10126228A (ja) デジタル波形整形回路
JP2011035498A (ja) スイッチングドライバ回路
JP2009055470A (ja) ノイズ除去回路
JP3099507B2 (ja) 可変遅延回路
KR100290960B1 (ko) 클럭노이즈를제거하기위한글리치필터회로
WO2020006221A2 (en) Spectrally efficient digital logic (sedl) analog to digital converter (adc)
O’Byrne Measurement Techniques for Industrial Motion Control

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100520

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee