KR101235527B1 - 고속 카운터 - Google Patents

고속 카운터 Download PDF

Info

Publication number
KR101235527B1
KR101235527B1 KR1020110020252A KR20110020252A KR101235527B1 KR 101235527 B1 KR101235527 B1 KR 101235527B1 KR 1020110020252 A KR1020110020252 A KR 1020110020252A KR 20110020252 A KR20110020252 A KR 20110020252A KR 101235527 B1 KR101235527 B1 KR 101235527B1
Authority
KR
South Korea
Prior art keywords
filter
pulse
count value
reference clock
logic level
Prior art date
Application number
KR1020110020252A
Other languages
English (en)
Other versions
KR20120102241A (ko
Inventor
남제우
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020110020252A priority Critical patent/KR101235527B1/ko
Publication of KR20120102241A publication Critical patent/KR20120102241A/ko
Application granted granted Critical
Publication of KR101235527B1 publication Critical patent/KR101235527B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H03K21/026—Input circuits comprising logic circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 기준 클럭을 생성하는 기준클럭 생성부, 상기 기준 클럭의 동작 에지에서의 입력 펄스의 로직 레벨에 따라 감산 또는 가산 카운트한 필터 카운트 값을 생성하는 필터 카운터부 및 상기 필터 카운트 값에 따라 펄스 신호의 로직 레벨의 변경 여부를 결정하여 출력 펄스를 생성하는 펄스 생성부를 포함하는 고속 카운터에 관한 것으로서, 입력되는 고속의 펄스 신호의 노이즈를 제거할 수 있는 필터 블록을 내장하여 회로를 단순화할 수 있고, 필터링에 의한 펄스 신호의 왜곡 현상을 최소화하면서 효과적으로 노이즈를 제거할 수 있다.

Description

고속 카운터{HIGH SPEED COUNTER}
본 발명은 고속 카운터에 관한 것으로, 보다 상세하게는 노이즈 신호를 제거할 수 있는 필터 기능을 갖는 고속 카운터에 관한 것이다.
고속 카운터는 산업 현장의 여러 분야에서 모터의 회전수나 고속으로 이동하는 물체의 개수를 카운트할 때 사용되는 고속의 펄스 열을 계수하는 장치이다. 구체적인 예로서, PLC는 고속의 펄스 열을 계수하기 위하여 기본 유닛에 내장된 형태, 또는 증설 모듈의 형태로 고속 카운터 기능을 제공한다. 내장된 형태 또는 모듈 형태의 고속 카운터는 엔코더나 펄스 발생기로부터 발생되는, 수십 kHz에서 수백 kHz의 주파수를 가지는 고속의 펄스 신호를 입력받아 PLC에서 처리할 수 있는 주파수의 펄스 신호를 출력한다.
한편, 엔코더 등으로부터 발생된 고속의 펄스 신호가 고속 카운터로 입력되는 경우, 노이즈, 외란 신호 등이 함께 유입될 수 있다. 이러한 노이즈, 외란 신호의 유입은 고속 카운터에서 계수되는 카운트 값에 오차를 발생시키게 되므로, 고속 카운터로 입력되기 전 단계에서 노이즈 등의 제거가 요구된다.
상기 노이즈 등의 제거를 위한 일반적인 방법은, 저항과 커패시터로 이루어지는 저역 통과 필터를 엔코더, 펄스 발생기 등과 고속 카운터 사이에 별도의 장치로서 구비하는 것이다. 그런데, 엔코더 등으로부터 발생되는 펄스 신호는 수십 kHz에서 수백 kHz의 주파수를 가지므로, 이러한 비교적 높은 주파수 대역을 통과 대역으로 가지는 저역 통과 필터의 구현이 쉽지 않은 문제점이 있다. 또한, 상기 저역 통과 필터의 차단 주파수에 따라 정상적으로 입력되는 펄스 신호까지 왜곡(듀티비의 감소 등)되어 고속 카운트에서 계수되는 카운트 값에 오차가 발생하는 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 제안된 것으로, 고속 카운터 내부에 필터 기능을 수행하는 필터 블록을 구비하여, 고속 카운터의 기준 클럭에 따라 입력 펄스를 카운트한 필터 카운트 값이 소정의 기준값과 동일해지면 로직 레벨을 변경하여 하이 또는 로우 레벨의 출력 펄스를 생성함으로써 상기 입력 펄스보다 고주파인 노이즈를 제거한 펄스 신호를 고속 카운터 블록으로 제공하여 펄스 신호를 정확하게 카운트하도록 하는 고속 카운터를 제공하는데 그 목적이 있다.
본 발명에 따른 일실시예인 고속 카운터는 기준 클럭을 생성하는 기준클럭 생성부, 상기 기준 클럭의 동작 에지에서의 입력 펄스의 로직 레벨에 따라 감산 또는 가산 카운트한 필터 카운트 값을 생성하는 필터 카운터부 및 상기 필터 카운트 값에 따라 펄스 신호의 로직 레벨의 변경 여부를 결정하여 출력 펄스를 생성하는 펄스 생성부를 포함할 수 있다.
본 발명에 따른 일실시예의 일태양에 의하면 상기 필터 카운터부는 상기 기준 클럭의 동작 에지에서 입력 펄스가 하이 레벨이면 가산 카운트하는 것을 특징으로 할 수 있다.
본 발명에 따른 일실시예의 일태양에 의하면 상기 필터 카운터부는 상기 기준 클럭의 동작 에지에서 입력 펄스가 로우 레벨이면 감산 카운트하는 것을 특징으로 할 수 있다.
본 발명에 따른 일실시예의 일태양에 의하면 상기 필터 카운터부는 상기 필터 카운트 값이 제1 기준값 또는 제2 기준값과 동일해진 경우 상기 필터 카운트 값을 유지하다가, 상기 기준 클럭의 동작 에지에서 상기 입력 펄스의 로직 레벨이 변경되면 다시 감산 또는 가산 카운트하여 필터 카운트 값을 생성하는 것을 특징으로 할 수 있다.
본 발명에 따른 일실시예의 일태양에 의하면 상기 펄스 생성부는 상기 필터 카운트 값이 제2 기준값으로 유지되다가, 상기 기준 클럭의 동작 에지에서 상기 입력 펄스의 로직 레벨이 변경되어 다시 감산 또는 가산 카운트하여 생성된 필터 카운트 값이 제1 기준값과 동일해지면, 로직 레벨을 변경하여 로우 레벨의 출력 펄스를 생성하는 것을 특징으로 할 수 있다.
본 발명에 따른 일실시예의 일태양에 의하면 상기 펄스 생성부는 상기 필터 카운트 값이 제1 기준값으로 유지되다가, 상기 기준 클럭의 동작 에지에서 상기 입력 펄스의 로직 레벨이 변경되어 다시 감산 또는 가산 카운트하여 생성된 필터 카운트 값이 제2 기준값과 동일해지면, 로직 레벨을 변경하여 하이 레벨의 출력 펄스를 생성하는 것을 특징으로 할 수 있다.
본 발명에 따른 일실시예의 일태양에 의하면 상기 제1 기준값은 0(zero)이고, 상기 제2 기준값은 상기 기준 클럭의 주파수와 상기 입력 펄스의 주파수의 비(ratio)보다 작은 자연수인 것을 특징으로 할 수 있다.
상기와 같은 본 발명은, 별도의 하드웨어 장치로서 저역 통과 필터를 구비하지 않고 고속 카운터 내부에 필터 블록을 포함함으로써 회로를 단순화할 수 있고, 고속 카운터의 기준 클럭에 따라 입력 펄스를 카운트한 필터 카운트 값을 비교하는 소정의 기준값을 입력 펄스의 주파수에 따라 달리 설정함으로써, 고속 카운터에서 펄스 카운트시 발생할 수 있는 오류 및 입력 펄스의 왜곡을 최소화하면서 노이즈를 효과적으로 제거할 수 있는 이점이 있다.
도 1은 본 발명에 따른 고속 카운터를 설명하기 위한 일실시예 블록도이다.
도 2는 고속 카운터의 일반적인 입력 펄스 카운트 과정을 설명하기 위한 일예시도이다.
도 3 및 도 4는 본 발명에 따른 고속 카운터의 노이즈 제거 과정을 설명하기 위한 일예시도이다.
첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 설명한다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명에 따른 고속 카운터를 설명하기 위한 일실시예 블록도이다.
도 1을 참조하면, 본 발명에 따른 고속 카운터(100)는 기준 클럭 생성부(110), 필터 블록(120), 고속 카운터 블록(130)을 포함한다. 본 발명에 따른 고속 카운터(100)는 엔코더 등으로부터 입력되는 고속의 입력 펄스가 먼저 필터 블록(120)으로 인가된다. 필터 블록(120)에서 노이즈가 제거된 펄스 신호가 고속 카운터 블록(130)으로 전송되고, 고속 카운터 블록(130)에서 일반적인 펄스 계수 과정이 실행된다.
기준 클럭 생성부(110)는 필터 블록(120) 및 고속 카운터 블록(130)에서 공통적으로 사용하는 기준 클럭을 생성한다. 상기 기준 클럭은 상승 에지(rising edge) 또는 하강 에지(falling edge)에서 동작할 수 있다. 이하의 설명에서는 상기 기준 클럭의 상승 에지를 기준으로 설명하도록 한다.
필터 블록(120)은 상기 기준 클럭의 상승 에지에서의 입력 펄스의 로직 레벨에 따라 감산 또는 가산 카운트하여 생성된 필터 카운트 값에 따라 출력할 펄스 신호의 레벨 변경 여부를 결정하여 출력 펄스를 생성한다. 상기 생성된 출력 펄스는 노이즈가 제거된 펄스 신호로서, 고속 카운터 블록(130)으로 전송되고, 고속 카운터 블록(130)은 상기 노이즈가 제거된 펄스 신호를 이용하여 일반적인 펄스 계수 과정을 수행한다. 고속 카운터(100)로 입력되는 A상 펄스 신호와 B상 펄스 신호는 90°의 위상차를 가지는 고속 펄스 신호이다. 필터 블록(120)에서 상기 감산 또는 가산 카운트하는 과정은 상기 A상 펄스 신호 및 B상 펄스 신호 각각에 대하여 수행된다.
필터 블록(120)은 상기 필터 카운트 값을 생성하는 필터 카운터부(121) 및 고속 카운터 블록(130)에 제공할 펄스 신호를 생성하는 펄스 생성부(123)를 포함하여 이루어진다.
필터 카운터부(121)는 상기 기준 클럭의 상승 에지에서의 입력 펄스의 로직 레벨을 판단하여 필터 카운트 값을 감산 또는 가산한다. 여기서 상기 로직 레벨이라 함은, 디지털 신호에서 일반적으로 사용되는 로우(Low) 레벨, 하이(High) 레벨의 두 가지 레벨을 의미한다. 필터 카운터부(121)는 상기 입력 펄스의 로직 레벨이 상기 기준 클럭의 상승 에지에서 하이(High) 레벨이면 필터 카운트 값을 가산(up count)하고, 상기 입력 펄스의 로직 레벨이 상기 기준 클럭의 상승 에지에서 로우(Low) 레벨이면 필터 카운트 값을 감산(down count)한다. 필터 카운터부(121)는 상기 기준 클럭의 상승 에지마다 상기 입력 펄스의 로직 레벨을 판단하여 감산 또는 가산한 카운트 값을 누적하여 필터 카운트 값을 생성한다. 생성된 필터 카운트 값은 펄스 생성부(123)에 제공된다.
펄스 생성부(123)는 상기 필터 카운트 값에 따라 출력할 펄스 신호의 로직 레벨 변경 여부를 결정하고, 출력 펄스를 생성한다. 상기 펄스 생성부(123)는 상기 필터 카운트 값을 소정의 기준값과 비교하여 출력할 펄스 신호의 로직 레벨 변경 여부를 결정하게 된다. 상기 소정의 기준값은 두 개의 기준값을 포함할 수 있는데, 그 중 하나의 기준값(이하, 제1 기준값이라 함)은 0(zero)이고, 나머지 하나의 기준값(이하, 제2 기준값이라 함)은 상기 기준 클럭의 주파수와 상기 입력 펄스의 주파수의 비(ratio), 즉 상기 기준 클럭의 주파수를 상기 입력 펄스의 주파수로 나눈 값보다 작은 자연수(즉, 1 이상의 정수)가 될 수 있다. 상기 제2 기준값은 상술한 바와 같이, 입력 펄스 및 기준 클럭의 주파수에 따라 다르게 설정될 수 있으므로, 본 발명에 따른 고속 카운터(100)는 입력 펄스의 종류에 따라 상기 제2 기준값을 적절하게 설정함으로써 노이즈를 효과적으로 제거할 수 있다.
펄스 생성부(123)는 필터 카운터부(121)에서 입력 펄스의 로직 레벨에 따라 감산 또는 가산하여 누적한 필터 카운트 값이 상기 두 개의 기준값 중 하나와 동일하면 펄스의 로직 레벨을 변경하여 출력 펄스를 생성한다. 즉, 상기 필터 카운트 값이 제1 기준값과 동일해진 경우에는 펄스 신호의 로직 레벨을 변경하여 로우 레벨의 출력 펄스를 생성하고, 상기 필터 카운트 값이 제2 기준값과 동일해진 경우에는 펄스 신호의 로직 레벨을 변경하여 하이 레벨의 출력 펄스를 생성할 수 있다. 여기서, 상기 필터 카운트 값이 상기 두 개의 기준값 중 하나와 동일해지면, 필터 카운터부(121)는 더 이상 감산 또는 가산 카운트를 하지 않고, 상기 기준값과 동일한 필터 카운트 값을 유지하다가, 상기 기준 클럭의 상승 에지에서 상기 입력 펄스의 로직 레벨이 변경되는 시점부터 다시 감산 또는 가산 카운트를 시작한다.
한편, 상기 로직 레벨의 변경과 관련하여, 상기 필터 카운트 값이 제1 기준값과 동일해져서 출력 펄스의 로직 레벨을 로우로 변경하는 경우는, 이전의 출력 펄스 상태가 하이 레벨인 상태를 전제로 한다. 즉, 상기 필터 카운트 값이 제2 기준값과 동일하여 출력 펄스가 하이 레벨인 상태(이때는 필터 카운트 값이 제2 기준값으로 유지되고 있는 상태임)인 경우, 상기 입력 펄스의 로직 레벨에 변동이 생겨서 필터 카운터부(121)가 다시 카운트를 시작하여 상기 필터 카운트 값이 제1 기준값과 동일해지면 출력 펄스를 로우 레벨로 변경하게 된다.
또한, 상기 필터 카운트 값이 제2 기준값과 동일해져서 출력 펄스의 로직 레벨을 하이로 변경하는 경우는, 이전의 출력 펄스 상태가 로우 레벨인 상태를 전제로 한다. 즉, 상기 필터 카운트 값이 제1 기준값과 동일하여 출력 펄스가 로우 레벨인 상태(이때는 필터 카운트 값이 제1 기준값으로 유지되고 있는 상태임)인 경우, 상기 입력 펄스의 로직 레벨에 변동이 생겨서 필터 카운터부(121)가 다시 카운트를 시작하여 상기 필터 카운트 값이 제2 기준값과 동일해지면 출력 펄스를 하이 레벨로 변경하게 된다.
그렇다면, 이전의 출력 펄스 상태가 하이 레벨인 경우에, 상기 입력 펄스의 로직 레벨에 변동이 생겨서 필터 카운터부(121)가 다시 카운트한 상기 필터 카운트 값이 상기 제1 기준값에 도달하지 못하는 경우(즉, 제1 기준값보다 큰 경우)에는, 출력 펄스의 로직 레벨이 변경되지 않으므로 하이 레벨의 출력 펄스가 유지된다.
또한, 이전의 출력 펄스 상태가 로우 레벨인 경우에, 상기 입력 펄스의 로직 레벨에 변동이 생겨서 필터 카운터부(121)가 다시 카운트한 상기 필터 카운트 값이 상기 제2 기준값에 도달하지 못하는 경우(즉, 제2 기준값보다 작은 경우)에는, 출력 펄스의 로직 레벨이 변경되지 않으므로 로우 레벨의 출력 펄스가 유지된다.
입력 펄스와 함께 유입되는 노이즈는 고주파 신호이고 신호 레벨이 계속적으로 변하므로, 필터 카운터부(121)에서 다시 감산 또는 가산 카운트를 시작하여 생성된 상기 필터 카운트 값이 상기 제1 기준값 또는 제2 기준값에 도달하지 못하게 된다. 따라서, 상기 노이즈는 펄스 생성부(123)에서 생성하는 출력 펄스의 로직 레벨 변화를 발생시키지 못하므로, 고속 카운터 블록(130)에는 노이즈가 제거된 펄스 신호가 제공될 수 있다. 필터 블록(120)의 노이즈 제거 과정에 대하여는 도 3 및 도 4에서 상세하게 설명하도록 한다.
고속 카운터 블록(130)은 입력되는 고속의 펄스 열을 계수하기 위한 구성으로서, 입력되는 펄스 신호인 A상 펄스 신호와 B상 펄스 신호의 위상 차이에 따라 감산 또는 가산 카운트한다. 고속 카운터 블록(130)의 구성은 일반적인 고속 카운터 모듈의 구조와 유사하므로 상세한 설명은 생략하도록 하고, 도 2를 참조하여 고속 카운터의 일반적인 입력 펄스 카운트 과정에 대하여 설명하도록 한다. 도 2의 (a)는 A상 펄스 신호의 위상이 B상 펄스 신호의 위상보다 90° 빠를 경우가 도시되어 있으며, 이 경우에는 고속 카운터 블록(130)은 상기 A상 펄스 신호 및 B상 펄스 신호를 가산 카운트(up count)한다. 도 2의 (b)에 도시된 경우, 즉 A상 펄스 신호의 위상이 B상 펄스 신호의 위상보다 90° 느릴 경우에, 고속 카운터 블록(130)은 상기 A상 펄스 신호 및 B상 펄스 신호를 감산 카운트(down count)한다.
도 3 및 도 4는 본 발명에 따른 고속 카운터의 노이즈 제거 과정을 설명하기 위한 일예시도이다.
도 3 및 도 4에서, 입력 펄스는 본 발명에 따른 고속 카운터의 필터 블록(120)으로 입력되는 펄스 신호이고, 기준 클럭은 기준 클럭 생성부(110)에서 생성되는 신호이며, 출력 펄스는 필터 블록(120)에서 출력되어 고속 카운터 블록(130)으로 입력되는 펄스 신호를 의미한다. 또한, 도 3 및 도 4에 예시로 도시된 펄스 신호들에 의하면, 기준 클럭 주파수를 입력 펄스 주파수로 나눈 값이 22이고, 상기 제2 기준값은 22보다 작은 자연수인 6으로 설정되고, 제1 기준값은 0임을 알 수 있다. 이와 같은 주파수, 제1 기준값, 제2 기준값 등은 하나의 예에 불과하며, 입력 펄스의 주파수에 따라 다양하게 변경될 수 있음은 당연하다.
도 3을 참조하면, 입력 펄스의 상승 에지에 노이즈(10)가 유입된 것을 알 수 있다. 이러한 입력 펄스가 필터 블록(120)을 거치면서, 노이즈가 제거되는 과정에 대해서 살펴보도록 한다.
필터 블록(120)으로 입력 펄스가 인가되면, 필터 카운터부(121)는 기준 클럭의 상승 에지에서의 입력 펄스 레벨에 따라 감산 또는 가산 카운트한다. 도 3에서, 입력 펄스의 첫번째 주기의 하이 레벨인 구간에서는, 기준 클럭의 상승 에지에서 입력 펄스가 하이이므로, 필터 카운터부(121)는 필터 카운트 값을 계속 가산 카운트한다. 상기 필터 카운트 값이 6이 되는 시점, 즉 상기 필터 카운트 값이 상기 제2 기준값과 동일해지는 시점에서 펄스 생성부(123)는 로우 레벨이던 출력 펄스의 로직 레벨을 변경하여 하이 레벨의 출력 펄스를 생성한다. 필터 카운터부(121)는 상기 필터 카운트 값이 제2 기준값과 동일해진 이후에는 더 이상 카운트하지 않고, 상기 필터 카운트 값을 유지하다가 상기 입력 펄스의 로직 레벨이 변경되는 시점부터 다시 카운트를 시작한다.
입력 펄스의 첫번째 주기의 로우 레벨인 구간에서는, 필터 카운터부(121)는 기준 클럭의 상승 에지에서 입력 펄스가 로우이므로 감산 카운트한다. 6으로 유지되던 상기 필터 카운트 값이 0이 되는 시점, 즉 상기 필터 카운트 값이 상기 제1 기준값과 동일해지는 시점에서 펄스 생성부(123)는 하이 레벨이던 출력 펄스의 로직 레벨을 변경하여 로우 레벨의 출력 펄스를 생성한다. 필터 카운터부(121)는 상기 필터 카운트 값이 제1 기준값과 동일해진 이후에는 더 이상 카운트하지 않고, 상기 필터 카운트 값을 유지하다가 상기 입력 펄스의 로직 레벨이 변경되는 시점부터 다시 카운트를 시작한다.
입력 펄스의 두번째 주기의 하이 레벨인 구간에서는, 노이즈(10)가 발생된 시점부터 필터 카운터부(121)는 상기 필터 카운트 값을 감산 또는 가산하기 시작한다. 0으로 유지되던 상기 필터 카운트 값이, 기준 클럭의 첫번째 상승 에지에서 가산, 두번째 상승 에지에서 감산, 세번째 상승 에지에서 가산, 네번째 상승 에지 이후에 계속 가산하여 여덟번째 상승 에지에서 6(즉, 제2 기준값)이 된다. 펄스 생성부(123)는 여덟번째 상승 에지에서 로우 레벨이던 출력 펄스의 로직 레벨을 변경하여 하이 레벨의 출력 펄스를 생성한다. 필터 카운터부(121)는 상기 필터 카운트 값이 제2 기준값과 동일해진 이후에는 더 이상 카운트하지 않고, 상기 필터 카운트 값을 유지하다가 상기 입력 펄스의 로직 레벨이 변경되는 시점부터 다시 카운트를 시작한다.
입력 펄스의 두번째 주기의 로우 레벨인 구간에서는, 필터 카운터부(121)는 기준 클럭의 상승에지에서 입력 펄스가 로우가 되므로 감산 카운트를 시작한다. 6으로 유지되던 상기 필터 카운트 값이, 기준 클럭의 상승 에지마다 감산 카운트되어 0(즉, 제1 기준값)으로 되는 시점에서, 펄스 생성부(123)는 하이 레벨이던 출력 펄스의 로직 레벨을 변경하여 로우 레벨의 출력 펄스를 생성한다. 필터 카운터부(121)는 상기 필터 카운트 값이 제1 기준값과 동일해진 이후에는 더 이상 카운트하지 않고, 상기 필터 카운트 값을 유지하다가 상기 입력 펄스의 로직 레벨이 변경되는 시점부터 다시 카운트를 시작한다. 입력 펄스의 이후 주기에서도 상기와 같은 과정이 반복된다.
도 4를 참조하면, 입력 펄스의 첫번째 주기의 하이 레벨 구간의 하강 에지 및 로우 레벨 구간에 노이즈(20, 30)가 유입된 것을 알 수 있다. 이러한 입력 펄스가 필터 블록(120)을 거치면서, 노이즈가 제거되는 과정에 대해서 살펴보도록 한다.
필터 블록(120)으로 입력 펄스가 인가되면, 필터 카운터부(121)는 기준 클럭의 상승 에지에서의 입력 펄스 레벨에 따라 감산 또는 가산 카운트한다. 도 4에서, 입력 펄스의 첫번째 주기의 하이 레벨인 구간에서는, 기준 클럭의 상승 에지에서 입력 펄스가 하이이므로, 필터 카운터부(121)는 필터 카운트 값을 계속 가산 카운트한다. 상기 필터 카운트 값이 6이 되는 시점, 즉 상기 필터 카운트 값이 상기 제2 기준값과 동일해지는 시점에서 펄스 생성부(123)는 로우 레벨이던 출력 펄스의 로직 레벨을 변경하여 하이 레벨의 출력 펄스를 생성한다. 필터 카운터부(121)는 상기 필터 카운트 값이 제2 기준값과 동일해진 이후에는 더 이상 카운트하지 않고, 상기 필터 카운트 값을 유지하다가 상기 입력 펄스의 로직 레벨이 변경되는 시점부터 다시 카운트를 시작한다. 즉, 노이즈(20)의 유입으로 입력 펄스의 로직 레벨이 변경되는 시점부터 필터 카운터부(121)가 다시 카운트를 시작하는데, 노이즈(20)로 인해서 입력 펄스가 로우 레벨로 변경된 시점을 기준으로, 기준 클럭의 첫번째 상승 에지에서 감산, 두번째 상승 에지에서 가산, 세번째 상승 에지에서 감산하여 상기 필터 카운트 값이 5가 된다. 즉, 이전 출력 펄스 상태가 하이 레벨이었으므로, 로직 레벨의 변경을 위하여는 상기 필터 카운트 값이 0(즉, 제1 기준값)이 되어야 하는데, 상기 필터 카운트 값이 5이므로 펄스 생성부(123)는 출력 펄스의 로직 레벨을 변경하지 않고, 하이 레벨의 출력 펄스를 유지한다.
입력 펄스의 첫번째 주기의 로우 레벨인 구간에서는, 필터 카운터부(121)는 기준 클럭의 상승 에지에서 입력 펄스가 로우이므로 감산 카운트한다. 노이즈(20)의 영향으로 5로 유지되던 상기 필터 카운트 값이 0이 되는 시점, 즉 상기 필터 카운트 값이 상기 제1 기준값과 동일해지는 시점에서 펄스 생성부(123)는 하이 레벨이던 출력 펄스의 로직 레벨을 변경하여 로우 레벨의 출력 펄스를 생성한다. 필터 카운터부(121)는 상기 필터 카운트 값이 제1 기준값과 동일해졌으므로 더 이상 카운트하지 않고, 상기 필터 카운트 값을 유지하다가 상기 입력 펄스의 로직 레벨이 변경되는 시점부터 다시 카운트를 시작한다. 즉, 첫번째 주기의 로우 레벨 구간에 유입된 노이즈(30)로 인하여 필터 카운트부(121)는 다시 카운트를 시작한다. 노이즈(30) 유입 시점을 기준으로, 기준 클럭의 첫번째 상승 에지에서 가산, 두번째 상승 에지에서 감산하여 상기 필터 카운트 값은 0이 된다. 세번째 상승 에지에서는 두번째 상승 에지에서와 입력 펄스의 로직 레벨이 동일하므로 카운트하지 않는다. 이전 출력 펄스 상태가 로우 레벨이었으므로, 로직 레벨의 변경을 위하여는 상기 필터 카운트 값이 6(즉, 제2 기준값)이 되어야 하는데, 상기 필터 카운트 값이 0이므로 펄스 생성부(123)는 출력 펄스의 로직 레벨을 변경하지 않고, 로우 레벨의 출력 펄스를 유지한다.
입력 펄스의 두번째 주기의 하이 레벨인 구간에서는, 기준 클럭의 상승 에지에서 입력 펄스가 하이이므로, 필터 카운터부(121)는 필터 카운트 값을 계속 가산 카운트한다. 상기 필터 카운트 값이 6이 되는 시점, 즉 상기 필터 카운트 값이 상기 제2 기준값과 동일해지는 시점에서 펄스 생성부(123)는 로우 레벨이던 출력 펄스의 로직 레벨을 변경하여 하이 레벨의 출력 펄스를 생성한다. 필터 카운터부(121)는 상기 필터 카운트 값이 제2 기준값과 동일해진 이후에는 더 이상 카운트하지 않고, 상기 필터 카운트 값을 유지하다가 상기 입력 펄스의 로직 레벨이 변경되는 시점부터 다시 카운트를 시작한다.
입력 펄스의 두번째 주기의 로우 레벨인 구간에서는, 필터 카운터부(121)는 기준 클럭의 상승에지에서 입력 펄스가 로우가 되므로 감산 카운트를 시작한다. 6으로 유지되던 상기 필터 카운트 값이, 기준 클럭의 상승 에지마다 감산 카운트되어 0(즉, 제1 기준값)으로 되는 시점에서, 펄스 생성부(123)는 하이 레벨이던 출력 펄스의 로직 레벨을 변경하여 로우 레벨의 출력 펄스를 생성한다. 필터 카운터부(121)는 상기 필터 카운트 값이 제1 기준값과 동일해졌으므로 더 이상 카운트하지 않고, 상기 필터 카운트 값을 유지한다. 입력 펄스의 이후 주기에서도 상기와 같은 과정이 반복된다.
도 3 및 도 4에 도시된 바와 같이, 필터 블록(120)에서 출력되는 펄스 신호(도 3 및 도 4의 출력 펄스)에는 입력 펄스에 유입된 노이즈가 제거되었음을 알 수 있고, 입력 펄스의 듀티비도 유지되는 것을 알 수 있다. 다만, 입력 펄스에 노이즈가 유입된 구간에서 출력 펄스의 듀티비가 소폭 감소한 것이 관찰되나, 하드웨어 저역 통과 필터를 사용할 경우와 비교하면 듀티비 감소 정도가 현저히 줄어든 것이다. 또한, 도 3 및 도 4에 도시된 출력 펄스에는 하드웨어 저역 통과 필터의 차단 주파수에 의한 펄스 왜곡, 즉 출력 펄스의 상승 또는 하강 에지에서 기울기가 완만해지는 현상이 발생하지 않음을 알 수 있다. 다만, 상기 필터 카운트 값이 제2 기준값 또는 제1 기준값에 도달할 때까지 소요되는 시간 만큼의 지연이 발생하였음을 알 수 있다. 그러나, 이러한 시간 지연은 A상 펄스 신호 및 B 상 펄스 신호에 동일하게 나타나므로 두 펄스 신호 사이의 위상차는 유지될 것이며, 고속 카운터 블록(130)(또는, 일반적인 고속 카운터 모듈)은 입력되는 펄스의 에지를 기준으로 카운트하므로 본 발명에 따른 고속 카운터의 정확한 펄스열 카운트에는 전혀 영향이 없음을 알 수 있다.
이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 보호 범위는 다음의 특허청구범위뿐만 아니라 이와 균등한 것들에 의해 정해져야 한다.
100 : 고속 카운터 110 : 기준 클럭 생성부
120 : 필터 블록 130 : 고속 카운터 블록
121 : 필터 카운터부 123 : 펄스 생성부

Claims (7)

  1. 기준 클럭을 생성하는 기준클럭 생성부;
    상기 기준 클럭의 동작 에지에서의 입력 펄스의 로직 레벨에 따라 감산 또는 가산 카운트한 필터 카운트 값을 생성하는 필터 카운터부; 및
    상기 필터 카운트 값에 따라 펄스 신호의 로직 레벨의 변경 여부를 결정하여 출력 펄스를 생성하는 펄스 생성부를 포함하고,
    상기 필터 카운터부는, 상기 필터 카운트 값이 제1 기준값 또는 제2 기준값과 동일해진 경우 상기 필터 카운트 값을 유지하다가, 상기 기준 클럭의 동작 에지에서 상기 입력 펄스의 로직 레벨이 변경되면 다시 감산 또는 가산 카운트하여 상기 필터 카운트 값을 생성하며,
    상기 제1 기준값은 0(zero)이고, 상기 제2 기준값은 상기 기준 클럭의 주파수와 상기 입력 펄스의 주파수의 비(ratio)보다 작은 자연수인 것을 특징으로 하는 고속 카운터.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 기준 클럭을 생성하는 기준클럭 생성부;
    상기 기준 클럭의 동작 에지에서의 입력 펄스의 로직 레벨에 따라 감산 또는 가산 카운트한 필터 카운트 값을 생성하는 필터 카운터부; 및
    상기 필터 카운트 값에 따라 펄스 신호의 로직 레벨의 변경 여부를 결정하여 출력 펄스를 생성하는 펄스 생성부를 포함하고,
    상기 필터 카운터부는, 상기 필터 카운트 값이 제1 기준값 또는 제2 기준값과 동일해진 경우 상기 필터 카운트 값을 유지하다가, 상기 기준 클럭의 동작 에지에서 상기 입력 펄스의 로직 레벨이 변경되면 다시 감산 또는 가산 카운트하여 상기 필터 카운트 값을 생성하며,
    상기 펄스 생성부는, 상기 필터 카운트 값이 상기 제2 기준값으로 유지되다가, 상기 기준 클럭의 동작 에지에서 상기 입력 펄스의 로직 레벨이 변경되어 다시 감산 또는 가산 카운트하여 생성된 상기 필터 카운트 값이 상기 제1 기준값과 동일해지면, 로직 레벨을 변경하여 로우 레벨의 출력 펄스를 생성하고,
    상기 제1 기준값은 0(zero)이고, 상기 제2 기준값은 상기 기준 클럭의 주파수와 상기 입력 펄스의 주파수의 비(ratio)보다 작은 자연수인 것을 특징으로 하는 고속 카운터.
  6. 기준 클럭을 생성하는 기준클럭 생성부;
    상기 기준 클럭의 동작 에지에서의 입력 펄스의 로직 레벨에 따라 감산 또는 가산 카운트한 필터 카운트 값을 생성하는 필터 카운터부; 및
    상기 필터 카운트 값에 따라 펄스 신호의 로직 레벨의 변경 여부를 결정하여 출력 펄스를 생성하는 펄스 생성부를 포함하고,
    상기 필터 카운터부는, 상기 필터 카운트 값이 제1 기준값 또는 제2 기준값과 동일해진 경우 상기 필터 카운트 값을 유지하다가, 상기 기준 클럭의 동작 에지에서 상기 입력 펄스의 로직 레벨이 변경되면 다시 감산 또는 가산 카운트하여 상기 필터 카운트 값을 생성하며,
    상기 펄스 생성부는, 상기 필터 카운트 값이 상기 제1 기준값으로 유지되다가, 상기 기준 클럭의 동작 에지에서 상기 입력 펄스의 로직 레벨이 변경되어 다시 감산 또는 가산 카운트하여 생성된 상기 필터 카운트 값이 상기 제2 기준값과 동일해지면, 로직 레벨을 변경하여 하이 레벨의 출력 펄스를 생성하고,
    상기 제1 기준값은 0(zero)이고, 상기 제2 기준값은 상기 기준 클럭의 주파수와 상기 입력 펄스의 주파수의 비(ratio)보다 작은 자연수인 것을 특징으로 하는 고속 카운터.
  7. 삭제
KR1020110020252A 2011-03-08 2011-03-08 고속 카운터 KR101235527B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110020252A KR101235527B1 (ko) 2011-03-08 2011-03-08 고속 카운터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110020252A KR101235527B1 (ko) 2011-03-08 2011-03-08 고속 카운터

Publications (2)

Publication Number Publication Date
KR20120102241A KR20120102241A (ko) 2012-09-18
KR101235527B1 true KR101235527B1 (ko) 2013-02-21

Family

ID=47110816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110020252A KR101235527B1 (ko) 2011-03-08 2011-03-08 고속 카운터

Country Status (1)

Country Link
KR (1) KR101235527B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104731003A (zh) * 2013-12-19 2015-06-24 Ls产电株式会社 用于简化输入信号的装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200414126Y1 (ko) * 2006-01-27 2006-04-17 엘에스산전 주식회사 피엘시 입력 필터

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200414126Y1 (ko) * 2006-01-27 2006-04-17 엘에스산전 주식회사 피엘시 입력 필터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104731003A (zh) * 2013-12-19 2015-06-24 Ls产电株式会社 用于简化输入信号的装置

Also Published As

Publication number Publication date
KR20120102241A (ko) 2012-09-18

Similar Documents

Publication Publication Date Title
KR101061340B1 (ko) 디지털 필터 장치, 위상 검출 장치, 위치 검출 장치 및 디지털 필터용 프로그램을 수납한 기억 매체
US10491201B2 (en) Delay circuit, count value generation circuit, and physical quantity sensor
US20150331006A1 (en) Velocity Measurement Device and Velocity Measurement Method
KR101235527B1 (ko) 고속 카운터
JP5774257B1 (ja) ノイズ解析装置、電子装置、及びノイズ源特定システム
KR101704600B1 (ko) 홀센서 글리치 제거 장치
JP2014052282A (ja) 周波数測定回路
CN106253763B (zh) 编码器的滤波方法及装置
JP5888778B2 (ja) 信号受信回路、信号受信方法及びプログラム
JP5230528B2 (ja) Ｄａ変換回路
CN101183868A (zh) 分数数字pll
RU2300170C1 (ru) Частотно-фазовый детектор
JP3665512B2 (ja) 二値信号の比較装置及びこれを用いたｐｌｌ回路
KR100862647B1 (ko) 논리 게이트로 구현된 로우 패스 필터
JP6787105B2 (ja) デジタルフィルター、レシプロカルカウント値生成回路および物理量センサー
KR100607037B1 (ko) 증분형 엔코더 출력신호의 노이즈 제거용 디지털 필터
US11496049B2 (en) Instantaneous power estimation in a continuous time digital signal processing system
JP5511910B2 (ja) 直流モータのリップル検出装置
JP2013061312A (ja) エンコーダ信号処理回路
KR0133375Y1 (ko) 두 입력신호를 고속으로 계수하기 위한 신호처리 장치
JP2015106748A (ja) ノイズ除去装置及びノイズ除去方法
WO2019093312A1 (ja) デジタル制御発振回路
JP2010271054A (ja) エンコーダ信号処理回路
CN117240256A (zh) 一种毛刺信号的消除电路、方法及信号处理电路
KR100392337B1 (ko) 최소 온/오프 펄스폭 생성회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170213

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 8