JP2014052282A - 周波数測定回路 - Google Patents

Abstract

【課題】入力信号の周波数を精度良く測定する。
【解決手段】周波数測定回路１００は、入力信号ＩＮ（周波数：ｆｉｎ）よりも高い周波数ｆｓ（＞ｆｉｎ）のクロック信号ＣＬＫを用いて入力信号ＩＮの同期化とエッジ検出を行うことによりエッジ検出信号ＥＤＧＥを生成する同期化／エッジ検出部１１０と、エッジ検出信号ＥＤＧＥにローパスフィルタ処理を施して出力信号ＯＵＴを生成するローパスフィルタ部１２０と、を有する。
【選択図】図１

Description

本発明は、周波数測定回路に関するものである。

図１０は、周波数測定回路の一従来例を示すブロック図である。本従来例の周波数測定回路３００では、入力信号ＩＮのパルス数を短ゲートタイムカウンタ部３１０でカウントし、そのカウント値（ｎビット）をローパスフィルタ部３２０に入力することによって、入力信号ＩＮの周波数ｆｉｎに応じた出力信号ＯＵＴ（ｍビット）が生成されていた。

なお、上記に関連する従来技術の一例としては、特許文献１〜特許文献３を挙げることができる。

特開２０１０−２３７２１５号公報 特開２００９−２５０８０７号公報 特開２００９−２５０８０８号公報

しかしながら、上記の従来方式では、ゲート信号Ｓｇの周波数ｆｇが入力信号ＩＮの周波数ｆｉｎよりも低く、ローパスフィルタ部３２０のカットオフ周波数ｆｃを１Ｈｚよりも高く設定した場合に出力信号ＯＵＴのノイズが大きくなるという課題があった。そのため、応答速度を上げるためにカットオフ周波数ｆｃを高く設定しなければならないアプリケーションへの適用は困難であった。

本発明は、本願の発明者らにより見出された上記の問題点に鑑み、入力信号の周波数を精度良く測定することが可能な周波数測定回路を提供することを目的とする。

上記目的を達成するために、本発明に係る周波数測定回路は、入力信号よりも高い周波数のクロック信号を用いて前記入力信号の同期化とエッジ検出を行うことによりエッジ検出信号を生成する同期化／エッジ検出部と、前記エッジ検出信号にローパスフィルタ処理を施して出力信号を生成するローパスフィルタ部と、を有する構成（第１の構成）とされている。

なお、上記第１の構成から成る周波数測定回路において、前記ローパスフィルタ部は、ＩＩＲフィルタ、ＦＩＲフィルタ、及び、デシメーションフィルタの少なくとも一つを含む構成（第２の構成）にするとよい。

また、上記第１または第２の構成から成る周波数測定回路において、前記ローパスフィルタ部は、複数のフィルタ回路を多段に接続して成る構成（第３の構成）にするとよい。

また、上記第３の構成から成る周波数測定回路において、前記複数のフィルタ回路は、後段ほど出力ビット数が大きい構成（第４の構成）にするとよい。

また、上記第３または第４の構成から成る周波数測定回路において、前記複数のフィルタ回路は、後段ほど駆動周波数が低い構成（第５の構成）にするとよい。

また、上記第１〜第５いずれかの構成から成る周波数測定回路は、第１入力信号と第２入力信号の差分周波数に応じた差分信号を生成し、これを前記入力信号として出力する差分信号生成部をさらに有する構成（第６の構成）にするとよい。

また、上記第６の構成から成る周波数測定回路において、前記差分信号生成部は、前記第１入力信号がクロック信号として入力されて前記第２入力信号がデータ信号として入力されるＤフリップフロップを含む構成（第７の構成）にするとよい。

また、上記第６または第７の構成から成る周波数測定回路は、複数の前記差分信号生成部と、前記第１入力信号と前記第２入力信号の一方が前記複数の差分信号生成部に対して各々異なる位相で入力されるように遅延を与える遅延部とを有し、複数の差分信号から複数のエッジ検出信号を生成し、複数の前記エッジ検出信号から前記第１入力信号と前記第２入力信号の差分周波数に応じた出力信号を生成する構成（第８の構成）にするとよい。

また、上記第１〜第５いずれかの構成から成る周波数測定回路は、複数の前記同期化／エッジ検出部と、前記入力信号が前記複数の同期化／エッジ検出部に対して各々異なる位相で入力されるように遅延を与える遅延部と、を有し、複数のエッジ検出信号から前記入力信号の周波数に応じた出力信号を生成する構成（第９の構成）にするとよい。

また、本発明に係る電子機器は、上記第１〜第９いずれかの構成から成る周波数測定回路と、前記周波数測定回路の測定結果に応じた処理を行う処理装置と、を有する構成（第１０の構成）とされている。

本発明に係る周波数測定回路であれば、入力信号の周波数を精度良く測定することが可能となる。

周波数測定回路の第１構成例を示すブロック図 周波数ｆｉｎと標準偏差σとの相関図 同期化／エッジ検出部１１０とフィルタ部１２０の一構成例を示す図 周波数測定動作の一例を示すタイミングチャート 周波数測定回路の第２構成例を示すブロック図 周波数測定回路の第３構成例を示すブロック図 周波数測定回路の第４構成例を示すブロック図 電子機器の一構成例（リモコン）を示すブロック図 電子機器の一構成例（リモコン）を示す外観図 周波数測定回路の一従来例を示すブロック図

＜周波数測定回路＞
図１は、周波数測定回路の第１構成例を示すブロック図である。本構成例の周波数測定回路１００は、入力信号ＩＮの周波数ｆｉｎに応じたｍビットの出力信号ＯＵＴを生成する回路であり、同期化／エッジ検出部１１０と、ローパスフィルタ部１２０とを有する。

同期化／エッジ検出部１１０は、入力信号ＩＮよりも高い周波数ｆｓ（＞ｆｉｎ）のクロック信号ＣＬＫを用いて入力信号ＩＮの同期化とエッジ検出を行うことにより、１ビットのエッジ検出信号ＥＤＧＥを生成する。

ローパスフィルタ部１２０は、エッジ検出信号ＥＤＧＥにローパスフィルタ処理を施してｍビットの出力信号ＯＵＴを生成する。

上記構成から成る周波数測定回路１００では、エッジ検出信号ＥＤＧＥは、ある種のパルス列として振る舞い、入力信号ＩＮの周波数変化に応じてパルスの発生頻度（粗密）が変化する。そして、入力信号ＩＮの周波数ｆｉｎに関する情報は、パルス列として振る舞うエッジ検出信号ＥＤＧＥの周波数スペクトルの低域成分に存在する。従って、ローパスフィルタ部１２０を用いて、エッジ検出信号ＥＤＧＥから低域成分を抽出する（量子化誤差に起因する高調波成分を除去する）ことにより、入力信号ＩＮの周波数に関する情報を抽出（復調）し、これを出力信号ＯＵＴとして出力することができる。

この技術は、ΔΣ型ＡＤコンバータで用いられているオーバーサンプリング技術を周波数測定回路に応用したものと考えることもできる。

図２は、入力信号ＩＮの周波数ｆｉｎと出力信号ＯＵＴ（１６ビット：−３２７６８〜＋３２７６７）の標準偏差σとの相関図である。図中の実線は同期化／エッジ検出部１１０を用いて生成された出力信号ＯＵＴの標準偏差σを示しており、図中の破線は短ゲートタイムカウンタ部３１０（図１０）を用いて生成された出力信号ＯＵＴの標準偏差σを示している。なお、出力データＯＵＴの揺れ具合（ノイズ量）は、その標準偏差σを指標として評価することが可能である。

図２では、入力信号ＩＮの周波数ｆｉｎを２０Ｈｚずつスイープしながら、各周波数において約３００ｍｓ毎に出力信号ＯＵＴを１０回ずつ測定し、各１０回の測定結果に基づいて標準偏差σを算出した結果が描写されている。また、図２では、ローパスフィルタ部１２０のカットオフ周波数ｆｃを５０Ｈｚとしたときの結果が描写されている。

図中の実線と破線を比較すれば明らかなように、本構成例の周波数測定回路１００であれば、従来構成と比べて出力信号ＯＵＴのノイズを約１／３に低減することができる。従って、ローパスフィルタ部１２０のカットオフ周波数ｆｃを不要に低下させることなく、入力信号ＩＮの周波数ｆｉｎを精度良く測定することが可能となる。なお、クロック信号ＣＬＫの周波数ｆｓを上げれば、さらなるノイズの低減効果を期待することもできる。

＜同期化／エッジ検出部、ローパスフィルタ部＞
図３は、同期化／エッジ検出部１１０とローパスフィルタ部１２０の一構成例を示す図である。本構成例の同期化／エッジ検出部１１０は、Ｄフリップフロップ１１１〜１１３と、ＥＸＯＲゲート１１４を含む。また、本構成例のローパスフィルタ部１２０は、６４移動平均フィルタ１２１と、１６移動平均フィルタ１２２と、ＩＩＲ［infinite impulse response］フィルタ１２３と、２分周器１２４と、８分周器１２５を含む。

Ｄフリップフロップ１１１〜１１３のクロック端は、いずれもクロック信号ＣＬＫ（周波数：３２０ｋＨｚ）の印加端に接続されている。Ｄフリップフロップ１１１のデータ端は、入力信号ＩＮ（周波数：０〜８０ｋＨｚ）の印加端に接続されている。Ｄフリップフロップ１１２のデータ端は、Ｄフリップフロップ１１１の出力端（遅延入力信号ｄ１の印加端）に接続されている。Ｄフリップフロップ１１３のデータ端とＥＸＯＲゲート１１４の第１入力端は、いずれもＤフリップフロップ１１２の出力端（遅延入力信号ｄ２の印加端）に接続されている。ＥＸＯＲゲート１１４の第２入力端は、Ｄフリップフロップ１１３の出力端（遅延入力信号ｄ３の印加端）に接続されている。ＥＸＯＲゲート１１４の出力端は、エッジ検出信号ＥＤＧＥの出力端に相当する。

６４移動平均フィルタ１２１は、クロック信号ＣＬＫ（周波数：３２０ｋＨｚ）に同期してエッジ検出信号ＥＤＧＥの６４移動平均処理を行い、ｘビット（例えば６ビット）のデータ信号Ｄａを生成する。なお、６４移動平均フィルタ１２１は、デシメーションフィルタの一例である。

１６移動平均フィルタ１２２は、分周クロック信号ＣＫ１（周波数：１６０ｋＨｚ）に同期してデータ信号Ｄａの１６移動平均処理を行い、ｙビット（例えば１０ビット）のデータ信号Ｄｂを生成する。なお、１６移動平均フィルタ１２２は、デシメーションフィルタの一例である。

ＩＩＲフィルタ１２３は、分周クロック信号ＣＫ２（周波数：２０ｋＨｚ）に同期してデータ信号ＤｂのＩＩＲフィルタ処理を行い、ｚビット（例えば１６ビット）の出力信号ＯＵＴを生成する。

２分周器１２４は、クロック信号ＣＬＫを２分周することにより、分周クロック信号ＣＫ１を生成する。

８分周器１２５は、分周クロック信号ＣＫ１を８分周することにより、分周クロック信号ＣＫ２を生成する。

このように、本構成例のローパスフィルタ部１２０は、複数のフィルタ回路を多段に接続して成り、後段のフィルタ回路ほど出力ビット数が大きく、かつ、駆動周波数が低い構成とされている。このような構成とすることにより、ローパスフィルタ部１２０のフィルタ精度を高めることが可能となる。ただし、ローパスフィルタ部１２０の構成はこれに限定されるものではなく、複数のフィルタ回路の出力ビット数と駆動周波数のうち、少なくとも一方を固定してもよい。

また、ローパスフィルタ部１２０を形成するフィルタ回路の組み合わせについても、上記に限定されるものではなく、上記複数のフィルタ回路としては、ＩＩＲフィルタ、ＦＩＲ［finite impulse response］フィルタ、及び、デシメーションフィルタの少なくとも一つを含むように構成すればよい。

本構成例では、両エッジの検出回路について説明したが、ＥＸＯＲゲート１１４をＡＮＤゲートに置き換え、遅延入力信号ｄ２と遅延入力信号ｄ３の論理反転信号ｄ３ＢとをＡＮＤゲートに入力するようにすれば、立上りエッジの検出回路を実現することができ、また、遅延入力信号ｄ２の論理反転信号ｄ２Ｂと遅延入力信号ｄ３とをＡＮＤゲートに入力するようにすれば、立下りエッジの検出回路を実現することができる。ただし、片エッジの検出回路では、両エッジの検出回路と比べて精度が半減する。

図４は、周波数測定動作の一例を示すタイミングチャートであり、上から順に、クロック信号ＣＬＫ、入力信号ＩＮ、遅延信号ｄ１〜ｄ３、エッジ検出信号ＥＤＧＥ、データ信号Ｄａ及びＤｂが描写されている。

遅延信号ｄ１は、入力信号ＩＮをクロック信号ＣＬＫに同期して１回遅延させることにより生成される。遅延信号ｄ２は、遅延信号ｄ１をクロック信号ＣＬＫに同期してさらに１回遅延させる（入力信号ＩＮをクロック信号ＣＬＫに同期して２回遅延させる）ことにより生成される。遅延信号ｄ３は、遅延信号ｄ２をクロック信号ＣＬＫに同期してさらに１回遅延させる（入力信号ＩＮをクロック信号ＣＬＫに同期して３回遅延させる）ことにより生成される。エッジ検出信号ＥＤＧＥは、遅延信号ｄ２及びｄ３の排他的論理和演算により生成される。すなわち、エッジ検出信号ＥＤＧＥは、遅延信号ｄ２及びｄ３が同一の論理レベルであるときにローレベルとなり、遅延信号ｄ２及びｄ３が異なる論理レベルであるときにハイレベルとなる。

なお、同期化／エッジ検出部１１０の内部遅延段数（Ｄフリップフロップの直列段数）については、適切なメタステーブル対策が実施され得る限り、任意に設計すればよい。

図５は、周波数測定回路の第２構成例を示すブロック図である。本構成例の周波数測定回路１００は、第１構成とほぼ同様の構成であり、入力信号ＩＮ１（周波数：ｆ１）と入力信号ＩＮ２（周波数：ｆ２＜ｆ１）の入力を受けて差分信号（周波数：ｆ１−ｆ２）を生成し、これを入力信号ＩＮとして出力する差分信号生成部１３０をさらに有する。

差分信号生成部１３０は、Ｄフリップフロップ１３１及び１３２を含む。Ｄフリップフロップ１３１には、入力信号ＩＮ１がクロック信号として入力されており、入力信号ＩＮ２がデータ信号として入力されている。一方、Ｄフリップフロップ１３２には、入力信号ＩＮ１がクロック信号として入力されており、Ｄフリップフロップ１３１の出力信号がデータ信号として入力されている。このような構成とすることにより、互いに非同期で入力される入力信号ＩＮ１及びＩＮ２に対して、適切なメタステーブル対策を実施することが可能となる。

このように、同期化／エッジ検出部１１０の前段に差分信号生成部１３０を追加することにより、入力信号ＩＮ１及びＩＮ２の差分周波数（ｆ１−ｆ２）に応じた出力信号ＯＵＴを生成することが可能となる。

なお、本構成を採用する場合、クロック信号ＣＬＫの周波数ｆｓは、入力信号ＩＮ１の周波数ｆ１よりも高く設定すればよい（ｆｓ＞ｆ１＞ｆ２）。

図６は、周波数測定回路の第３構成例を示すブロック図である。本構成例の周波数測定回路１００は、第２構成例とほぼ同様の構成であり、複数組の差分信号生成部１３０−ｘと同期化／エッジ検出部１１０−ｘ（ただしｘ＝１、２）を有すると共に、加算部１４０と遅延部１５０を別途追加した構成とされている。

差分信号生成部１３０−ｘは、入力信号ＩＮ１または遅延入力信号ＩＮ１ｄ（周波数：ｆ１）と、入力信号ＩＮ２（周波数：ｆ２＜ｆ１）との差分信号Ｄｘ（周波数：ｆ１−ｆ２）を生成する回路ブロックであり、Ｄフリップフロップ１３１−ｘ及び１３２−ｘを含んでいる。Ｄフリップフロップ１３１−ｘには、入力信号ＩＮ１または遅延入力信号ＩＮ１ｄがクロック信号として入力されており、入力信号ＩＮ２がデータ信号として入力されている。一方、Ｄフリップフロップ１３２−ｘには、入力信号ＩＮ１または遅延入力信号ＩＮ１ｄがクロック信号として入力されており、Ｄフリップフロップ１３１−ｘの出力信号がデータ信号として入力されている。

同期化／エッジ検出部１１０−ｘは、入力信号ＩＮ１よりも高い周波数ｆｓ（＞ｆ１＞ｆ２）のクロック信号ＣＬＫを用いて差分信号Ｄｘの同期化とエッジ検出を行うことにより、１ビットのエッジ検出信号ＥＤＧＥｘを生成する。

加算部１４０は、複数のエッジ検出信号ＥＤＧＥｘを足し合わせて、最終的なエッジ検出信号ＥＤＧＥを生成する。

ローパスフィルタ部１２０は、エッジ検出信号ＥＤＧＥにローパスフィルタ処理を施して出力信号ＯＵＴを生成するデジタルフィルタ回路である。

遅延部１５０は、入力信号ＩＮ１が複数の差分信号生成部１３０−ｘに対して各々異なる位相で入力されるように遅延を与える。図６の例において、差分信号生成部１３０−１には、入力信号ＩＮ１が遅延なく入力される一方、差分信号生成部１３０−２には、入力信号ＩＮ１を遅延部１５０で遅延させた遅延入力信号ＩＮ１ｄが入力されている。なお、差分信号生成部１３０と同期化／エッジ検出部１１０を２組有する場合、入力信号ＩＮ１の周期Ｔ１（＝１／ｆ１）に対して、遅延部１５０の遅延量をＴ１／２に設定することが望ましいので、遅延部１５０として単純なインバータを用いることができる。

上記したように、本構成例の周波数測定回路１００は、複数の差分信号生成部１３０−ｘに対して入力信号ＩＮ１を異なる位相で入力することにより、複数のエッジ検出信号ＥＤＧＥｘを生成し、これらのエッジ検出信号ＥＤＧＥｘから入力信号ＩＮ１及びＩＮ２の差分周波数（ｆ１−ｆ２）に応じた出力信号ＯＵＴを生成する構成とされている。

このような構成とすることにより、ローパスフィルタ部１２０のカットオフ周波数を不要に低下させることなく、出力信号ＯＵＴのノイズを抑制することができるので、入力信号ＩＮ１及びＩＮ２の差分周波数を精度良く測定することが可能となる。

図７は、周波数測定回路の第４構成例を示すブロック図である。本構成例の周波数測定回路１００は、第３構成例に倣って第１構成例を変形したものであり、複数の同期化／エッジ検出部１１０−ｘ（ただしｘ＝１、２）を有すると共に、加算部１４０と遅延部１５０を別途追加した構成とされている。

本構成例の周波数測定回路１００は、複数の同期化／エッジ検出部１１０−ｘに対して入力信号ＩＮを異なる位相で入力することにより、複数のエッジ検出信号ＥＤＧＥｘを生成し、これらのエッジ検出信号ＥＤＧＥｘから入力信号ＩＮの周波数ｆ１に応じた出力信号ＯＵＴを生成する構成とされている。

このような構成とすることにより、ローパスフィルタ部１２０のカットオフ周波数を不要に低下させることなく、出力信号ＯＵＴのノイズを抑制することができるので、入力信号ＩＮの周波数を精度良く測定することが可能となる。

＜電子機器への適用例＞
図８及び図９は、それぞれ周波数測定回路が搭載される電子機器の第１構成例（リモコン）を示すブロック図及び外観図である。本構成例のリモコン２００は、その内部にＭＥＭＳ［micro electro mechanical systems］モーションセンサ２１０及び２２０と、差分周波数測定ＩＣ２３０と、マイコン２４０と、を有する。

ＭＥＭＳモーションセンサ２１０及び２２０は、それぞれ、リモコン２００に設けられたボタンの動き（押し具合）に応じて、互いに異なる出力特性（感受性）を持って周波数が変化する入力信号ＩＮ１及びＩＮ２を生成する。例えば、或るボタンが押下されたときに、ＭＥＭＳモーションセンサ２１０は、ボタンの動きに対して入力信号ＩＮ１の周波数を比較的緩慢に変化させる一方、ＭＥＭＳモーションセンサ２２０は、ボタンの動きに対して入力信号ＩＮ２の周波数を比較的急峻に変化させる。その結果、入力信号ＩＮ１及びＩＮ２の差分周波数は、ボタンの動きに応じて変化することになる。

差分周波数測定ＩＣ２３０は、第２構成例（図５）または第３構成例（図６）の周波数測定回路１００を集積化して成り、入力信号ＩＮ１及びＩＮ２の差分周波数に応じた出力信号ＯＵＴを生成するモノリシック半導体装置である。

マイコン２４０は、出力信号ＯＵＴに応じた演算処理を行い、ボタンが押されているか否かをデジタル的に検出するだけでなく、ボタンがどの程度の力で押されているかをアナログ的に検出する。

本構成例のリモコン２００であれば、例えば、ボタンを強く押下したときには第１の処理を行う一方、ボタンを弱く押下したときには第２の処理を行うというように、単一のボタンに複数の機能を持たせることができるので、リモコン２００の多機能化と小型化を両立することが可能となる。

＜その他の変形例＞
なお、上記の実施形態では、本発明に係る周波数測定回路をリモコンに適用した構成を例に挙げたが、本発明の適用対象はこれに限定されるものではなく、本発明に係る周波数測定回路は、入力信号の周波数を測定する必要のある電子機器全般（光波長測定機器、高周波測定機器、脈拍測定機器など）に広く適用することが可能である。

また、本発明の応用回路例としては、入力信号源としてセンサ以外の発振回路（ＶＣＯ［voltage controlled oscilator］やＰＬＬ［phase loked loop］など）が接続される場合や、入力信号源が電子機器の外部に設けられている場合（電子機器が差分周波数測定器として提供される場合）が考えられる。また、本発明に係る周波数測定回路を半導体装置として実現するのではなく、市販のディスクリート部品を用いて組み立てることも可能である。さらに、周波数測定回路の出力信号を用いて演算処理を行う処理装置としては、マイコンに限らず、ＤＳＰ［digital signal processor］やＦＰＧＡ［field-programmable gate array］、或いは、パソコンなどを用いることもできる。

このように、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明に係る周波数測定回路は、例えばＭＥＭＳモーションセンサ（リモコンなど）、半導体集積回路、及び、周波数測定装置（計測器）に利用することが可能である。

１００ 周波数測定回路
１１０ 同期化／エッジ検出部
１１１〜１１３ Ｄフリップフロップ
１１４ ＥＸＯＲゲート
１２０ ローパスフィルタ部
１２１ ６４移動平均フィルタ
１２２ １６移動平均フィルタ
１２３ ＩＩＲフィルタ
１２４ ２分周器
１２５ ８分周器
１３０ 差動信号生成部
１３１、１３２ Ｄフリップフロップ
１４０ 加算部
１５０ 遅延部
２００ 電子機器（リモコン）
２１０、２２０ ＭＥＭＳモーションセンサ
２３０ 差分周波数測定ＩＣ
２４０ マイコン

Claims (10)

1. 入力信号よりも高い周波数のクロック信号を用いて前記入力信号の同期化とエッジ検出を行うことによりエッジ検出信号を生成する同期化／エッジ検出部と、
   前記エッジ検出信号にローパスフィルタ処理を施して出力信号を生成するローパスフィルタ部と、
   を有することを特徴とする周波数測定回路。
2. 前記ローパスフィルタ部は、ＩＩＲフィルタ、ＦＩＲフィルタ、及び、デシメーションフィルタの少なくとも一つを含むことを特徴とする請求項１に記載の周波数測定回路。
3. 前記ローパスフィルタ部は、複数のフィルタ回路を多段に接続して成ることを特徴とする請求項１または請求項２に記載の周波数測定回路。
4. 前記複数のフィルタ回路は、後段ほど出力ビット数が大きいことを特徴とする請求項３に記載の周波数測定回路。
5. 前記複数のフィルタ回路は、後段ほど駆動周波数が低いことを特徴とする請求項３または請求項４に記載の周波数測定回路。
6. 第１入力信号と第２入力信号の差分周波数に応じた差分信号を生成し、これを前記入力信号として出力する差分信号生成部をさらに有することを特徴とする請求項１〜請求項５のいずれか一項に記載の周波数測定回路。
7. 前記差分信号生成部は、前記第１入力信号がクロック信号として入力されて前記第２入力信号がデータ信号として入力されるＤフリップフロップを含むことを特徴とする請求項６に記載の周波数測定回路。
8. 複数の前記差分信号生成部と、
   前記第１入力信号と前記第２入力信号の一方が前記複数の差分信号生成部に対して各々異なる位相で入力されるように遅延を与える遅延部と、
   を有し、
   複数の差分信号から複数のエッジ検出信号を生成し、複数の前記エッジ検出信号から前記第１入力信号と前記第２入力信号の差分周波数に応じた出力信号を生成することを特徴とする請求項６または請求項７に記載の周波数測定回路。
9. 複数の前記同期化／エッジ検出部と、
   前記入力信号が前記複数の同期化／エッジ検出部に対して各々異なる位相で入力されるように遅延を与える遅延部と、
   を有し、
   複数のエッジ検出信号から前記入力信号の周波数に応じた出力信号を生成することを特徴とする請求項１〜請求項５のいずれか一項に記載の周波数測定回路。
10. 請求項１〜請求項９のいずれか一項に記載の周波数測定回路と、
    前記周波数測定回路の測定結果に応じた処理を行う処理装置と、
    を有することを特徴とする電子機器。

Images