JP2819973B2 - ノイズ除去回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はノイズ除去回路に関し、
特に外部または内部に少なくとも一つの発振器を有し、
その出力信号をクロック信号として使用する装置におけ
るクロック信号の入力部のノイズ除去回路に関する。

【０００２】

【従来の技術】マイクロコンピュータ（以下マイコンと
略す）において、内部で使用するクロック信号は、マイ
コンの外部または内部に有する発振器の発振信号を矩形
波に整形した信号である場合が多い。

【０００３】簡単な例では、図６（ａ）に示すように、
発振器部分で出力される正弦波６０１を２段のインバー
タ６０２に入力する事により波形整形し、矩形波６０３
が出力される。このとき、インバータ６０２の入力信号
の電圧レベルがスレッシホールドレベル付近では出力信
号は不安定である。図６（ｂ）に示すように、インバー
タに入力される正弦波６０４にインバータのスレッシホ
ールドレベル付近でノイズ６０５，６０６がのると、図
６（ｃ）の様なノイズパルスを含んだ矩形波６０７が出
力されてしまう。この様な矩形波６０７をマイコンのク
ロック信号として利用すると、マイコンの誤動作の原因
となる。特に、高速と低速の２つの発振器をもつマイコ
ンでは、低速のクロック信号が高速のクロック信号によ
るノイズの影響を受け易く、問題となる。

【０００４】そこで、従来からクロック信号入力部にこ
のノイズパルスを除去するためのノイズ除去回路が設け
られていた。

【０００５】従来のノイズ除去回路は、図７に示すよう
に、入力７０１と出力７０３との間に一定パルス幅除去
回路７０２を有している。この一定パルス幅除去回路７
０２で、一定パルス幅未満の信号をノイズパルスである
とみなして除去していた。一定パルス幅除去回路７０２
の一例として、図８のような回路がある。

【０００６】図８において、一定パルス幅除去回路８０
２は、遅延回路８０４と、ＮＯＲゲート８０５，８０
７，８０８，ＡＮＤゲート８０６，インバータ８０９と
を有する。さらに入力８０１，出力８０３がある。

【０００７】この回路では図９のタイミングチャートに
示すように、遅延回路８０４の遅延時間未満のワンショ
ットパルスを除去する事ができる。

【０００８】

【発明が解決しようとする課題】このようなノイズ除去
回路では、信号に連続したノイズがのった場合にはノイ
ズが除去できず、またパルス幅の広いノイズを除去する
場合には信号自体が著しく遅延してしまうという欠点が
あった。

【０００９】

【課題を解決するための手段】本発明のノイズ除去回路
の構成は、入力であるクロック信号の立ち上がりエッ
ジ、および立ち下がりエッジとの検出が可能で、立ち上
がりエッジと立ち下がりエッジのどちらを検出するかは
エッジ選択信号によって制御されるエッジ検出部と、エ
ッジ検出部の出力信号を入力信号として、本来のクロッ
ク信号が立ち上がりまたは立ち下がり動作をするタイミ
ングを計るタイミング発生部と、タイミング発生部出力
であるタイミング信号に同期してエッジ選択信号を反転
させ、エッジ検出部が検出するエッジ方向を反転させる
エッジ検出制御部とを備えていることを特徴とする。

【００１０】

【実施例】図１は本発明の第１の実施例のノイズ除去回
路を示すブロック図である。図１において、本実施例の
ノイズ除去回路は、タイミング発生部１０４と、エッジ
検出制御部１０５と、エッジ検出部１０２と、入力１０
１と、出力１０３とを備えている。

【００１１】クロック信号である入力１０１が、エッジ
検出部１０２に取り込まれる。このエッジ検出部１０２
は、エッジ検出制御部１０５の制御信号によって、立ち
上がりエッジ信号か立ち下がりエッジ信号のどちらか一
方を検出して、エッジ信号を検出すると、出力を反転し
て次にエッジ検出制御部１０５からの信号が入力される
まで、エッジ信号に対して反応しない。タイミング発生
部１０４は、出力１０３の反転後、エッジ検出制御部１
０５が制御信号を出力するタイミングをとるための回路
である。

【００１２】図２は図１の動作を実現するための一具体
例を示すブロック図であり、図３は図２の主要部分のタ
イミング図である。

【００１３】これら図２，図３を使って詳細な動作を説
明する。

【００１４】図２において、エッジ検出部２０２は、Ｎ
ＯＲゲート２０６と、ＡＮＤゲート２０７と、Ｒ（リセ
ット）Ｓ（セット）型フリップフロップ２０８と、イン
バータ２０９とを有する。さらに、入力２０１，出力２
０３を有する。

【００１５】タイミング発生部２０４は、遅延回路２１
２を有する。エッジ検出制御部２０５は、インバータ２
１１と、ＲＳ型フリップフロップ２１０とを有する。

【００１６】エッジ検出部２０２は、ノイズ除去回路の
入力２０１と、エッジ検出制御部２０５の出力であるエ
ッジ選択信号とを入力としている。エッジ選択信号がハ
イレベル（以下“Ｈ”と称する）のとき、エッジ検出部
２０２は入力信号２０１の立ち上がりで“Ｈ”を出力
し、エッジ選択信号がローレベル（以下“Ｌ”と称す
る）のとき、エッジ検出部２０２は入力信号２０１の立
ち下がりで“Ｌ”を出力する。

【００１７】仮にエッジ検出制御部２０５内のＲＳ型フ
リップフロップ２１０が“Ｈ”を出力しているとする。
この場合、エッジ検出部２０２は、入力信号の立ち上が
りエッジのみを検出するので、入力信号であるクロック
入力２０１が立ち上がると、この立ち上がりエッジを検
出して、インバータ２０９の出力信号は“Ｌ”から
“Ｈ”に変化する。以後、この出力信号は制御信号２１
０が“Ｈ”の期間中は入力が立ち上がっても、立ち下が
っても“Ｈ”のまま変化しない。

【００１８】出力信号２０９は、遅延回路２１２に入力
され、遅延回路２１２の出力信号は一定時間の遅延をも
って“Ｌ”から“Ｈ”へ変化する。遅延回路２１２の出
力信号が“Ｈ”へ変化した事により、制御部２０５のエ
ッジ検出制御信号は“Ｈ”から“Ｌ”へ変化する。エッ
ジ検出制御信号の変化により、エッジ検出部２０２は入
力信号の立ち下がりエッジを検出するようになる。

【００１９】図６（ｂ）で説明したように、入力２０１
にのるノイズパルス６０５，６０６は入力信号の変化点
付近の限られた期間に発生する。そこで、遅延回路２１
２の遅延時間をノイズパルスの発生しやすい期間より長
く設定してある場合、入力信号が立ち上がるべきタイミ
ング期間内で立ち上がりエッジを一度だけ検出し、その
後ノイズパルスの発生し易い期間は入力信号に反応せ
ず、遅延回路の遅延時間を経過後今度は立ち下がりエッ
ジを一度だけ検出する動作を繰り返すため、図３のよう
にノイズを除去することができる。

【００２０】さらに、遅延回路２１２の遅延時間をクロ
ック入力２０１の周期の半分よりやや短い程度に設定し
てある場合、入力信号が立ち上がるべきタイミングで立
ち上がりエッジを一度だけ検出し、その後、本来立ち下
がりエッジが発生しない期間は入力信号に反応せず、遅
延回路の遅延時間を経過後今度は立ち下がりエッジを一
度だけ検出する動作を繰り返すため、ノイズを除去する
ことができる。

【００２１】また、ある期間には立ち上がりエッジ信号
か立ち下がりエッジ信号の一方のみを検出するようにな
っているため、連続したノイズでも図３のように除去す
る事が可能である。

【００２２】図１は本発明の第１の実施例のノイズ除去
回路の他の具体例を示すブロック図である。

【００２３】エッジ検出部４０２は、ＮＯＲゲート４０
６と、ＡＮＤゲート４０７と、ＲＳ型フリップフロップ
４０８と、インバータ４０９とを有する。

【００２４】タイミング発生部４０４は、カウンタ回路
４１５と、リセット信号発生回路４１６とを有する。

【００２５】エッジ検出制御部４０５は、インバータ４
１４と、ＮＯＲゲート４１２，４１３と、ＲＳ型フリッ
プフロップ４１１と、ラッチ４１０とを有する。

【００２６】ここで、入力４１７は高速クロック入力で
あり、入力４０１は低速クロック入力である。

【００２７】これは、マイコンが高速のクロック信号と
低速のクロック信号との２つを有する場合の具体例であ
り、低速のクロック信号にはノイズパルスがのりやすい
ので、そのノイズパルスを除去するための回路である。
前記一具体例に対して、タイミング発生部４０４をカウ
ンタで構成するという点が大きな相違点である。

【００２８】図５は図４の主要部分のタイミング図であ
る。図５において、ある期間では、エッジ検出制御部４
０５内のラッチ４１０が“Ｈ”を出力することによっ
て、エッジ検出部４０２は入力信号の立ち上がりエッジ
信号のみを検出するように制御されていたとする。

【００２９】この期間中に入力信号であるクロック入力
４０１が立ち上がると、この立ち上がりエッジを検出し
てインバータ４０９の出力は“Ｌ”から“Ｈ”に変化す
る。以後、この出力信号は制御信号４１０が“Ｈ”の期
間中は入力が立ち上がっても、立ち下がっても“Ｈ”の
まま変化しない。

【００３０】インバータ４０９の出力は、タイミング発
生部４０４内のリセット信号発生回路４１６に入力され
る。リセット信号発生回路４１６は、出力信号４０９の
反転を検出してカウンタ回路４１５をリセットする信号
を発生する回路である。

【００３１】リセット信号発生回路４１６の出力によっ
てリセットされたカウンタ回路４１５は、リセットの解
除と同時に高速なクロック信号でカウントアップして、
あらかじめ決められた一定のカウントが終了すると、リ
セット信号が入力されるまでに出力に“Ｈ”を出力す
る。

【００３２】カウンタ回路４１５の出力信号が“Ｈ”に
変化すると、それに同期して制御部４０５のエッジ検出
制御信号は反転して、エッジ検出部４０２は入力信号の
立ち下がりエッジを検出するようになる。この動作によ
り、図５に示すようにノイズパルスを除去する事ができ
る。

【００３３】本実施例では、第１の実施例のタイミング
発生部４０４に高速なクロック信号をソースにしたカウ
ンタを使っている。そのため、電源電圧変動や製造ばら
つきによって、立ち上がりエッジまたは立ち下がりエッ
ジの許可タイミングに変動が生じるという事が無いとい
う利点がある。

【００３４】

【発明の効果】以上説明したように、本発明は、信号の
変化が本来変化すべきタイミングに変化すべき方向へ起
こった場合のみ検出して出力へ伝搬し、その他の信号の
変化は出力へ伝搬しない構成となっているので、信号に
連続したノイズがのった場合でも確実にノイズを除去す
る事ができるという効果があり、またパルス幅の広いノ
イズを除去する場合でも、信号自体の遅れを極めて小さ
く抑えながら除去する事が可能となる効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例のノイズ除去回路を示す
ブロック図である。

【図２】図１の動作を実現するための一具体例を示すブ
ロック図である。

【図３】図２に示した回路の主要部分の動作を示すタイ
ミング図である。

【図４】本発明の第１の実施例のノイズ除去回路の他の
具体例を示すブロック図である。

【図５】図４に示した回路図の主要部分の動作を示すタ
イミング図である。

【図６】（ａ），（ｂ），（ｃ）は、それぞれクロック
信号を発生させる場合の簡単な原理を示す図，発振器の
出力信号にノイズがのった場合の波形図，ノイズののっ
た発振器出力を整形した場合の波形図である。

【図７】従来のノイズ除去回路を示すブロック図であ
る。

【図８】図７の具体例を示すブロック図である。

【図９】図８の主要部分の動作を示すタイミング図であ
る。

【符号の説明】

１０１，２０１，４０１，７０１，８０１ クロック
信号入力 １０２，２０２，４０２ エッジ検出部 １０３，２０３，４０３，７０３，８０３ 出力 １０４，２０４，４０４ タイミング発生部 １０５，２０５，４０５ エッジ検出制御部 ２０６，４０６，４１２，４１３，８０５，８０７，８
０８ ＮＯＲゲート ２０７，４０７，８０６ ＡＮＤゲート ２０８，２１０，４０８，４１１ ＲＳ型フリップフ
ロップ ２０９，２１１，４０９，４１４，６０２，８０９
インバータ ２１２，８０４ 遅延回路 ４１０ ラッチ ４１５ カウンタ回路 ４１６ リセット信号発生回路 ６０１ 発振器出力信号 ６０３ 整形済みクロック信号 ７０２，８０２ 一定パルス幅除去回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 入力信号であるクロック信号の立ち上が
   りエッジと立ち下がりエッジとのうちどちらを検出する
   かをエッジ選択信号によって選択され、前記エッジのう
   ち選択されたエッジが入力された時のみ出力信号を反転
   するエッジ検出部と、前記エッジ検出部の出力信号が反
   転してから、所定期間経過後出力を変化させるタイミン
   グ発生部と、前記タイミング発生部の出力の変化に応答
   して、前記エッジ選択信号を反転するエッジ検出制御部
   とを備える事を特徴とするノイズ除去回路。
2. 【請求項２】 タイミング発生部が、リセット信号発生
   回路とカウンタ回路とからなる請求項１に記載のノイズ
   除去回路。