JP5007376B2 - ノイズ除去回路 - Google Patents

Description

本発明は、シリアルに入力される２値信号に含まれるノイズを除去するノイズ除去回路に関するものである。

図２は、従来のノイズ除去回路を示す図である。
このノイズ除去回路は、下記特許文献１に開示されたもので、図２（ａ）にその構成を示すように、バッファ１を介して入力される２値の入力信号ＩＮに含まれるパルス状のノイズを除去して論理回路４へ与えるもので、除去対象のノイズに対応して、２種類のノイズ除去回路２，３が存在する。

ノイズ除去回路２は、入力信号ＩＮがレベル“Ｌ”のときに重畳されるレベル“Ｈ”のパルス性雑音を除去するもので、除去対象とする雑音のパルス幅よりも若干長い時間だけ入力信号ＩＮを遅延させる遅延素子（ＤＬＹ）２ａと、この遅延素子２ａで遅延されて出力される信号ＤＬと元の入力信号ＩＮとの論理積をとって入力信号ＩＮＡを生成する論理積ゲート（以下、「ＡＮＤ」という）２ｂで構成されている。

一方、ノイズ除去回路３は、入力信号ＩＮが“Ｈ”のときに重畳される“Ｌ”のパルス性雑音を除去するもので、除去対象とする雑音のパルス幅よりも若干長い時間だけ入力信号ＩＮを遅延させる遅延素子３ａと、この遅延素子３ａで遅延されて出力される信号ＤＬと元の入力信号ＩＮとの論理和をとって入力信号ＩＮＢを生成する論理和ゲート（以下、「ＯＲ」という）３ｂで構成されている。

特開昭６４−３９１１６号公報 特開２００７−４１４３７号公報

なお、上記特許文献２には、アクティブ期間をクロック信号でカウントし、そのカウント値が閾値を超えたときに信号を出力することでノイズを除去する表示装置が記載されている。

しかしながら、前記ノイズ除去回路２，３では、つぎのような問題点があった。
例えば、ノイズ除去回路２で生成される入力信号ＩＮＡは、図２（ｂ）の信号波形に示すように、入力信号ＩＮが“Ｌ”のときに重畳される“Ｈ”のパルス性雑音は除去されるものの、入力信号ＩＮが“Ｈ”のときに重畳された“Ｌ”のパルス性雑音は、除去されずに２つのパルス性雑音として重畳されてしまう。また、ノイズ除去回路３で生成される入力信号ＩＮＢでは、入力信号ＩＮが“Ｈ”のときに重畳される“Ｌ”のパルス性雑音は除去されるものの、入力信号ＩＮが“Ｌ”のときに重畳された“Ｈ”のパルス性雑音は、除去されずに２つのパルス性雑音として重畳されてしまう。

更に、遅延素子２ａ，３ａの遅延時間を最適な値に設定することは困難であるばかりか、これらの遅延素子の影響で、入力信号のデューティ比が変化してしまうという問題もあった。

本発明は、入力信号の“Ｈ”，“Ｌ”のレベルに拘らず、重畳されるパルス性のノイズを除去することができるノイズ除去回路を提供することを目的としている。

本発明のノイズ除去回路は、最大値設定信号が与えられたときには定められた最大値をカウント値として出力し、最小値設定信号が与えられたときには定められた最小値を該カウント値として出力し、カウントアップ信号が与えられているときは、クロック信号に同期して該カウント値を該最大値を限度として順次増加させ、カウントダウン信号が与えられているときは、該クロック信号に同期して該カウント値を該最小値を限度として順次減少させるカウント部と、ハイレベルとロウレベルの２値を有する入力信号が与えられ、該入力信号がハイレベルで前記カウント値が第１の閾値に一致していないときには前記カウントアップ信号を出力し、該入力信号がハイレベルで該カウント値が該第１の閾値に一致したときに前記最大値設定信号を出力するハイレベル判定部と、前記入力信号がロウレベルで前記カウント値が第２の閾値に一致していないときには前記カウントダウン信号を出力し、該入力信号がロウレベルで該カウント値が該第２の閾値に一致したときに前記最小値設定信号を出力するロウレベル判定部と、前記カウント値が第３の閾値以上のときに出力信号をハイレベルにして出力し、該カウント値が該第３の閾値未満の時には該出力信号をロウレベルにして出力する出力部とを備えたことを特徴としている。

本発明では、入力信号がハイレベルのときに、クロック信号に同期してカウント部をカウントアップさせ、そのカウント値が第１の閾値になったときにカウント値を最大値に設定するハイレベル判定部と、入力信号がロウレベルのときに、クロック信号に同期してカウント部をカウントダウンさせ、そのカウント値が第２の閾値になったときにカウント値を最小値に設定するロウレベル判定部と、カウント値を第３の閾値と比較し、その比較結果に応じて出力信号を出力する出力部を有している。従って、継続時間が第１または第２の閾値で設定されたクロック数に満たないパルスは、入力信号から除去され、出力信号として出力されることがない。これにより、入力信号の“Ｈ”，“Ｌ”のレベルに拘らず、この入力信号に重畳されるパルス性のノイズを除去することができるという効果がある。

この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。

図１は、本発明の実施例を示すノイズ除去回路の構成図である。
このノイズ除去回路は、例えば送受信機の受信部で得られた２値の入力信号ＩＮに重畳されるパルス性ノイズを除去するもので、ハイレベル判定部１０、ロウレベル判定部２０、カウント部３０及び比較器（ＣＭＰ）４０で構成されている。

ハイレベル判定部１０は、入力信号ＩＮが“Ｈ”の時に、カウント部３０のカウント値ＣＮＴを予め設定された閾値ＨＴと比較して、このカウント値ＣＮＴが閾値ＨＴと一致したときに最大値設定信号ＬＤＭを出力し、一致しないときはカウントアップ信号ＵＰを出力するものである。即ち、ＣＮＴ＝ＨＴのとき、ＬＤＭ＝“Ｈ”，ＵＰ＝“Ｌ”となり、ＣＮＴ≠ＨＴのとき、ＬＤＭ＝“Ｌ”，ＵＰ＝“Ｈ”となる。また、入力信号ＩＮが“Ｌ”の時は、ハイレベル判定部１０の動作は停止し、最大値設定信号ＬＤＭとカウントアップ信号ＵＰは、共に“Ｌ”となる。

このハイレベル判定部１０は、カウント値ＣＮＴと閾値ＨＴを比較して、一致したときに“Ｈ”を、不一致のときに“Ｌ”をそれぞれ出力する比較器１１、この比較器１１の出力信号が与えられる２入力のＡＮＤ１２、この比較器１１の出力信号がインバータ１３で反転して与えられる２入力のＡＮＤ１４で構成され、これらのＡＮＤ１２，１４の他方の入力端子に入力信号ＩＮが与えられている。

ロウレベル判定部２０は、入力信号ＩＮが“Ｌ”の時に、カウント部３０のカウント値ＣＮＴを予め設定された閾値ＬＴと比較して、このカウント値ＣＮＴが閾値ＬＴと一致したときにゼロ設定信号ＬＤＺを出力し、一致しないときはカウントダウン信号ＤＮを出力するものである。即ち、ＣＮＴ＝ＬＴのとき、ＬＤＺ＝“Ｈ”，ＤＮ＝“Ｌ”となり、ＣＮＴ≠ＬＴのとき、ＬＤＺ＝“Ｌ”，ＤＮ＝“Ｈ”となる。また、入力信号ＩＮが“Ｈ”の時は、ロウレベル判定部２０の動作は停止し、ゼロ設定信号ＬＤＺとカウントダウン信号ＤＮは、共に“Ｌ”となる。

このロウレベル判定部２０は、カウント値ＣＮＴと閾値ＬＴを比較して、一致したときに“Ｈ”を、不一致のときに“Ｌ”をそれぞれ出力する比較器２１、この比較器２１の出力信号が与えられる２入力のＡＮＤ２２、この比較器２１の出力信号がインバータ２３で反転して与えられる２入力のＡＮＤ２４を有しており、これらのＡＮＤ２２，２４の他方の入力端子には、インバータ２５で反転された入力信号／ＩＮが与えられている。

カウント部３０は、クロック信号ＣＬＫと、ハイレベル判定部１０から出力される最大値設定信号ＬＤＭ及びカウントアップ信号ＵＰと、ロウレベル判定部２０から出力されるゼロ設定信号ＬＤＺ及びカウントダウン信号ＤＮに基づいて、カウント値ＣＮＴを出力するものである。

即ち、カウント部３０は、最大値設定信号ＬＤＭが与えられたときには、カウント値ＣＮＴを予め設定された最大値ＭＡＸに設定し、ゼロ設定信号ＬＤＺが与えられたときには、そのカウント値ＣＮＴを最小値の０に設定する。また、カウント部３０は、カウントアップ信号ＵＰが与えられているときは、クロック信号ＣＬＫに同期してカウント値ＣＮＴを１ずつカウントアップし、カウントダウン信号ＤＮが与えられているときは、クロック信号ＣＬＫに同期してこのカウント値ＣＮＴを１ずつカウントダウンするものである。但し、カウント値ＣＮＴの上限は最大値ＭＡＸで抑えられ、下限は０で抑えられるようになっている。

このカウント部３０は、プリセット可能な同期型アップダウンカウンタ（例えば、テキサス・インスツルメント社の７４シリーズＩＣ：７４１９２、以下、単に「カウンタ」という）３１を有している。

このカウンタ３１は、クリア端子ＣＬに“Ｈ”の信号が与えられたときに、出力端子Ｑから出力するカウント値ＣＮＴを０に設定し、ロード端子ＬＤに“Ｈ”の信号が与えられたときには、データ端子ＤＴに与えられる値をカウント値ＣＮＴとして設定するものである。また、カウンタ３１は、カウントアップ端子ＣＵに与えられる信号が“Ｌ”から“Ｈ”に立ち上がるたびにカウント値ＣＮＴを１ずつ増加し、カウントダウン端子ＣＤに与えられる信号が立ち上がるたびにカウント値ＣＮＴを１ずつ減少するものである。更に、カウント値ＣＮＴが０のときには、ボロウ端子ＢＲから“Ｌ”の信号が出力されるようになっている。

カウンタ３１のデータ端子ＤＴには、予め設定された最大値ＭＡＸが与えられ、ロード端子ＬＤには、最大値設定信号ＬＤＭが与えられている。クリア端子ＣＬには、ＯＲ３２から、リセット信号ＲＳＴとゼロ設定信号ＬＤＺの論理和が与えられるようになっている。また、カウントダウン端子ＣＤには、ＡＮＤ３３から、カウントダウン信号ＤＮと、クロック信号ＣＬＫと、ボロウ端子ＢＲから出力される空信号ＥＭＰの論理積が与えられている。

更に、カウントアップ端子ＣＵには、ＡＮＤ３４から、カウントアップ信号ＵＰと、クロック信号ＣＬＫと、満信号ＦＵＬの論理積が与えられている。ここで、満信号ＦＵＬは、カウント値ＣＮＴが最大値ＭＡＸに等しくなったときに“Ｌ”となる信号で、カウント値ＣＮＴと最大値ＭＡＸとの一致を検出する比較器３５の出力信号をインバータ３６で反転して生成されるようになっている。カウント値ＣＮＴは、前記ハイレベル判定部１０とロウレベル判定部２０に与えられると共に、出力部である比較器４０に与えられている。

比較器４０は、カウント値ＣＮＴと閾値ＴＨを比較し、ＣＮＴ≧ＴＨのときに“Ｈ”，ＣＮＴ＜ＴＨのときに“Ｌ”の出力信号ＯＵＴを出力するものである。

図３は、図１の動作例を示す信号波形図である。以下、この図３を参照しつつ、図１の動作を説明する。ここでは、各閾値と最大値は、ＨＴ＝４，ＬＴ＝３，ＴＨ＝４，ＭＡＸ＝７に設定されているものとする。

リセット信号ＲＳＴが“Ｈ”のとき、カウンタ３１のクリア端子ＣＬにはＯＲ３２から“Ｈ”の信号が与えられるので、そのカウント値ＣＮＴは０であり、ボロウ端子ＢＲから出力される空信号ＥＭＰは“Ｌ”となる。

図３の時刻ｔ１でリセット信号ＲＳＴが“Ｌ”になってリセット状態が解除されたとき、入力信号ＩＮが“Ｌ”であるとすると、ハイレベル検出部１０の最大値設定信号ＬＤＭとカウントアップ信号ＵＰは、共に“Ｌ”である。一方、ロウレベル判定部２０では、ＣＮＴ≠ＬＴであるので、ゼロ設定信号ＬＤＺは“Ｌ”、カウントダウン信号ＤＮは“Ｈ”である。カウントダウン信号ＤＮは“Ｈ”となるが、カウント部３０のＡＮＤ３３には、“Ｌ”の空信号ＥＭＰが与えられているので、ＡＮＤ３３の出力信号は、クロック信号ＣＬＫやカウントダウン信号ＤＮに拘わらず、“Ｌ”となる。このため、カウント値ＣＮＴは０のままで変化しない。また、比較器４０から出力される出力信号ＯＵＴは“Ｌ”である。

時刻ｔ２において、入力信号ＩＮが“Ｈ”に変化すると、ロウレベル判定部２０のゼロ設定信号ＬＤＺとカウントダウン信号ＤＮは、共に“Ｌ”となる。一方、ハイレベル検出部１０では、ＣＮＴ≠ＨＴであるので、最大値設定信号ＬＤＭは“Ｌ”、カウントアップ信号ＵＰは“Ｈ”となる。また、カウント部３０では、ＣＮＴ≠ＭＡＸであるので、比較器３５の出力信号は“Ｌ”であり、満信号ＦＵＬは“Ｈ”である。これにより、カウンタ３１のカウント値ＣＮＴは、その後のクロック信号ＣＬＫの立ち上がりのタイミング毎に、１，２，３の順に増加する。

時刻ｔ３におけるクロック信号ＣＬＫの立ち上がりで、カウント値ＣＮＴが増加して４になると、ハイレベル検出部１０では、ＣＮＴ＝ＨＴとなり、最大値設定信号ＬＤＭが“Ｈ”、カウントアップ信号ＵＰが“Ｌ”となる。最大値設定信号ＬＤＭが“Ｈ”となることにより、カウンタ３１のカウント値ＣＮＴは最大値ＭＡＸ（即ち、７）に設定される。このため、ハイレベル検出部１０では、ＣＮＴ≠ＨＴとなり、最大値設定信号ＬＤＭとカウントアップ信号ＵＰは、直ちに、それぞれ“Ｌ”と“Ｈ”に戻る。また、比較器４０から出力される出力信号ＯＵＴは“Ｈ”となる。更に、この時点でカウント部３０の満信号ＦＵＬは、“Ｌ”となる。従って、ＡＮＤ３４の出力信号は、クロック信号ＣＬＫやカウントアップ信号ＵＰに拘わらず、“Ｌ”となる。このため、その後、クロック信号ＣＬＫが何回立ち上がっても、カウント値ＣＮＴは７のままで変化しない。

時刻ｔ４において、入力信号ＩＮが“Ｌ”に変化すると、ハイレベル判定部１０の最大値設定信号ＬＤＭとカウントアップ信号ＵＰは、共に“Ｌ”となる。一方、ロウレベル検出部２０では、ＣＮＴ≠ＬＴであるので、ゼロ設定信号ＬＤＺは“Ｌ”、カウントダウン信号ＤＮは“Ｈ”となる。また、カウント部３０では、ＣＮＴ≠０であるので、空信号ＥＭＰは“Ｈ”である。これにより、カウンタ３１のカウント値ＣＮＴは、その後のクロック信号ＣＬＫの立ち上がりのタイミング毎に、６，５，４の順に減少する。

時刻ｔ５におけるクロック信号ＣＬＫの立ち上がりで、カウント値ＣＮＴが減少して３になると、ロウレベル検出部２０では、ＣＮＴ＝ＬＴとなり、ゼロ設定信号ＬＤＺが“Ｈ”、カウントダウン信号ＤＮが“Ｌ”となる。ゼロ設定信号ＬＤＺが“Ｈ”となることにより、カウンタ３１のカウント値ＣＮＴは最小値の０に設定される。このため、ロウレベル検出部２０では、ＣＮＴ≠ＬＴとなり、ゼロ設定信号ＬＤＺとカウントダウン信号ＤＮは、直ちに、それぞれ“Ｌ”と“Ｈ”に戻る。また、比較器４０から出力される出力信号ＯＵＴは“Ｌ”となる。また、この時点でカウント部３０の空信号ＥＭＰは、“Ｌ”となる。従って、ＡＮＤ３３の出力信号は、クロック信号ＣＬＫやカウントダウン信号ＤＮに拘わらず、“Ｌ”となる。このため、その後、クロック信号ＣＬＫが何回立ち上がっても、カウント値ＣＮＴは０のままで変化しない。

時刻ｔ６において、入力信号ＩＮが“Ｈ”に変化すると、時刻ｔ２のときと同様に、カウントアップ信号ＵＰが“Ｈ”、カウントダウン信号ＤＮが“Ｌ”となり、カウント値ＣＮＴは、その後のクロック信号ＣＬＫの立ち上がりのタイミング毎に、１，２の順に増加する。

時刻ｔ７で、カウント値ＣＮＴが２のときに、入力信号ＩＮが“Ｌ”に変化すると、カウントアップ信号ＵＰが“Ｌ”、カウントダウン信号ＤＮが“Ｈ”となり、カウント値ＣＮＴは、その後のクロック信号ＣＬＫの立ち上がりのタイミング毎に１，０の順に減少する。

時刻ｔ８のクロック信号ＣＬＫの立ち上がりでカウント値ＣＮＴが０になると、空信号ＥＭＰが“Ｌ”となり、ＡＮＤ３３の出力信号は“Ｌ”となる。このため、その後、クロック信号ＣＬＫが何回立ち上がっても、カウント値ＣＮＴは０のままで変化しない。

時刻ｔ９において、入力信号ＩＮが“Ｈ”に変化すると、時刻ｔ２のときと同様に、カウントアップ信号ＵＰが“Ｈ”、カウントダウン信号ＤＮが“Ｌ”となり、カウント値ＣＮＴは、その後のクロック信号ＣＬＫの立ち上がりのタイミング毎に、１，２，３の順に増加する。

時刻ｔ１０におけるクロック信号ＣＬＫの立ち上がりで、カウント値ＣＮＴが増加して４になると、時刻ｔ３のときと同様に、最大値設定信号ＬＤＭが瞬間的に“Ｈ”となり、カウント値ＣＮＴは最大値の７に設定される。これにより、出力信号ＯＵＴは“Ｈ”となる。また、その後のクロック信号ＣＬＫに拘らず、カウント値ＣＮＴは７のままで変化しない。

時刻ｔ１１において入力信号ＩＮが“Ｌ”に変化すると、時刻ｔ４のときと同様に、カウントアップ信号ＵＰは“Ｌ”となり、カウントダウン信号ＤＮは“Ｈ”となる。これにより、カウント値ＣＮＴは、その後のクロック信号ＣＬＫの立ち上がりのタイミングで６に減少する。

時刻ｔ１２で、カウント値ＣＮＴが６のときに、入力信号ＩＮが“Ｈ”に変化すると、カウントアップ信号ＵＰが“Ｈ”、カウントダウン信号ＤＮが“Ｌ”となり、カウント値ＣＮＴは、その後のクロック信号ＣＬＫの立ち上がりのタイミングで７に増加する。

時刻１３のクロック信号ＣＬＫの立ち上がりでカウント値ＣＮＴが７になると、満信号ＦＵＬが“Ｌ”となり、このカウント値ＣＮＴはその後のクロック信号ＣＬＫの立ち上がりに拘らず、最大値ＭＡＸの７に固定される。以下、入力信号ＩＮのレベルの変化毎に、上記のような動作が繰り返される。

このとき、例えば時刻ｔ６〜ｔ７の間のように、入力信号ＩＮが一時的に“Ｈ”になっても、カウント値ＣＮＴが閾値ＴＨ（＝４）未満であるので出力信号ＯＵＴは、“Ｌ”のままで変化しない。また、時刻ｔ１１〜ｔ１２の間のように、入力信号ＩＮが一時的に“Ｌ”になっても、カウント値ＣＮＴが閾値ＴＨ以上であるので出力信号ＯＵＴは、“Ｈ”のままで変化しない。従って、パルス幅の短い入力信号は、ノイズとして除去され、出力信号ＯＵＴに影響を与えない。

以上のように、本実施例のノイズ除去回路は、入力信号ＩＮが“Ｈ”のときに、クロック信号ＣＬＫに同期してカウント値ＣＮＴをカウントアップさせ、そのカウント値ＣＮＴが第１の閾値ＨＴになったときにカウント値ＣＮＴを最大値ＭＡＸに設定するハイレベル判定部１０と、この入力信号ＩＮが“Ｌ”のときに、クロック信号ＣＬＫに同期してカウント値ＣＮＴをカウントダウンさせ、そのカウント値ＣＮＴが第２の閾値ＬＴになったときにカウント値ＣＮＴを最小値０に設定するロウレベル判定部２０と、カウント値ＣＮＴを第３の閾値ＴＨと比較し、その比較結果に応じて出力信号ＯＵＴを出力する出力部（比較器４０）を有している。従って、継続時間が閾値ＨＴ，ＬＴで設定されたクロック数に満たないパルスは、入力信号ＩＮから除去され、出力信号ＯＵＴとして出力されることがない。

本実施例における閾値ＨＴ，ＬＴの設定では、パルス幅が３クロック幅以下のパルスは無視されるので、例えばクロック信号ＣＬＫの周波数を１０ＭＨｚとすれば、０．３μｓ以下のパルスが除去される。このように、入力信号ＩＮの“Ｈ”，“Ｌ”のレベルに拘らず、この入力信号ＩＮに重畳されるパルス性のノイズを除去することができるという利点がある。

なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（ａ） 閾値ＨＴ，ＬＴ，ＴＨや、最大値ＭＡＸの値は相互に矛盾しない限り任意に設定することができる。即ち、閾値ＨＴ，ＬＴ，ＴＨは、最小値（例えば、０）と最大値ＭＡＸの間の値であれば良い。
（ｂ） 図１に示したハイレベル判定部１０、ロウレベル判定部２０、カウント部３０等の具体的な回路構成は一例である。同様の機能を有するものであれば、どのような回路構成でも同様に適用可能である。
（ｃ） 閾値ＨＴ，ＬＴ，ＴＨや、最大値ＭＡＸを予め固定設定しているが、例えば、制御部等を設けて、入力信号の状態に合わせて随時設定できるように構成することも可能である。
（ｄ） カウント値ＣＮＴの最小を０としているが、最小値は０以外の値でも良い。

本発明の実施例示すノイズ除去回路の構成図である。 従来のノイズ除去回路を示す図である。 図１の動作例を示す信号波形図である。

符号の説明

１０ ハイレベル判定部
１１，２１，３５，４０ 比較器
１２，１４，２２，２４，３２〜３４ ＡＮＤ
１３，２３，３６ インバータ
２０ ロウレベル判定部
３０ カウント部
３１ カウンタ

Claims (1)

1. 最大値設定信号が与えられたときには定められた最大値をカウント値として出力し、最小値設定信号が与えられたときには定められた最小値を該カウント値として出力し、カウントアップ信号が与えられているときは、クロック信号に同期して該カウント値を該最大値を限度として順次増加させ、カウントダウン信号が与えられているときは、該クロック信号に同期して該カウント値を該最小値を限度として順次減少させるカウント部と、
   ハイレベルとロウレベルの２値を有する入力信号が与えられ、該入力信号がハイレベルで前記カウント値が第１の閾値に一致していないときには前記カウントアップ信号を出力し、該入力信号がハイレベルで該カウント値が該第１の閾値に一致したときに前記最大値設定信号を出力するハイレベル判定部と、
   前記入力信号がロウレベルで前記カウント値が第２の閾値に一致していないときには前記カウントダウン信号を出力し、該入力信号がロウレベルで該カウント値が該第２の閾値に一致したときに前記最小値設定信号を出力するロウレベル判定部と、
   前記カウント値が第３の閾値以上のときに出力信号をハイレベルにして出力し、該カウント値が該第３の閾値未満の時には該出力信号をロウレベルにして出力する出力部とを、
   備えたことを特徴とするノイズ除去回路。

Images