KR100367739B1

KR100367739B1 - 노이즈 제거기

Info

Publication number: KR100367739B1
Application number: KR10-2000-0043811A
Authority: KR
Inventors: 이중호
Original assignee: 주식회사 하이닉스반도체
Priority date: 2000-07-28
Filing date: 2000-07-28
Publication date: 2003-01-10
Also published as: KR20020010040A

Abstract

본 발명은 클럭신호의 상승에지 및 하강에지의 검출시 발생하는 펄스신호의 폭을 지연회로를 이용하여 가변시킴으로써 클럭신호에 실려오는 노이즈를 크기에 관계없이 제거할 수 있도록 한 노이즈 제거기에 관한 것으로, 이를 위하여 본 발명은 클럭신호를 입력받아 그 클럭신호의 상승에지가 검출되면, 후술할 제1 지연부의 지연신호에 의해 펄스신호의 폭을 결정하여 출력하는 제1 에지검출부와; 래치와 게이트 어레이로 이루어져, 상기 제1 에지검출부로부터 출력되는 펄스신호의 폭을 결정하기 위한 지연신호를 발생하는 제1 지연부와; 클럭신호를 반전하여 입력받아 그 반전된 클럭신호의 상승에지가 검출되면, 후술할 제2 지연부의 지연신호에 의해 펄스신호의 폭을 결정하여 출력하는 제2 에지검출부와; 래치와 게이트 어레이로 이루어져, 상기 제2 에지검출부로부터 출력되는 펄스신호의 폭을 결정하기 위한 지연신호를 발생하는 제2 지연부와; 상기 제1,제2 에지검출부로부터 출력되는 펄스신호를 입력받아 이를 알에스 래칭하여 상기 클럭신호로 복원하는 알에스 래치로 구성한다.

Description

노이즈 제거기{NOISE CANCELLER}

본 발명은 노이즈 제거기에 관한 것으로, 특히 클럭신호의 상승에지 및 하강에지가 검출될 때 발생하는 펄스신호의 폭을 가변함으로써 클럭신호에 실려오는 노이즈를 크기에 관계없이 제거할 수 있도록 한 노이즈 제거기에 관한 것이다.

도1은 종래 노이즈 제거기에 대한 구성을 보인 회로도로서, 이에 도시된 바와같이 클럭신호(CLK)를 입력받아 이를 소정 시간 지연하는 지연부(RCD)와, 상기 지연부(RCD)의 출력신호(N1)와 클럭신호(CLK)를 입력받아 이를 노아 연산하는 노아게이트(NOR1)와, 상기 지연부(RCD)의 출력신호(N1)와 클럭신호(CLK)를 입력받아 낸드 연산하는 낸드게이트(NAND1)와, 상기 낸드게이트(NAND1)와 노아게이트(NOR1)의 출력신호(N3),(N4)를 입력받아 이를 알에스 래칭하는 알에스 래치(LATCH1)로 구성되고, 상기 지연부(RCD)는 저항(R)과 커패시터(C)로 구성되며, 이와같이 구성된 종래 장치의 동작을 설명한다.

먼저, 지연부(RCD)는 클럭신호(CLK)를 입력받아 소정 시간 지연하여 그에 따른 지연신호(N1)를 출력하고, 낸드게이트(NAND1)는 상기 클럭신호(CLK)와 지연부 (RCD)의 지연신호(N1)를 입력받아 낸드 연산하여 출력한다.

또한, 노아게이트(NOR1)는 상기 클럭신호(CLK)와 지연부(RCD)의 지연신호 (N1)를 입력받아 이를 노아 연산하여 출력한다.

그러면, 알에스 래치(LATCH)는 상기 노아게이트(NOR1)의 출력신호(N3)와 상기 낸드게이트(NAND1)의 출력신호(N4)를 입력받아 이를 알에스 래칭하여 그에 따른 클럭 복원신호(OUT)를 출력한다.

즉, 처음 입력된 클럭신호(CLK)와 주파수가 동일하면서도 노이즈 부분이 제거된 클럭신호(CLK)가 지연부(RCD)의 지연시간 만큼 지연되어 출력된다.

그러나, 상기와 같이 동작하는 종래 장치는, 저항과 커패시터에 의한 지연을 사용하여, 제거하려는 노이즈의 듀티가 크면 클수록 저항과 커패시터의 값을 크게 하여야 하므로 레이 아웃 면적이 커지게 되고, 또한 저항과 커패시터값이 한번 고정되면 그 저항과 커패시터에 의한 지연보다 넓은 노이즈가 발생하는 경우에 그 노이즈를 제거하지 못하는 문제점이 있다.

따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 클럭신호의 상승에지 및 하강에지의 검출시 발생하는 펄스신호의 폭을 지연회로를 이용하여 가변시킴으로써 클럭신호에 실려오는 노이즈를 크기에 관계없이 제거할 수 있도록 한 노이즈 제거기를 제공함에 그 목적이 있다.

도1은 종래 노이즈 제거기의 구성을 보인 회로도.

도2는 본 발명 노이즈 제거기의 구성을 보인 회로도.

도3은 도2에 있어서의 각 부분에 대한 타이밍도.

*****도면의 주요부분에 대한 부호의 설명*****

10:제1 지연부 20:제1 에지검출부

30:제2 에지검출부 40:제2 지연부

50:알에스 래치

상기와 같은 목적을 달성하기 위한 본 발명은 클럭신호를 입력받아 그 클럭신호의 상승에지가 검출되면, 후술할 제1 지연부의 지연신호에 의해 펄스신호의 폭을 결정하여 출력하는 제1 에지검출부와; 래치와 게이트 어레이로 이루어져, 상기 제1 에지검출부로부터 출력되는 펄스신호의 폭을 결정하기 위한 지연신호를 발생하는 제1 지연부와; 클럭신호를 반전하여 입력받아 그 반전된 클럭신호의 상승에지가 검출되면, 후술할 제2 지연부의 지연신호에 의해 펄스신호의 폭을 결정하여 출력하는 제2 에지검출부와; 래치와 게이트 어레이로 이루어져, 상기 제2 에지검출부로부터 출력되는 펄스신호의 폭을 결정하기 위한 지연신호를 발생하는 제2 지연부와; 상기 제1,제2 에지검출부로부터 출력되는 펄스신호를 입력받아 이를 알에스 래칭하여 상기 클럭신호로 복원하는 알에스 래치로 구성한 것을 특징으로 한다.

이하, 본 발명에 의한 노이즈 제거기를 첨부한 도면을 참조하여 상세히 설명한다.

도2는 본 발명 노이즈 제거기에 대한 구성을 보인 블록도로서, 이에 도시한 바와같이 클럭신호(CLK)를 입력받아 그 클럭신호(CLK)의 상승에지가 검출되면, 후술할 제1 지연부(10)의 지연신호(N3)에 의해 펄스폭을 결정하여 그에 따른 펄스신호(N1)를 출력하는 제1 에지검출부(20)와; 래치와 게이트 어레이로 이루어져, 상기 제1 에지검출부(20)로부터 출력되는 펄스신호(N1)의 폭을 결정하기 위한 지연신호 (N3)를 발생하는 제1 지연부(10)와; 클럭신호(CLK)를 반전하여 입력받아 그 반전된 클럭신호(CLK)의 상승에지가 검출되면, 후술할 제2 지연부(40)의 지연신호(N4)에 의해 펄스폭을 결정하여 그에 따른 펄스신호(N2)를 출력하는 제2 에지검출부(30)와; 래치와 게이트 어레이로 이루어져, 상기 제2 에지검출부(30)로부터 출력되는 펄스신호(N2)의 폭을 결정하기 위한 지연신호(N4)를 발생하는 제2 지연부(40)와; 상기 제1,제2 에지검출부(20),(30)로부터 출력되는 펄스신호 (N1),(N2)를 입력받아 이를 알에스 래칭하여 상기 클럭신호(CLK)로 복원하는 알에스 래치(50)로 구성하며, 이와 같이 구성한 본 발명의 동작을 설명한다.

먼저, 제1 에지검출부(20)는 도3의 (a)와 같은 클럭신호(CLK)를 입력받아 그 클럭신호(CLK)의 상승 에지가 검출되면, 도3의 (b)와 같은 펄스신호(N1)를 출력한다.

이때, 제1 지연부(10)는 상기 도3의 (b)와 같은 펄스신호(N1)를 반전하여 입력받아 이를 소정 지연시간 만큼 지연하여 그에 따른 지연신호(N3)를 상기 제1 에지검출부(20)로 도3의 (c)와 같이 출력하는데, 이때 상기 지연시간으로 상기 도3의 (b)와 같은 펄스신호(N1)의 폭을 결정한다.

이때, 상기 제1 지연부(10)는 래치와 게이트 어레이로 구성된다.

즉, 상기 제1 에지검출부(20)에서 상승에지가 검출되면 상기 펄스신호(N1)는 하이레벨이 되고, 이후 상기 지연부(10)의 지연신호(N3)가 하이에서 로우로 천이되면 그 지연신호(N3)의 지연시간 만큼 지연되어 상기 펄스신호(N2)가 로우레벨이 된다.

그리고, 제2 에지검출부(30)는 도3의 (a)와 같은 클럭신호(CLK)를 반전하여 입력받아 그 반전된 클럭신호(CLK)의 상승에지가 검출되면, 도3의 (d)와 같은 펄스신호(N2)를 출력한다.

그러면, 제2 지연부(40)는 상기 도3의 (d)와 같은 펄스신호(N2)를 반전하여 입력받아 이를 소정 지연시간 만큼 지연하여 그에 따른 지연신호(N4)를 상기 제2 에지검출부(30)로 도3의 (e)와 같이 출력하는데, 이때 상기 지연시간으로 상기 도3의 (d)와 같은 펄스신호(N2)의 폭을 결정한다.

이때, 상기 제2 지연부(40)는 래치와 게이트 어레이로 구성한다.

즉, 상기 제2 에지검출부(30)에서 반전된 클럭신호(CLK)의 상승에지가 검출되면 상기 펄스신호(N2)는 하이레벨이 되고, 이후 상기 지연부(40)의 지연신호(N4)가 하이에서 로우로 천이되면 그 지연신호(N4)의 지연시간 만큼 지연되어 상기 펄스신호(N2)가 로우레벨이 된다.

이후, 알에스 래치부(50)는 상기 제1 에지검출부(20) 및 제2 에지검출부(30)로부터 출력되는 펄스신호를 입력받아 이를 알에스 래칭하여 상기 클럭신호(CLK)로 복원한다.

즉, 상기 알에스 래치부(50)는 상기 도3의 (b)와 같은 펄스신호(N1)가 하이로 셋트단(S)에 입력되고, 도3의 (d)와 같은 펄스신호(N2)가 로우로 리셋단(R)에 입력되면, 하이신호를 출력하고, 이때, 상기 도3의 (b)와 같은 펄스신호(N1)가 로우로 천이되면, 현재 출력되는 하이신호를 계속하여 출력하며, 상기 도3의 (d)와 같은 펄스신호(N2)가 하이로 천이되면 로우신호를 출력한다.

다시 말해서, 본 발명은 제1,제2 에지검출부(20),(30)에서 출력되는 펄스신호를 알에스 래치(50)의 입력으로 하여 입력 클럭신호(CLK)와 주파수는 같고, 위상이 지연되며, 노이즈가 제거된 출력신호(OUT)를 얻게 되는데, 클럭신호(CLK)의 로우에서 발생하는 노이즈는 상기 제1 에지검출부(20)에서 제거되고, 클럭신호(CLK)의 하이에서 발생하는 노이즈는 제2 에지검출부(30)에서 제거된다.

이상에서 상세히 설명한 바와같이 본 발명은 래치와 게이트를 이용하여 지연회로를 구성함으로써 레이아웃 면적을 줄일 수 있고, 또한 클럭의 상승에지 및 하강에지가 검출되면 발생하는 펄스신호의 폭을 지연회로를 이용하여 가변시킴으로써 넓은 영역의 노이즈를 제거하는 효과가 있다.

Claims

클럭신호를 입력받아 그 클럭신호의 상승에지가 검출되면, 후술할 제1 지연부의 지연신호에 의해 펄스신호의 폭을 결정하여 출력하는 제1 에지검출부와;

래치와 게이트 어레이로 이루어져, 상기 제1 에지검출부로부터 출력되는 펄스신호의 폭을 결정하기 위한 지연신호를 발생하는 제1 지연부와;

클럭신호를 반전하여 입력받아 그 반전된 클럭신호의 상승에지가 검출되면, 후술할 제2 지연부의 지연신호에 의해 펄스신호의 폭을 결정하여 출력하는 제2 에지검출부와;

래치와 게이트 어레이로 이루어져, 상기 제2 에지검출부로부터 출력되는 펄스신호의 폭을 결정하기 위한 지연신호를 발생하는 제2 지연부와;

상기 제1,제2 에지검출부로부터 출력되는 펄스신호를 입력받아 이를 알에스 래칭하여 상기 클럭신호로 복원하는 알에스 래치로 구성한 것을 특징으로 하는 노이즈 제거기.