JPS6141220A - デイジタル信号遅延回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、情報処理装置のディジタル信号処理回路等に
用いられるディジタル信号遅延回路に関する。

（従来技術） 従来、この種の遅延回路は第１図に回路図で示すように
インバータ１，２．抵抗３，４及びコンデンサ５を用い
て構成していた。第２図はこの遅延回路の各部信号の波
形図である。第２図の８２はインバータ２のスレッシホ
ールドレベルを示す。

この従来回路では、入力信号Ａの立上シ及び立下シを遅
延するために抵抗３とコンデンサ５によって入力信号Ａ
の立上シを緩やか４ＣＬ、、又、抵抗４とコンデンサ５
によって入力信号Ａの立下シを緩やかにしている。こう
することによって、入力信号Ａよシも立上シが時間ｔ、
だけ、立下りが時間ｔ。

だけそれぞれ遅延した出力信号Ｃを得ている。ところが
、この従来回路では、入力信号Ａに雑音ＮＡよＮＡ２が
あると、出力信号には微小時間幅の雑音性パルスＮｏ１
．ＮＯ２が現われる。このように、従来のディジタル信
号遅延回路は、雑音に対する除去効果が少なく、雑音に
よって出力信号Ｃがチャタリングを起すという欠点があ
った。さらに、この従来回路では、遅延時間ｔ１　＋　
ｔ２を大きくするほど雑音に影響され易くなるから、遅
延時間は長くできなかった。

（発明の目的） 本発明の目的は、雑音除去効果が大きいディジタル信号
遅延回路の提供にある。

（発明の構成） 本発明によるディジタル信号遅延回路は、入力された第
１の矩形波信号の立上シ時に準安定状態になる第１の単
安定マルチバイブレータと、前記第１の矩形波信号の立
下シ時に準安定状態になる第２の単安定マルチバイブレ
ータと、前記第１の矩形波信号及び前記第１の単安定マ
ルチバイブレータの出力信号を受け、前記第１の矩形波
信号の立下シ時及び前記第１の単安定マルチバイブレー
タが安定状態になった時に位相がそれぞれ反転する第２
の矩形波信号を生ずる第１のゲート回路と、前記第１の
矩形波信号及び前記第２の単安定マルチバイブレータの
出力信号を受け、前記第１の矩形波信号の立上シ時及び
前記第２の単安定マルチバイブレータが安定状態になっ
た時に位相がそれぞれ反転する第３の矩形波信号を生ず
る第２のゲート回路と、前記第２及び第３の矩形波色ち
を受け、前記第１及び第２の単安定マルチバイブレータ
が安定状態になった時に位相がそれぞれ反転する第４の
矩形波信号を生ずるフリップフロップとが備えてある構
成である。

（作用） 本発明では、入力信号である第１の矩形波信号の立上シ
時点及び立下シ時点を第１及び第２の単安定マルチバイ
ブレータの準安定状態の時間だけそれぞれ遅延させてい
る。そして１両単安定マルチバイブレータの出力の矩形
波信号（第２及び第３の矩形波信号）を第１の矩形波信
号とともに第１及び第２のゲート回路に加える。この第
１のゲート回路は、第１の単安定マルチバイブレータが
安定状態になった時点及び第１の矩形波信号が立下った
時に位相がそれぞれ反転する第２の矩形波信号を生ずる
。また、第２のゲート回路は、第２の単安定マルチバイ
ブレータが安定状態になった時点及び第１の矩形波信号
が立上った時点に位相がそれぞれ反転する第３の矩形波
信号を生ずる。

フリップフロップはこれら第２及び第３の矩形波信号を
受け、第１及び第２の単安定マルチバイブレータが安定
状態になった時点に位相がそれぞれ反転する第４の矩形
波信号を生ずる。この第４の矩形波信号が、第１の矩形
波信号よシも立上り及び立下シの時点がそれぞれ遅れて
いる遅延ディジタル信号である。

（実施例） 次に実施例を挙げ本発明の詳細な説明する。

第３図は本発明の一実施例の回路図、第４図はこの実施
例の各部信号のタイミング図、第５図（ａ）はこの実施
例で用いられている単安定マルチノ（イブレータのブロ
ック図、同図（ｂ）はこの単安定マルチバイブレータの
真理値を示す図である。本実施例は、単安定マルチバイ
ブレータ１１，１２．ナントゲート１３、オアゲート１
４、フリップフロップ１５とからなっている。

入力信号りは単安定マルチバイブレータ１１，１２の入
力端子に入力される。単安定マルチバイブレータ１１で
は、入力ゲート２１の一方の端子が接地されている。単
安定マルチバイブレータ１１は、入力信号りが立上る時
にトリガされ準安定状態になＬ時間Ｔ３後に安定状態に
戻る。そこで、単安定マルチバイブレータ１１の出力信
号Ｅは、入力信号りの立上り時に立下９、時間Ｔ３後に
立上る矩形波信号となる。他方の単安定マルチバイブレ
ータ１２では、入力ゲート２２の一方の端子が＋■に接
続されている。この単安定マルチバイブレータ１２は、
入力信号りが立下る時に準安定状態にな）、時間Ｔ４後
に安定状態に戻る。そこで、単安定マルチバイブレータ
１２の出力信号Ｆは、入力信号りの立下り時に立上ル、
時間Ｔ４稜に立下る矩形波信号となる。半安定マルチバ
イブレータ１１の出力信号Ｅは入力信号りとともにナン
トゲート１３に入力され、単安定マルチバイブレータ１
２の出力信号Ｆは入力信号りとともにオアグー目４に入
力される。ゲート２５及び２６で構成するンリップ７０
ッグ１５では、信号Ｇが低レベルになると出力信号Ｊは
高レベルにな９、信号Ｈが低レベルになると出力信号Ｊ
は低レベルになる。したがって、出力信号Ｊは、入力信
号りの立上りが単安定マルチバイブレータの１１の準安
定時間Ｔ３だけ遅延され、同様に入力信号りの立下シが
単安定マルチバイブレータ１２の準安定時間ｌだけ遅延
された矩形波信号となる。

第３図の実施例では、遅延時間が単安定マルチバイブレ
ータ１１及び１２の準安定時間Ｔ３及びＴ４で定まる。

一般に（、単安定マルチバイブレータは、準安定時間に
は他の入力信号に影響され難いから、この実施例は雑音
除去効果が大きい。また、雑音除去効果が大きいから、
準安定時間、即ち遅延時間’Ｉ’８．ｉ“番は長くして
も、雑音によって遅延時間が変動し離い。そこで、この
実施例では、遅延時間を１０秒以上に長くすることもで
きる。尚、単安定マルチバイブレータ１１．１２として
、準安定状態におけるトリガの可能性がない回路を用い
れば、前述の雑音除去効果が一層顕著で、遅延時間も長
くできる。そのような、準安定状態におけるトリガ防止
形の単安定マルチバイブレータとしては、例えば、鈴木
康夫、樋ロ武尚共著、オーム社発行の「特許パルス技術
事典」の１５０ページに記載しである回路が挙げられる
。

（発明の効果） 以上に説明したように、本発明によれは、雑音除去効果
が大きく、長い時間の遅延も可能なディジタル信号遅延
回路が提供できる。

【図面の簡単な説明】

第１図は従来のディジタル信号遅延回路を示す回路図、
第２図は第１図の回路の各部信号の波形図、第３図は本
発明の一実施例を示す回路図、第４図はこの実施例の各
部信号のタイミング図、第５図（ａ）はこの実施例で用
いる単安定マルチバイブレータのブロック図、同図（ｂ
）はこの単安定マルチバイブレータの真理値表を示す図
である。 １１．１２・・・・・・単安定マルチバイブレータ、１
３・・・・・・ナントゲート、１４・・・・・・オアゲ
ート、１５・・・・・・７リツプ７０ツク。 ７７’ 代理人　弁理士　　内　原　　　晋（）第１図 ＮＡ　１ 第２図 第４図 （′）　　　　１図　　“）

Claims (1)

【特許請求の範囲】
1. 入力された第１の矩形波信号の立上り時に準安定状態に
   なる第１の単安定マルチバイブレータと、前記第１の矩
   形波信号の立下り時に準安定状態になる第２の単安定マ
   ルチバイブレータと、前記第１の矩形波信号及び前記第
   １の単安定マルチバイブレータの出力信号を受け、前記
   第１の矩形波信号の立下り時及び前記第１の単安定マル
   チバイブレータが安定状態になった時に位相がそれぞれ
   反転する第２の矩形波信号を生ずる第１のゲート回路と
   、前記第１の矩形波信号及び前記第２の単安定マルチバ
   イブレータの出力信号を受け、前記第１の矩形波信号の
   立上り時及び前記第２の単安定マルチバイブレータが安
   定状態になった時に位相がそれぞれ反転する第３の矩形
   波信号を生ずる第２のゲート回路と、前記第２及び第３
   の矩形波信号を受け、前記第１及び第２の単安定マルチ
   バイブレータが安定状態になった時に位相がそれぞれ反
   転する第４の矩形波信号を生ずるフリップフロップとが
   備えてあるディジタル信号遅延回路。