JPS63274361A - サイリスタ位相制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタル方式によるサイリスタ位相制御
装置の改良に関するものである。

（従来の技術） 第６図は例えば「サイリスタエレクトロニクス第１巻サ
イリスタ素子Ｊ　Ｐ１８５〜１８６、丸善、１９７３年
に示されたディジタル式パルス移相器を示す図であり、
図において（１）は２次巻線に中点タップを有する変圧
器、（２）〜（１０）は抵抗器、（１１）〜（１４）は
ダイオード、（１５）　、　（ｌｌｉ）はコンデンサ、
（１７）　、　（１８，）はトランジスタであり（１９
）はグランド側の接続端、（２０）は直流電源の正側の
接続端、（２１ａ）　、　（２１ｂ）　ｓ”　・・・、
　（２Ｉｎ）はリセット端子付Ｔ型フリップフロップ、
（２２）は所定周波数の方形波を出力する発振器、（２
３ａ）〜（２３ｎ）は位相設定用のディジタル指令値、
（２４）はＴ型フリップフロップ、（２１ａ）〜（２１
ｎ）で構成される２１進カウンタの出力が、指令値（２
３ａ）〜（２３ｎ）よりも大となったことを検出して、
パルスを発生するディジタル比較回路、（２４）　、　
（２５）はＡＮＤゲートであり、その出力（２６）　、
　（２７）は変圧器（１）の−次巻線（２８）　、　（
２９）間に印加される交流電圧Ｖに同期し、位相制御が
可能なサイリスタのゲート信号である。（３０）。

（３１）は図中同一符号の箇所に接続され−でいる。

次に動作について説明する。変圧器（１）の−次巻線（
２８）　、　（２９）間に印加されている交流電圧Ｖの
半サイクルが正の間は、変圧器（１）の二次側に誘起す
る電圧によって、トランジスタ（１７）は導通すると共
に、もう一方のトランジスタ（１８）は非導通となる。

従って、トランジスタ（１７）のコレクタ電位（３０）
はグランド（１９）の電位に、そしてトランジスタ（１
８）のコレクタ電位ｃ３ｔ）＋；ｉ直流電圧（２０）の
電位になる。又、交流電圧Ｖの負の半サイクル間は、ト
ランジスタ（１７）は非導通、トランジスタ（１８）は
導通である。従って、上記とは逆にトランジスタ（１７
）のコレクタ電位（３０）は直流電圧（２０）の電位に
、そしてトランジスタ（１８）のコレクタ電位（３１）
はグランド（１９）の電位になる。

ここで、トランジスタ（１７）あるいは（１８）が非導
通から導通へと遷穆する際、コンデンサ（１５）、ある
いは（１６）は、交流的には、短絡されるので、Ｔ型フ
リップフロップ（２１ａ）〜（２１ｎ）のリセット端子
は瞬時、グランド（１９）の電位になる。すなわち、Ｔ
型フリップフロップ（２１ａ）〜（２Ｉｎ）で構成され
る２ｎ進カウンタは、交流電圧Ｖが極性を反転する時、
リセットされる。その他の時刻においては、発振器（２
２）の発するパルスを計数し続けている。そして、図示
しない位相指令回路より出力される位相角指令値（２３
ａ）〜（２３ｎ）より計数値が大きくなると、ディジタ
ル比較回路（２４）は、グランド電位から、正の直流電
位に変化する。この信号はＡＮＤゲート（２４）　、　
（２５）の１人力に接続されている。又、ＡＮＤゲート
（２４）　、　（２５）の他方の入力は、各々（３０）
　、　（３１）に接続されている。

従フて、交流電圧Ｖが、正の半サイクル間は位相制御さ
れた信号がＡＮＤゲート（２５）の出力（２７）に、負
の半サイクル間は位相制御された信号がＡＮＤゲート（
２４）の出力（２６）に出力される。ＡＮＤゲート（２
６）　、　（２７）をサイリスタのゲート信号とすれば
サイリスタは、１８０［度］　／２″の精度で、位相制
御可能である。

（発明が解決しようとする問題点〕 従来のサイリスタ位相制御装置は、以上のように構成さ
れているので、例えば三相交流電力を各電源相に挿入し
た逆並列接続のサイリスタによって制御する場合、従来
と同一構成の位相制御装置を各相に１台づつ計３台必要
であり、更に又各装置には各相の電源電圧に同期した交
流電圧を印加しなければならない為、装置全体が高価な
ものとなるとともに複雑になるという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、多相交流電源中、−相の交流電源に同期した
電圧を入力するだけで、残りの他の電源に同期したサイ
リスタのゲート信号を発生できるサイリスタ位相制御装
置を得ることを目的とする。

（問題点を解決するための手段〕 この発明に係るサイリスタ位相制御装置は、多相交流電
源中、−相間電圧の極性変化を検出し、極性に応じた論
理レベルの信号を出力する同期回路と、−極性に注目し
該極性変化検出時より一定時間に渡って計時を行ない一
定計時時間後に位相角設定パルスを発生する第１カウン
タと、該位相角設定パルスの入力によりパルス立ち上り
を起動すると共に、計時した一定時間後にパルス立ち下
りを起動することで一定時間幅のゲートパルスを発生す
る第２カウンタと、上記位相角設定パルスの論理レベル
変化と共に、一定りロバルスを計数し、電源同期の１０
００周期のパルスを発生する第３カウンタと、該第３カ
ウンタ出力と上記ゲートパルス信号を基にそれぞれ１２
０°づつ位相の異なったゲートパルスを発生し、各相に
挿入されたサイリスタゲートへ出力する多相ゲートパル
ス生成回路とを備えたものである。

〔作用〕

この発明におけるサイリスタ位相制御装置は、多相交流
電源中、１相の電源に対して位相角制御された第２カウ
ンタのパルス出力を基準パルス出力とし、該基準パルス
出力より、第３カウンタのパルス出力信号を用いて　１
２０度づつ位相のずれたゲートパルスを生成することに
より、他相の電源にも同期した位相制御可能なサイリス
タゲート信号を発生し得る。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、（３２）は変圧器である。そしテ（３３）
〜（３６）は抵抗器、（３７）はオペアンプであり同期
回路（１ａ）を構成している。（３８）〜（４０）はそ
れぞれ第１、第２、及び第３カウンタ、（４１）　、　
（４２）はそれぞれＤ型フリップフロップ、（４３）は
ＮＯＴゲートであり多相ゲートパルス生成回路（１ｂ）
を構成している。第２図は第１カウンタ（３８）、第３
図は第２カウンタ（３９）、第４図は第３カウンタ（４
０）の−具体回路例であり、第２〜４図において、（４
４ａ）〜（４４ｎ）　、及び（４Ｓａ）〜（４５ｎ）　
、及び（４６ａ）〜（４６ｎ）はＴ型フリップフロップ
であり、各々アップカウンタを構成している。（４７）
〜（４８）はデータ（４９）を信号（５０）〜（５２）
の立上りで保持するラッチ、（５３）　、　（５４）は
Ｄ型フリップフロップ、（５５）はＴ型フリップフロッ
プ、（５６）はＲＳ型フリップフロップ、（５７）〜（
５９）はディジタル比較器、（６０）はＡＮＤゲートで
ある。

第１〜４図において、（６１）〜（６３）は同一符号の
箇所に接続されている。

又、（２６）　、　（２７）　、　（６４）〜（６７）
は、位相制御可能なサイリスタのゲート信号である。

次に動作について説明する。尚、主な信号のタイムチャ
ートを第５図（ａ）〜（ｇ）　に示した。

ここで、図示しない三相交流電源Ｒ，Ｓ、ＴのＲ−Ｓ線
間電圧を変圧器（３２）の−次巻線に印加する場合を例
に考える。

Ｒ−Ｓ線間電圧（Ｖ）（第５図（ａ））が負の半サイク
ルにおいて、同期回路（１ａ）の出力（６１）のはＬで
あり（第５図（ｂ））、第２図において、カウンタ（４
４ａ）〜（４４ｎ）の出力はリセットされている。他方
、図示しない制御装置から、位相角に相当するディジタ
ル指令値が発生し、この値が０でなければ、比較器（５
７）の出力（６２）はＨである。次に、Ｒ−５線間電圧
が正の半サイクルに入ると、同期回路の出力（６１）は
Ｈとなり（第５図（Ｃ））、すなわち（４４ａ）〜（４
４ｎ）で構成される第１カウンタ（３８）のリセットは
解除され、発振器（２２）の発生するパスルにより計数
を始める。そしてラッチ（４７）の出力と同じ値となっ
た時、比較器（５７）の出力（６２）はＬどなる（第５
図（ｅ））。従ってカウンタ（３８）の出力（６２）は
、電源電圧の正の１８０度間の指定した時刻で、！クロ
ックサイクル区間、Ｌパルスを発する。ｎ段のカウンタ
で構成される時、位相角の設定精度は１８０ｒ度］／２
ｎである。

次いで、比較回路（５７）の出力（６２）は第２カウン
タ（３９）、及び第３カウンタ（４０）に入力されてい
る。第２カウンタ（３９）は第３図のように構成されて
いるので、比較回路（５７）の出力（６２）がＬどなっ
た時、Ｒ−Ｓフリップフロップ（５６）の出力はＨとな
り、次のクロックパルス（２２ａ）の立下りで、Ｄ型フ
リップフロップの出力（２７）はＨとなる（第５図（ｄ
））。Ｔ型フリップフロップ（４５ａ）　〜（４５ｎ）
で構成される第２カウンタ（３９）は、比較回路（５７
）の出力（６２）がＬでリセットされ、比較回路（５７
）の出力（６２）がＨとなった時点より、発振器（２２
）のパルスを計数し始める。そしてラッチ（４８）の値
になると、Ｒ−Ｓフリップフロップ（５６）はリセット
され、次のクロックパルス（２２ａ）の立下りで、Ｄ型
フリップ７０ツブの出力（２７）はＬとなる。比較回路
（５７）の出力（δ２）がＬとなり、次のクロックパル
ス（２２ａ）が立下るまで、Ｄ型フリップフロップの出
力（２７）はＬを保持する。すなわち第２カウンタ（３
９）は、所定幅のパルス（２７）を出力するもので、こ
れはゲートパルスの幅を決めている。

一方、第３カウンタ（４ｏ）は第４図のように構成され
ているので、比較回路（５７）の出力（６２）がＬとな
った時、Ｔ型フリップフロップ（４６ａ）〜（４６ｎ）
で構成されるカウンタ及びＴ型フリップフロップ（５５
）はリセットされ、次のクロックパルス（２２ａ）の立
下りでＤ型フリップフロップ（５４）の出力（６３）は
Ｈとなる（第５図（ｅ））。比較回路（５７）の出力（
６２）がＨとなった時点よりクロックパルス（２２ａ　
）により計数し始める。そしてラッチ（４９）の値まで
計数すると、Ｔ型フリップフロップ（４Ｂａ）〜（４８
ｎ）はリセットされるとともにＴ型フリップフロッゾ（
５５）の出力は反転し、次のクロックパルス（２２ａ）
の立下りで、Ｄ型フリップフロップ（５４）の出力（６
３）はＬとなる。

すなわちカウンタ（４０）は、指定した時限で、出力（
６３）が反転されるカウンタであり、ここでは、電源電
圧周期の３０度分に相当する時限を設定しておく。これ
はカウンタ（３９）の出力を１２０度ずつ位相のずれた
パルスを作る為のクロック信号である。

第１図において、カウンタ（６２）の出力（２７）を、
多相ゲートパルス生成回路（１ｂ）を構成するＤ型フリ
ップフロップ（４１）の０人力に、Ｄ型フリップフロッ
プ（４１）のＱ出力をＤ型フリップフロップ（４２）の
Ｄ入力に接続し、Ｄ型フリップフロップ（４１）。

（４２）の１人力に第３カウンタ（４０）の出力（６３
）を接続することにより、第２カウンタ（３９）の出力
信号（２７）を基準とした時、Ｄ型フリップフロップ（
４２）のＱ出力信号（６６）は、１２０度遅れた信号、
Ｄ型フリップフロップ（４１）のＱ出力信号（６４）は
信号（２７）を基準とした時２４０度遅れた信号となる
（第５図（ｇ））。今信号（２７）はＲ−５線間電圧に
同期しているので、Ｄ型フリップフロップ（４２）のＱ
出力信号（６６）はＳ−Ｔ線間電圧に、Ｄ型フリップフ
ロップ（４１）のＱ出力信号（６４）はＴ−Ｒ線間電圧
に同期していることになる。

信号（２６）、Ｄ型フリップフロップ（４１）のＱ出力
信号（６５）、及びＤ型フリップフロップ（４２）のＱ
出力信号（６７）はそれぞれ上記各信号（２７）　、　
（６４）　、　（８６）を反転した信号であり、これら
は三相の各相に挿入された逆並列接続サイリスタのゲー
トに与えられる。

尚、上記実施例では、逆並列接続されたサイリスタの一
端を三相交流電源の電源側へ接続し他端を三相負荷側へ
接続するようにして、各相へ逆並列接続サイリスタを接
続し、三相負荷の電力を制御する場合を述べたが、サイ
リスタの構成が変っても本実施例は適用できる。その場
合でも各逆並列接続サイリスタの片方サイリスタへ出力
される各ゲート信号（２７）　、　（６４）　、　（６
６）に基づいて、容易に所望の主回路構成におけるゲー
ト信号を生成することができる。

又、上記実施例では、三相交流電力を制御する場合につ
いて説明したが、第２カウンタ（３９）、第３カウンタ
（４０）の出力信号の周期設定により、三相交流に限定
されることなく対応できる。

〔発明の効果〕

以上のように、この発明によれば多相交流電源中、１相
の電源出力に同期したサイリスタのゲート信号を生成し
、該生成されたゲート信号に対して、カウンタを用いて
所望の位相差のあるサイリスタゲート信号を各相毎に生
成するよう構成したので、各相毎に位相の異なるゲート
信号を生成する際にも、１相の交流電源出力に同期した
電圧をサイリスタ位相制御装置へ入力するだけで良く、
その結実装置が安価にでき、また、電源周波数が、例え
ば５０Ｈ２，６０Ｈ２で異なる場合にも、カウンタの設
定値をソフトウェア的に設定するだけで対処できるので
汎用性に優れたものが得られる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるサイリスタの位相制御
装置を示す図、第２．３．４図は第１図で使用したカウ
ンタを構成する一具体回路であり、第５図（ａ）〜（ｇ
）はこの発明の動作を示すタイムチャート、第６図は、
従来のサイリスタの位相制御装置を示す図である。 図において、（ｌａ）は同期回路、（１ｂ）は多相ゲー
トパルス生成回路、（３８）は第１カウンタ、　（３９
）は第２カウンタ、（４０）は第３カウンタ。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. サイリスタ制御のもとに、ｎ相交流電力の位相制御を行
   なうサイリスタ位相制御装置において、ｎ相交流電源中
   １相間電圧を入力し極性変化に同期した極性信号を出力
   する同期回路と、極性信号入力時より計数し一定時限後
   に位相角設定パルスを発生する第１カウンタと、該位相
   角設定パルス入力時より計時動作を行ない計時時間幅の
   ゲートパルスを出力する第２カウンタと、前記位相角設
   定パルスを入力に伴い電源周期の１／２ｎ周期でパルス
   を出力する第３カウンタと、上記第２及び第３カウンタ
   出力に基づき、ｎ相交流電源の各電圧波形に同期したゲ
   ートパルスを生成し各相のサイリスタゲートへ出力する
   多相ゲートパルス生成回路とを備えたことを特徴とする
   サイリスタ位相制御装置。