SU1676033A1 - Устройство дл управлени транзисторным полумостовым инвертором - Google Patents

Abstract

Изобретение относитс  к электротехнике и может быть использовано в источниках вторичного электропитани . Цель изобретени  - повышение его надежности. В устройство управлени , содержащее задающий генератор 1, Т-тритгер 2, RS-триггер 3, источник 6 управл ющего напр жени , компаратор 7, интегратор 8, ключ 11 и логические элементы И 4 и 5, выходы которых св заны с цел ми управлени  транзисторами инвертора, введены резистивный сумматор 13. эмиттерный повторитель 17, дополнительна  обмотка 23 трансформатора 26 инвертора и выпр мительные диоды 19 и 20. При этом предлагаемое устройство f fe ON VI О О СО СО

Description

обеспечивает режимы стабилизации выходного напр жени  и симметрирование режимов перемагничивани  трансформатора, что повышает его надежность. 2 ил.

Изобретение относитс  к электротехнике и может быть использовано в источниках вторичного электропитани .

Целью изобретени   вл етс  повышение надежности.

На фиг. 1 представлена принципиальна  схема предлагаемого устройства; на фиг. 2 - временные диаграммы, по сн ющие его работу.

Устройство содержит задающий генератор 1, соединенный со счетным входом Т-триггера 2 и S-входом RS-триггера З, выходы которых подключены к входам логических элементов И 4 и 5, источник 6 управл ющего напр жени , соединенный с инвертирующим входом компаратора 7, пр мой вход которого подключен к выходу интегратора 8, состо щего из резистора 9 и конденсатора 10, к точке соединени  которых подключен первый электрод ключа 11, управл ющий вход которого соединен с выходом компаратора 7, датчик 12 выходного напр жени  инвертора, подключенный к входу интегратора 8, резистивный сумматор 13, состо щий из резисторов 14-16, выход которого соединен с вторым электродом ключа 11, эмиттерный повторитель 17, вход которого подключен к делителю 18 входного напр жени  инвертора, а выход - к первому входу резистивного сумматора 13, выпр мительные диоды 19 и 20, включенные между вторым входом резистивного сумматора 13 и клеммами 21 и 22 дополнительной обмотки 23 трансформатора инвертора .

Полумостовой инвертор содержит источник 24 входного напр жени  инвертора, емкостный делитель 25 напр жени , трансформатор 26, первична  обмотка 27 которого включена между емкостным делителем 25 и общей, точкой силовых транзисторов 28, схемы 29 управлени  силовыми транзисторами , диоды 30 обратного тока и нагрузку 31. На фиг. 2 представлены диаграммы 32- 40 напр жений.

Устройство работает следующим образом .

Задающий генератор 1 вырабатывает короткие импульсы посто нной частоты (фиг. 2, диаграмма 32), которые поступают на счетный вход Т-триггера и S-вход RS- триггера. На пр мом и инверсном выходах Т-триггера по вл ютс  пр моугольные импульсы 33 и 34 частотой, вдвое меньшей, чем частота задающего генератора. Эти импульсы управл ют логическими элементами И 4 и 5, разреша  в каждый момент времени включение только одного из транзисторов

28 инвертора.

Импульсами задающего генератора запускаетс  RS-триггер З (диаграмма 37), который через логические элементы И 5 или 4 включает один из транзисторов 28 инвер0 тора. При этом на вторичных обмотках трансформатора 26 по вл етс  напр жение (диаграмма 38), которое с обмотки обратной св зи поступает на датчик 12 выходного напр жени  инвертора. Выпр м5 ленное напр жение обмотки обратной св зи с выхода датчика 12 поступает нз вход интегратора 8, напр жение на выходе которого начинает линейно возрастать (напр жение Un на диаграмме 35).

0Выходное напр жение интегратора

поступает на компаратор 7, где сравниваетс  с управл ющим напр жением Uy. В момент ti совпадени  напр жений компаратор вырабатывает импульс поло5 жительной пол рности (диаграмма 36), который поступает на R-вход RS-триггера, сбрасыва  его в начальное состо ние (диаграмма 37), соответствующее выключенному состо нию транзисторов 28.

0 Через врем  tpi, необходимое дл  рассасывани  избыточных зар дов в базе, в момент времени t2 транзистор 28 выключаетс  и напр жени  на вторичных обмотках трансформатора 26 и выходе датчика 12

5 падает до нул .

Импульс компаратора в момент времени ti поступает одновременно и на управл ющий вход ключа 11. При этом замыкаетс  цепь разр да накопительного конденсатора

0 10, в которую вход т ключ 11 и резистор 14 резистивного сумматора 13. Напр жение на резисторе 14 пропорционально - разности между половиной напр жени  питани , снимаемого с эмиттерного повтори5 тел  17, и напр жением на одном из конденсаторов емкостного делител  25, снимаемого с дополнительной обмотки 23 трансформатора 26 инвертора. Поэтому конденсатор 10 разр жаетс  на разность

0 напр жени  AU k(Uex/2 - 11д) (диаграммы 35, 39 и 40). После этого происходит зар д конденсатора 10 в течение времени , пока на интегратор поступает напр жение с датчика 12.

В течение времени tz - t3 напр жение на конденсаторе 10 остаетс  на уровне, достигнутом к моменту времени t2. В момент времени ts по импульсу задающего генератора 1 включаетс  транзистор другой фазы инвертора и напр жение U4 на конденсаторе 10 начинает линейно возрастать до величины напр жени  управлени . В момент времени Т4 конденсатор 10 разр жаетс  до величины напр жени  ( Ди-). Напр жение (Ди-) равно напр жению AU+, но противоположно по знаку, так как в соседних полупериодах измер етс  напр жение Ug на конденсаторах делител  25 противоположных фаз инвертора. Абсолютные величины напр жений (Д U+) и (Д U-) завис т от степени разбаланса напр жений на конденсаторах делител  25.

Увеличение Ди+ приводит к тому, что в следующем полупериоде компаратор 7 сработает раньше, уменьшив врем  включенного состо ни  транзистора противоположной фазы. И наоборот, увеличение (по абсолютной величине) напр жени  (Ди-) приводит к увеличению времени включенного состо ни  транзистора противоположной фазы в следующем полупериоде (диаграмма 35).

Уменьшение (увеличение) длительности включенного состо ни  транзистора соответствующей фазы увеличивает (уменьшает) напр жение на соответствующем конденсаторе емкостного делител  25 за счет меньшей (большей) степени его разр да. Поэтому в предлагаемом устройстве дл  симметрировани  режима работы инвертора напр жени  (Д U+) и (Д U-) измен ютс  таким образом, чтобы уменьшить врем  включенного состо ни  транзистора той фазы, амплитуда выходного напр жени  в которой меньше, и увеличить дл  противоположной фазы. На диаграмме 39 показано как происходит суммирование половины входного напр жени  к UBx/2 и напр жени  на конденсаторах емкостного делител  25 (с обратным знаком), а на диаграмме 40 - результат суммировани  (напр жение на резисторе 14).

Предлагаемое устройство обеспечивает режимы стабилизации среднего значени  выходного напр жени  инвертора в каждом полупериоде и симметрировани  режима перемагничивани  трансформатора инвертора путем выравнивани  напр жений на конденсаторах емкостного делител  напр жени . Это достигаетс  значительно более простыми средствами, чем в известном устройстве. В предлагаемс  устройстве применен рез стивный сумматор и дополнительна  обмотка трансформатора инвертора с выпрймительными диодами что позвол ет отказатьс  от сумматора, реализуемого на операционном усилителе, и

от аналогового коммутатора, реализуемого при помощи четырех аналоговых ключей. Эмчттерный повторитель в предлагаемом устройстве служит лишь дл  уменьшени  мощности делител  18 входного нзпр жени  инверторам в качестве дополнительной обмотки 23 трансформатора инвертора может быть использована одна из вторичных обмоток трансформатора, имеюща  общий нулевой провод со схемой управлени , например обмотка питани  управлени  или обмотка обратной св зи

Claims (1)

1. Формула изобретени  Устройство дл  управлени  трзнзистор- ным полумостовым инвертором, содержащее задающий генератор, подключенный счетному входу Т-триггера и S-входу RS триггера, пр мой и инверсный выходы Т- григгера соединены с первыми а выходы RS-триггера - с вторыми входами первого и

   гторого элементов И, выходы которых предназначены дл  св зи1 с транзисторами инвертора , делитель входного напр жени  инвертора и источник управл ющего напр жени , соединенный с инвертирующем входом компаратора, выход которого соединен с R-входом RS-триггера, з пр мой вход подключен к выходу интегратора, соединенного сдатчиком выходного напр жени  инвертора , к точке соединени  конденсатора и резистора интегоатора подключен первый электрод ключа, управл ющей вход которого соединен с выходом компаратора, отличающеес  тем, что с целью повышени  надежности, введены полумостовой выпр митель , эмиттерный повторитель и дополнительна  обмотка трансформатора инвертора, резистивный сумматор, выход которого соединен с вторым электродом ключа, эмиттерный повторитель подключей между делителем входного напр жени  инвертора и первым входом резистивного сумматора, а две клеммы дополнительной обмотки трансформатора инвертора соединены с вторым входом

   резистивного сумматора через диоды полумостового выпр мител .