KR920002121B1 - 다이리스터 위상제어장치 - Google Patents

다이리스터 위상제어장치 Download PDF

Info

Publication number
KR920002121B1
KR920002121B1 KR1019870012432A KR870012432A KR920002121B1 KR 920002121 B1 KR920002121 B1 KR 920002121B1 KR 1019870012432 A KR1019870012432 A KR 1019870012432A KR 870012432 A KR870012432 A KR 870012432A KR 920002121 B1 KR920002121 B1 KR 920002121B1
Authority
KR
South Korea
Prior art keywords
phase
counter
pulse
output
gate
Prior art date
Application number
KR1019870012432A
Other languages
English (en)
Other versions
KR880013054A (ko
Inventor
시게오 기다가와
즁이찌 다니노
Original Assignee
미쓰비시전기 주식회사
시끼모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시전기 주식회사, 시끼모리야 filed Critical 미쓰비시전기 주식회사
Publication of KR880013054A publication Critical patent/KR880013054A/ko
Application granted granted Critical
Publication of KR920002121B1 publication Critical patent/KR920002121B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

내용 없음.

Description

다이리스터 위상제어장치
제1도는 이 발명의 한 실시예에 다이리스터의 위상제어장치를 표시한도.
제2,3,4도는 제1도에서 사용한 카운터를 구성하는 한 구체적인 회로.
제5a-제5g도는 이 발명의 동작을 나타내는 타임차트.
제6도는 종래 다이리스터의 위상제어장치를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
1a : 동기회로 1b : 다상(多相)게이트 펄스생성회로
38 : 제1카운터 39 : 제2카운터
40 : 제3카운터
이 발명은 디지털방식에 의한 다이리스터 위상제어장치의 개량에 관한 것이다. 제6도는 예컨대 "다이리스터 엘렉트로닉스 제1권, 다이리스터소자" p185-186, 1973년에 표시된 디지털식 펄스이상기를 나타내는 도면이며, 도면에 있어서, 1은 2차권선에 중점 탭(Tap)을 가진 변압기, 2-10은 저항기, 11-14는 다이오드, 15, 16은 콘덴서, 17, 18은 트랜지스터이며, 19는 접지측 접속단, 20은 직류전원의 (+)측의 접속단, 21a, 21b...21n는 리세트단자가 달린 T형 플립플롭, 22는 소정주파수의 사각형파를 출력시키는 발진기, 23a-23n는 위상설정용 디지털지령치, 23은 T형 플립플롭(21a)-(21n)으로 구성된 2n진법 카운터의 출력이 지령치 (23a)-(23n)보다도 커진 것을 검출하여 펄스를 발생시키는 디지털비교회로, 24,25는 AND 게이트인데, 그 출력(26) (27)은 변압기(1)의 일차권선(28), (29)사이에 인가되는 교류전압 V에 동기하여 위상제어할 수 있는 다이리스터의 게이트신호이다.
30, 31은 도면중 동일부호의 장소에 접속되어 있다.
다음에 동작에 대하여 설명한다.
변압기 (1)은 일차권선(28), (29)사이에 인가되어 있는 교류전압 V의 반사이클이 (+)의 동안에는 변압기 (1)의 2차측에 유기하는 전압에 의하여 트랜지스터(17)는 도통함과 동시에 또 한쪽의 트랜지스터(18)는 비도통이 된다.
따라서, 트랜지스터(17)의 코렉터전위(30)는 접지(19)의 전위로, 그리고 트랜지스터(18)의 코렉터(31)는 직류전압(20)의 전위로 된다. 또, 교류전압 V의 (-)의 반사이클동안에는 트랜지스터(17)은 비도통, 트랜지스터(18)는 도통이다.
따라서, 상기와는 반대로 트랜지스터(17)의 코렉터전위(30)는 직류전압(20)의 전위로, 그리고 트랜지스터(18)의 코렉터전위(31)는 접지(19)의 전위로 된다.
여기에서 트랜지스터(17) 혹은 (18)이 비도통에서 도통으로 천이할 때 콘덴서(15) 혹은 (16)은 교류적으로 단락되므로 T형 플립플롭(21a)-(21n)의 리세트단자는 순간적으로 접지(19)의 전위로 된다. 즉, T형 플립플립(21a)-(21n)으로 구성되어 있는 2n진법 카운터는 교류전압 V가 극성을 반전시킬 때 리세트된다. 기타시각에 있어서는 발진기(22)가 발생하는 펄스를 계속 계수한다. 그리고 도시하지않은 위상지령 회로에서 출력되는 위상각 지령치 (23a)-(23n)보다 계수치가 커지면은 디지털비교회로(23)는 접지전위에서 (+)의 전류전위로 변화한다.
이 신호는 AND 게이트 (24)(25)중 한입력에 접속된다.
또 AND 게이트 (24)(25)의 다른쪽의 입력은 각각 (30),(31)에 접속되어 있다.
따라서, 교류전압 V가 (+)의 반사이클동안은 위상제어된 신호가 AND 게이트 (25)의 출력 (27)으로, 그리고 (-)의 반사이클동안은 위상제어된 신호가 AND 게이트(24)의 출력(26)으로 출력된다. AND 게이트 (26),(27)를 다이리스터의 게이트신호로하면 다이리스터는 180(도)/2n의 정밀도로서 위상제어할 수 있다.
종래의 다이리스터 위상제어장치는 이상과 같이 구성되어 있으므로 예컨대 3상교류전력을 각 전원상에 삽입한 역병렬접속의 다이리스터에 의하여 제어하는 경우, 종래와 동일한 구성의 위상제어장치를 각상에 1대씩 계 3대가 필요하며, 또한 각 장치에는 각 상의 전원전압에 동기하여 교류전압을 인가하지 않으면 안되기 때문에 장치전체가 고가로 됨과 동시에 복잡해지는 문제점이 있었다.
이 발명은 상기와 같은 문제점을 해소하기 위해 발명된 것으로서, 다상교류전원중 한 상의 교류전원에 동기한 전압을 입력하는 것만으로 남은 다른 전원에 동기한 다이리스터의 게이트신호를 발생시킬 수 있는 다이리스터 위상제어장치를 얻는데 그 목적이 있다.
이 발명의 다이리스터 위상제어장치는 다상교류전원중 1상간 전압의 극성변화를 검출하고 극성에 따라 논리레벨의 신호를 출력시키는 동기회로와, 일극성에 대하여 극성변화검출시로부터 일정시간에 걸쳐 시간을 계측하여 일정계시시간(一定計時時間)후에 위상각 설정펄스를 발생시키는 제1카운터와, 이 위상각 설정펄스의 입력에 의하여 펄스의 상승을 기동시킴과 동시에 계시(計時)하여 일정시간후에 펄스의 강하를 기동시킴으로써 일정시간폭의 게이트펄스를 발생시키는 제2카운터와, 상기 위상각 설정펄스의 논리레벨 변화와 함께 일정한 클록펄스(clock pulse)를 계수하여 전원동기의 1/2n 주기의 펄스를 발생시키는 제3카운터와, 제3카운터출력과 상기 게이트펄스신호를 바탕으로 하여 각각 360도/n씩 위상이 다른 게이트펄스를 발생시켜 각상의 삽입된 다이리스터게이트로 출력하는 다상게이트펄스생성회로를 갖춘 것이다.
이 발명의 다이리스터 위상제어장치는 다상교류전원중, 1상의 전원에 대하여 위상 각 제어된 제2카운터의 펄스출력을 기준펄스출력으로 하고, 이 기준 펄스출력에서 제3카운터의 펄스출력신호를 사용하여 360도/n씩 위상적으로 차이가 있는 게이트펄스를 생성시킴으로써 다른상의 전원에도 동기한 위상제어를 할 수 있는 다이리스터 게이트신호를 발생시키는 것이다. 이하, 이 발명의 한 실시예를 도면에 의하여 설명한다.
제1도에 있어서, 32는 변압기이다. 그리고 33-36은 저항기, 37은 연산증폭기인데 동기회로 (1a)를 구성하고 있다.
38-40은 각각 제1,제2 및 제3카운터, 41,42는 각각 D형 플립플롭, 43은 NOT 게이트인데 다상게이트 펄스생성회로(1b)를 구성하고 있다.
제2도는 제1카운터(38), 제3도는 제2카운터(39), 제4도는 제3카운터(40)의 한 구체적회로의 예이다.
제2도-제4도에 있어서, (44a)-(44n), (45a)-(45n) 및 (46a)-(46n)는 T형 플립플롭인데, 각각 업카운터를 구성하고 있다.
47-48은 데이터(49)를 신호(50)-(52)의 상승으로 유지하는 래치, 53,54는 D형 플립플롭, 55는 T형 플립플롭, 56은 RS형 플립플롭, 57-59는 디지털비교기, 60은 AND 게이트이다.
제1도-제4도에 있어서, 61-63은 동일부호의 장소에 접속되어 있다. 또, 26,27,64-67은 위상제어할 수 있는 다이리스터의 게이트신호이다.
다음에 동작에 관하여 설명한다.
주된 신호의 타임차트를 제5도(a)-(g)에 표시한다. 여기에서 도시하지 않은 3상 교류전원 , R,S,T의 R-S 선간전압을 변압기(32)의 1차권선에 인가하는 경우를 예로서 설명한다. R-S 선간전압(V) (제5도(a))이 (-)의 반사이클에 있어서, 동기회로(1a)의 출력(61)은 L이고(제5도(b)), 제2도에 있어서, 카운터(44a)-(44n)의 출력은 리세트되어 있다.
다른한편, 도시하지 않은 제어장치에서 위상각에 해당하는 디지털지령치가 발생하고 이 값이 0이 아니면 비교기(57)의 출력(62)은 H이다.
다음에, R-S 선간전압이 (+)의 반사이클에 들어가면 동기회로의 출력(61)은 H로 되며(제5도(b)), 즉(44a)-(44n)에 의하여 구성되는 제1카운터(38)의 리세트는 해제되어 발진기(22)가 발생시키는 펄스에 의하여 계수를 시작한다.
그리고 래치(47)의 출력과 동일한 값이 되었을 때 비교기(57)의 출력(62)은 L로 된다(제5도(c)).
따라서 카운터(38)의 출력(62)은 전원전압의 (+)의 180도간의 지정된 시각에 있어서 1를록사이클구간, L 펄스를 발생시킨다.
n단의 카운터로 구성될 때 위상각의 설정정밀도는 180[도]/2ⁿ이다.
이어서 비교회로(57)의 출력(62)은 제2카운터(39) 및 제3카운터(40)에 입력되어 있다.
제2카운터(39)는 제3도와 같이 구성되어 있으므로 비교회로(57)의 출력(62)이 L로 되었을 때, R-S플립플롭(56)의 출력은 H로 되며 다음의 클록펄스(22a)의 하강에 의하여 D형 플립플롭의 출력(27)은 H로 된다(제5도(d)).
T형 플립플롭(45a)-(45n)으로 구성되는 제2카운터(39)는 비교회로(57)의 출력(62)이 L에 의해 리세트 되고 비교회로(57)의 출력(62)이 H로 된 시점에서 발진기(22)의 펄스를 계수하기 시작한다.
그리고 래치(48)의 값이 되면, R-S 플립플롭(56)은 리세트되며, 다음의 클록펄스(22a)의 하강에 의하여 D형 플립플롭의 출력(27)은 L로 된다.
비교회로(57)의 출력(62)이 L로 되어 다음의 클록펄스(22a)가 하강할때까지 D형 플립플롭의 출력(27)은 L를 유지한다.
즉, 제2카운터(39)는 소정폭의 펄스(27)를 출력하는 것으로써 이것을 게이트펄스의 폭을 결정하게 된다.
한편, 제3카운터(40)는 제4도와 같이 구성되어 있으므로 비교회로(57)의 출력(62)이 L로 되었을 때 T형 플립플롭(46a)-(46n)으로 구성되는 카운터 및 T형 플립플롭(55)은 리세트되어 다음의 클록펄스(22a)의 하강에 의하여 D형 플립플롭(54)의 출력(63)은 H로 된다(제5도(e)).
비교회로(57)의 출력(62)이 H로 된 시점에서 클록펄스(22a)에 의하여 계수하기 시작한다.
그리고 래치(49)의 값까지 계수하며, T형 플립플롭(46a)-(46n)는 리세트됨과 동시에 T형 플립플롭(55)의 출력을 반전하여 다음의 클록펄스(22)의 하강에 의하여 D형 플립플롭(54)의 출력은 L로 된다.
즉, 카운터(40)는 지정된 시한에서 출력(63)이 반전되는 카운터이며, 여기에서는 전원전압주기의 30도분에 해당되는 시한을 설정하여 둔다.
이것은 카운터(39)의 출력을 120도씩 위상적으로 차이가 있는 펄스를 만들기 위한 클록신호이다.
제1도에 있어서, 제2카운터(39)의 출력(27)을 다상게이트 펄스생성회로(1b)를 구성하는 D형 플립플롭(41)의 D 입력에, D형 플립플롭(41)의 Q출력을 D형 플립플롭(42)의 D입력에 접속하고, D형 플립플롭(41)(42)의 T입력에 제3카운터(40)의 출력(63)의 접속시킴으로써 제2카운터(39)의 출력신호(27)를 기준으로 하였을 때 D형 플립플롭(42)의 Q출력신호(66)는 120도 늦어진 신호, D형 플립플롭(41)의 Q출력신호(64)는 신호(27)를 기준으로 하였을 때 240도 늦어진 신호로 된다(제5도(g)).
그런데, 신호(27)는 R-S 선간전압에 동기하고 있으므로 D형 플립플롭(42)의 Q 출력신호(66)는 S-T선간전압에, 그리고 D형 플립플롭(41)의
Figure kpo00001
출력신호(64)는 T-R 선간전압에 동기하게 된다.
신호(26), D형 플립플롭(41)의 Q 출력신호(65) 및 D형 플립플롭(42)의
Figure kpo00002
출력신호(67)의 각각 상기 각 신호(27), (64), (66)를 반전시킨 신호이며, 이것들을 3상의 각상에 삽입된 역병렬접속 다이리스터의 게이트에 부여된다.
또 상기 실시예에서는 역병렬접속된 다이리스터의 일단을 3상교류전원의 전원측에 접속하고, 타단을 3상 부하측에 접속하도록 하여 각상에 역병렬접속 다이리스터를 접속시키고 3상부하의 전력을 제어하는 경우를 설명하였지만, 다이리스터의 구성이 변하여도 이 실시예를 적용시킬 수 있다.
이 경우에서도 각 역병렬접속 다이리스터의 한쪽 다이리스터에 출력되는 각 게이트신호(27), (64), (66)에 바탕을 두어 용이하게 소망의 주회로구성에 있어서의 게이트신호를 생성할 수 있다.
또, 상기 실시예에서는 3상 교류전력을 제어하는 경우에 관하여 설명하였으나, 제3카운터(40)의 출력신호의 주기설정과 게이트펄스생성회로에 D형 플립플롭을 추가함으로써 3상교류에 한정됨이 없이 대응할 수 있다.
이상과 같이 이 발명에 의하면 다소교류전원중 1상의 전원출력에 동기된 다이리스터의 게이트신호를 생성하고 이 생성된 게이트신호에 대하여 카운터를 사용하여 소망의 위상차가 있는 다이리스터 게이트신호를 각상마다 생성되도록 구성하였으므로 각상마다 위상이 다른 게이트신호를 생성할때에도 1상의 교류전원출력에 동기된 전압을 다이리스터 위상제어장치에 입력하는 것만으로 되며 그결과 장치가 염가로 되고 또 전원주파수가 예컨대 50Hz, 60Hz에서 다른 경우에도 카운터의 설정치를 소프트웨어적으로 설정하는 것만으로 대처할 수 있으므로 범용성이 우수한 것을 얻을 수 있는 효과가 있다.

Claims (1)

  1. 다이리스터제어를 바탕으로하여 n상 교류전력의 위상제어하는 다이리스터 위상제어장치에 있어서, n상 교류전원중 1상간 전압을 입력시켜 극성변화에 동기된 극성신호를 출력시키는 동기회로와, 극성신호입력시로부터 계수하여 일정시간후에 위상각 설정펄스를 발생시키는 제1카운터와, 이 위상각 설정펄스입력시로부터 계시동작을 행하여 계시시간폭의 게이트펄스를 출력시키는 제2카운터와, 상기 위상각 설정펄스를 입력함에 따라 전원주기 1/2n 주기로 펄스를 출력시키는 제3카운터와, 상기 제2 및 제3카운터출력을 기준하여 n상 교류전원의 각 전압파형에 동기한 게이트펄스를 생성하여 각상의 다이리스터게이트로 출력하는 다상게이트펄스생성회로를 구비한 것을 특징으로 하는 다이리스터 위상제어장치.
KR1019870012432A 1987-04-28 1987-11-05 다이리스터 위상제어장치 KR920002121B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62-105014 1987-04-28
JP(??)62-105014 1987-04-28
JP62105014A JPS63274361A (ja) 1987-04-28 1987-04-28 サイリスタ位相制御装置

Publications (2)

Publication Number Publication Date
KR880013054A KR880013054A (ko) 1988-11-29
KR920002121B1 true KR920002121B1 (ko) 1992-03-12

Family

ID=14396211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870012432A KR920002121B1 (ko) 1987-04-28 1987-11-05 다이리스터 위상제어장치

Country Status (3)

Country Link
JP (1) JPS63274361A (ko)
KR (1) KR920002121B1 (ko)
CN (1) CN1032397C (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110212789B (zh) * 2019-06-10 2020-12-15 重庆大全泰来电气有限公司 一种可控硅组控制方法、系统、触发装置及调压系统

Also Published As

Publication number Publication date
CN1032397C (zh) 1996-07-24
JPS63274361A (ja) 1988-11-11
KR880013054A (ko) 1988-11-29
CN1039937A (zh) 1990-02-21

Similar Documents

Publication Publication Date Title
GB998912A (en) Speed control of a polyphase electric motor
US3514688A (en) Output-transformerless static inverter
US20040151010A1 (en) Multiple stage switch circuit
US3523236A (en) Circuit to control inverter switching for reduced harmonics
US3649902A (en) Dc to ac inverter for producing a sine-wave output by pulse width modulation
GB1171953A (en) Improvements in Static Invertor Control Circuits
KR920002121B1 (ko) 다이리스터 위상제어장치
JPS6126304B2 (ko)
KR930006388B1 (ko) 직류 교류 전력 변환장치
Benedetti et al. New high-performance thyristor gate control set for line-commutated converters
US4618920A (en) Frequency control circuit
US3792339A (en) Control device for an inverted converter
SU767937A1 (ru) Устройство дл управлени транзисторным инвертором
SU603071A1 (ru) Однофазный удвоитель частоты
SU1108605A1 (ru) Устройство управлени трехфазным инвертором
SU987766A2 (ru) Трехфазный инвертор
SU982164A1 (ru) Стабилизированный преобразователь посто нного напр жени
SU650198A1 (ru) Устройство дл импульсно-фазового управлени многофазным вентильным преобразователем
US3875492A (en) Control unit for a converter
SU957379A1 (ru) Транзисторный конвертор
JPS6295978A (ja) ア−ム短絡防止回路
SU577628A1 (ru) Регулируемый двухтактный инвертор
SU951634A1 (ru) Способ управлени тиристорным инвертором напр жени
SU873362A1 (ru) Транзисторный инвертор
SU1334317A1 (ru) Стабилизированный трехфазный выпр митель

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application
E902 Notification of reason for refusal
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020307

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee