JPH07298623A - 中性点クランプ式インバータ - Google Patents
中性点クランプ式インバータInfo
- Publication number
- JPH07298623A JPH07298623A JP6080162A JP8016294A JPH07298623A JP H07298623 A JPH07298623 A JP H07298623A JP 6080162 A JP6080162 A JP 6080162A JP 8016294 A JP8016294 A JP 8016294A JP H07298623 A JPH07298623 A JP H07298623A
- Authority
- JP
- Japan
- Prior art keywords
- side arm
- positive
- negative
- output
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 過電流保護を行うときに、中性点電位にクラ
ンプするスイッチ素子を過電圧から保護すること。 【構成】 交流出力の電流が所定値を越えるとき、前記
正側アームと負側アームの直流電圧源側に接続されたス
イッチ素子Ｓ1 ，Ｓ4 をオフすると共に交流出力側に接
続されたスイッチ素子Ｓ2 ，Ｓ3 のスイッチング状態を
接続させる過電流保護手段18，19を設けたもの。
ンプするスイッチ素子を過電圧から保護すること。 【構成】 交流出力の電流が所定値を越えるとき、前記
正側アームと負側アームの直流電圧源側に接続されたス
イッチ素子Ｓ1 ，Ｓ4 をオフすると共に交流出力側に接
続されたスイッチ素子Ｓ2 ，Ｓ3 のスイッチング状態を
接続させる過電流保護手段18，19を設けたもの。
Description
【０００１】
【産業上の利用分野】本発明は、中性点クランプ式イン
バータ（以下、ＮＰＣ（Neutral Point Clampd）インバ
ータ）に係り、特にゲート駆動部を改良したＮＰＣイン
バータに関するものである。
バータ（以下、ＮＰＣ（Neutral Point Clampd）インバ
ータ）に係り、特にゲート駆動部を改良したＮＰＣイン
バータに関するものである。
【０００２】
【従来の技術】ＮＰＣインバータとして、図４に示す構
成のものがあり、その概要を以下に説明する。交流電源
１の交流電圧がコンバータ２により直流電圧ＶP −ＶN
に変換され、コンデンサ３，４により平滑されると共に
中性点電位Ｖc を得、インバータ５により交流電圧Ｕ−
Ｖ−Ｗに変換して交流電動機６を駆動する。インバータ
５のスイッチ素子は各相毎にゲート駆動部18，19によっ
てオン、オフ制御される。図４のゲート駆動部は１相分
を代表して示したものである。電圧基準出力部10のコン
トローラ10ａには、速度基準Ｎ* が入力され速度検出部
７によって検出される交流電動機６の速度Ｎと比較され
電流基準を生成し、該電流基準は電流検出器８によって
検出される電流Ｉと比較され交流の電圧基準Ｖref を生
成し、正負分離部10ｂで正極性と負極性の電圧基準信号
Ｖref-P とＶref-N に分離して出力される。これらの信
号は、コンパレータ16と17によってキャリア発生部15か
ら出力される三角波の変調波ＣＡＲ−Ｐ，ＣＡＲ−Ｎと
比較されパルス幅変調されたＰＷＭ信号ＧＡＴＥ13，Ｇ
ＡＴＥ42に変換されゲート駆動部18と19に入力される。
なお発振器14は、制御クロックＣＬＫを発生する。ＰＷ
Ｍ信号ＧＡＴＥ13とＧＡＴＥ42は半周期間だけ交互にＰ
ＷＭ信号を出力し、ＰＷＭ信号を出力しない半周期間は
オフ指令を出力する。ゲート駆動部18と19はＰＷＭ信号
がオン指令のとき、オンのゲート信号ＧＡＴＥ１とＧＡ
ＴＥ４を出力すると同時にオフのゲート信号ＧＡＴＥ３
とＧＡＴＥ２を出力し、ＰＷＭ信号がオフ指令のとき、
ゲート信号ＧＡＴＥ１とＧＡＴＥ４はオフとなりＧＡＴ
Ｅ３とＧＡＴＥ２はオンとなる。
成のものがあり、その概要を以下に説明する。交流電源
１の交流電圧がコンバータ２により直流電圧ＶP −ＶN
に変換され、コンデンサ３，４により平滑されると共に
中性点電位Ｖc を得、インバータ５により交流電圧Ｕ−
Ｖ−Ｗに変換して交流電動機６を駆動する。インバータ
５のスイッチ素子は各相毎にゲート駆動部18，19によっ
てオン、オフ制御される。図４のゲート駆動部は１相分
を代表して示したものである。電圧基準出力部10のコン
トローラ10ａには、速度基準Ｎ* が入力され速度検出部
７によって検出される交流電動機６の速度Ｎと比較され
電流基準を生成し、該電流基準は電流検出器８によって
検出される電流Ｉと比較され交流の電圧基準Ｖref を生
成し、正負分離部10ｂで正極性と負極性の電圧基準信号
Ｖref-P とＶref-N に分離して出力される。これらの信
号は、コンパレータ16と17によってキャリア発生部15か
ら出力される三角波の変調波ＣＡＲ−Ｐ，ＣＡＲ−Ｎと
比較されパルス幅変調されたＰＷＭ信号ＧＡＴＥ13，Ｇ
ＡＴＥ42に変換されゲート駆動部18と19に入力される。
なお発振器14は、制御クロックＣＬＫを発生する。ＰＷ
Ｍ信号ＧＡＴＥ13とＧＡＴＥ42は半周期間だけ交互にＰ
ＷＭ信号を出力し、ＰＷＭ信号を出力しない半周期間は
オフ指令を出力する。ゲート駆動部18と19はＰＷＭ信号
がオン指令のとき、オンのゲート信号ＧＡＴＥ１とＧＡ
ＴＥ４を出力すると同時にオフのゲート信号ＧＡＴＥ３
とＧＡＴＥ２を出力し、ＰＷＭ信号がオフ指令のとき、
ゲート信号ＧＡＴＥ１とＧＡＴＥ４はオフとなりＧＡＴ
Ｅ３とＧＡＴＥ２はオンとなる。
【０００３】従って、インバータ５が正の交流半波電圧
を出力する期間は、スイッチ素子Ｓ2 がオン、スイッチ
素子Ｓ4 がオフとなりスイッチ素子Ｓ1 とＳ3 が互いに
補完しながらオン、オフしてＶP −ＶC の電圧範囲でパ
ルス幅変調された正の交流半波電圧を出力する。また、
インバータ５が負の交流半波電圧を出力する期間は、ス
イッチ素子Ｓ1 がオフ、スイッチ素子Ｓ2 がオンとな
り、スイッチ素子Ｓ3 とＳ4 が互いに補完しながらオ
ン、オフしてＶC −ＶN の電圧範囲でパルス幅変調され
た負の交流半波電圧を出力する。過電流検出部９は電流
検出器８の検出信号Ｉが所定値を越えると過電流検出信
号ＯＣを出力し、ゲート駆動部18，19はこの過電流検出
信号ＯＣによりゲート信号ＧＡＴＥ１〜４を一斉にオフ
状態とし、保護動作を行う。
を出力する期間は、スイッチ素子Ｓ2 がオン、スイッチ
素子Ｓ4 がオフとなりスイッチ素子Ｓ1 とＳ3 が互いに
補完しながらオン、オフしてＶP −ＶC の電圧範囲でパ
ルス幅変調された正の交流半波電圧を出力する。また、
インバータ５が負の交流半波電圧を出力する期間は、ス
イッチ素子Ｓ1 がオフ、スイッチ素子Ｓ2 がオンとな
り、スイッチ素子Ｓ3 とＳ4 が互いに補完しながらオ
ン、オフしてＶC −ＶN の電圧範囲でパルス幅変調され
た負の交流半波電圧を出力する。過電流検出部９は電流
検出器８の検出信号Ｉが所定値を越えると過電流検出信
号ＯＣを出力し、ゲート駆動部18，19はこの過電流検出
信号ＯＣによりゲート信号ＧＡＴＥ１〜４を一斉にオフ
状態とし、保護動作を行う。
【０００４】上記従来のゲート駆動部18の詳細構成を図
５（ａ）に示す。図５（ａ）において、71と72は遅れ時
間Ｔd を持たせるためのタイマカウンタで、入力端子Ｉ
ＮがＨＩＧＨになった時点で入力端子ＣＫのクロックパ
ルスのカウントを開始させ予定されたカウント値に達し
た時点で出力端子ＯＵＴをＨＩＧＨとし、入力端子ＩＨ
がＬＯＷになると直ちに出力端子ＯＵＴをＬＯＷにす
る。73と74は最小パルス幅Ｔmin を確保するためのタイ
マカウンタで、入力端子ＩＮがＨＩＧＨになった時点で
直ちに出力端子ＯＵＴをＨＩＧＨにすると同時に入力端
子ＣＫのクロックパルスのカウントを開始させ、予定さ
れたカウント値に達するまでは入力端子ＩＮがＬＯＷに
なっても出力端子ＯＵＴをＨＩＧＨに保つ。
５（ａ）に示す。図５（ａ）において、71と72は遅れ時
間Ｔd を持たせるためのタイマカウンタで、入力端子Ｉ
ＮがＨＩＧＨになった時点で入力端子ＣＫのクロックパ
ルスのカウントを開始させ予定されたカウント値に達し
た時点で出力端子ＯＵＴをＨＩＧＨとし、入力端子ＩＨ
がＬＯＷになると直ちに出力端子ＯＵＴをＬＯＷにす
る。73と74は最小パルス幅Ｔmin を確保するためのタイ
マカウンタで、入力端子ＩＮがＨＩＧＨになった時点で
直ちに出力端子ＯＵＴをＨＩＧＨにすると同時に入力端
子ＣＫのクロックパルスのカウントを開始させ、予定さ
れたカウント値に達するまでは入力端子ＩＮがＬＯＷに
なっても出力端子ＯＵＴをＨＩＧＨに保つ。
【０００５】上記構成において、図５（ｂ）に示すよう
にＰＷＭ信号ＧＡＴＥ13が入力されると、タイマカウン
タ71はＧＡＴＥ13の立上り時点でクロックパルスＣＬＫ
のカウントを開始し予定されたカウント値に達するまで
の遅れ時間Ｔd を持った信号ＧＡＴＥ１Ａを出力する。
過電流検出信号ＯＣは通常１（ＨＩＧＨ）となってお
り、アンド回路75の出力ＧＡＴＥ１ＢはＧＡＴＥ１Ａと
同じ信号となる。タイマカウンタ73はＧＡＴＥ１Ｂの立
上り時点でクロックパルスＣＬＫのカウントを開始する
と同時にゲート信号ＧＡＴＥ１を１（ＨＩＧＨ）とし、
予定されたカウント値に達するまでの最小パルス幅Ｔmi
n を経過した時点でＧＡＴＥ１Ｂが０（ＬＯＷ）になる
と直ちにゲート信号ＧＡＴＥ１を０（ＬＯＷ）にする。
にＰＷＭ信号ＧＡＴＥ13が入力されると、タイマカウン
タ71はＧＡＴＥ13の立上り時点でクロックパルスＣＬＫ
のカウントを開始し予定されたカウント値に達するまで
の遅れ時間Ｔd を持った信号ＧＡＴＥ１Ａを出力する。
過電流検出信号ＯＣは通常１（ＨＩＧＨ）となってお
り、アンド回路75の出力ＧＡＴＥ１ＢはＧＡＴＥ１Ａと
同じ信号となる。タイマカウンタ73はＧＡＴＥ１Ｂの立
上り時点でクロックパルスＣＬＫのカウントを開始する
と同時にゲート信号ＧＡＴＥ１を１（ＨＩＧＨ）とし、
予定されたカウント値に達するまでの最小パルス幅Ｔmi
n を経過した時点でＧＡＴＥ１Ｂが０（ＬＯＷ）になる
と直ちにゲート信号ＧＡＴＥ１を０（ＬＯＷ）にする。
【０００６】一方、ＰＷＭ信号ＧＡＴＥ13はノット回路
77を介して反転されたＰＷＭ信号ＧＡＴＥ13Ｂとなり、
タイマカウンタ72に入力され、前述と同様に遅れ時間Ｔ
d を持った信号ＧＡＴＥ３Ａとなり、タイマカウンタ74
を介してゲート信号ＧＡＴＥ３が出力され、図５（ｂ）
に示すようにＧＡＴＥ１とＧＡＴＥ３は互いに補完関係
となって動作する。
77を介して反転されたＰＷＭ信号ＧＡＴＥ13Ｂとなり、
タイマカウンタ72に入力され、前述と同様に遅れ時間Ｔ
d を持った信号ＧＡＴＥ３Ａとなり、タイマカウンタ74
を介してゲート信号ＧＡＴＥ３が出力され、図５（ｂ）
に示すようにＧＡＴＥ１とＧＡＴＥ３は互いに補完関係
となって動作する。
【０００７】なお、最小パルス幅Ｔmin は、スイッチ素
子に並列接続されるスナバコンデンサの充電電荷を放電
させるために設けられている。このような状態で運転し
ているとき、過電流検出信号ＯＣが０（ＬＯＷ）になる
と、アンド回路75と76の出力信号ＧＡＴＥ１ＢとＧＡＴ
Ｅ３Ｂは共に０（ＬＯＷ）となりゲート信号ＧＡＴＥ１
とＧＡＴＥ３は共に０（ＬＯＷ）となる。この場合、図
５（ｂ）に示すように、ＧＡＴＥ１Ｂが１（ＨＩＧＨ）
になった直後ｔ2 にＯＣが０（ＬＯＷ）になるとＧＡＴ
Ｅ１Ｂは直ちに０（ＬＯＷ）になるがＧＡＴＥ１は最小
パルス幅Ｔmin を経過して０（ＬＯＷ）となって、過電
流保護を行う。
子に並列接続されるスナバコンデンサの充電電荷を放電
させるために設けられている。このような状態で運転し
ているとき、過電流検出信号ＯＣが０（ＬＯＷ）になる
と、アンド回路75と76の出力信号ＧＡＴＥ１ＢとＧＡＴ
Ｅ３Ｂは共に０（ＬＯＷ）となりゲート信号ＧＡＴＥ１
とＧＡＴＥ３は共に０（ＬＯＷ）となる。この場合、図
５（ｂ）に示すように、ＧＡＴＥ１Ｂが１（ＨＩＧＨ）
になった直後ｔ2 にＯＣが０（ＬＯＷ）になるとＧＡＴ
Ｅ１Ｂは直ちに０（ＬＯＷ）になるがＧＡＴＥ１は最小
パルス幅Ｔmin を経過して０（ＬＯＷ）となって、過電
流保護を行う。
【０００８】また、ＧＡＴＥ３Ａが１（ＨＩＧＨ）とな
っている時点ｔ1 においてＯＣが０（ＬＯＷ）になると
ＧＡＴＥ３Ｂは直ちに０（ＬＯＷ）になり、ＧＡＴＥ３
は最小パルス幅を経過して０（ＬＯＷ）となり過電流保
護を行う。
っている時点ｔ1 においてＯＣが０（ＬＯＷ）になると
ＧＡＴＥ３Ｂは直ちに０（ＬＯＷ）になり、ＧＡＴＥ３
は最小パルス幅を経過して０（ＬＯＷ）となり過電流保
護を行う。
【０００９】
【発明が解決しようとする課題】しかし、従来の過電流
保護では、電流をしゃ断するタイミングによってスナバ
コンデンサの電圧が上昇し、スイッチ素子を過電圧によ
り損傷する危険がある。例えば、図６（ａ）に示すよう
に、スイッチ素子Ｓ1 とＳ2 を介して電流ｉが流れてい
る時点で過電流が検出されたとき、スイッチ素子Ｓ1 が
オフして電流がしゃ断され、しゃ断直後に図６（ｂ）に
示す主回路の浮遊インダクタンスによる放電電流経路が
形成され、ダイオードＤＳ1 を介してスナバコンデンサ
ＣＳ1 に充電電流が流れる。この充電電流によりスナバ
コンデンサＣＳ1 の電圧が上昇し、スイッチ素子Ｓ1 の
アノード、カソード間電圧ＶS1は図８（ａ）に示すよう
に上昇し、最終的にはＶｐとなる。また、図７（ａ）に
示すように、中性点からダイオードとスイッチ素子Ｓ2
を介して電流ｉが流れている時点で過電流が検出された
とき、スイッチ素子Ｓ2 がオフして電流ｉがしゃ断さ
れ、その直後に、図７（ｂ）に示すように、主回路の浮
遊インダクタンスによる放電電流が流れ、ダイオードＤ
S2を介してスナバコンデンサＣＳ2 に充電電流ｉ1 が流
れる。この充電電流ｉ1 によりスナバコンデンサＣＳ2
の電圧が上昇し、スイッチ素子Ｓ2 のアノード、カソー
ド間電圧ＶS2は図８（ｂ）に示すように上昇する。そし
てＶN を越えると、電源側の中性点とスイッチ素子Ｓ2
間の浮遊インダクタンスによる放電電流はスナバコンデ
ンサＣＳ1 と抵抗ＲS1を介して分流し、スナバコンデン
サＣＳ1 の充電電荷が放電され、スイッチ素子Ｓ1 のア
ノード、カソード間電圧ＶS1は図８（ｂ）に示すように
Ｖｐの電圧から減少する。この結果、スイッチ素子Ｓ1
とＳ2 の負担電圧にアンバランスが生じ、スイッチ素子
Ｓ2 を過電圧により損傷する危険がある。
保護では、電流をしゃ断するタイミングによってスナバ
コンデンサの電圧が上昇し、スイッチ素子を過電圧によ
り損傷する危険がある。例えば、図６（ａ）に示すよう
に、スイッチ素子Ｓ1 とＳ2 を介して電流ｉが流れてい
る時点で過電流が検出されたとき、スイッチ素子Ｓ1 が
オフして電流がしゃ断され、しゃ断直後に図６（ｂ）に
示す主回路の浮遊インダクタンスによる放電電流経路が
形成され、ダイオードＤＳ1 を介してスナバコンデンサ
ＣＳ1 に充電電流が流れる。この充電電流によりスナバ
コンデンサＣＳ1 の電圧が上昇し、スイッチ素子Ｓ1 の
アノード、カソード間電圧ＶS1は図８（ａ）に示すよう
に上昇し、最終的にはＶｐとなる。また、図７（ａ）に
示すように、中性点からダイオードとスイッチ素子Ｓ2
を介して電流ｉが流れている時点で過電流が検出された
とき、スイッチ素子Ｓ2 がオフして電流ｉがしゃ断さ
れ、その直後に、図７（ｂ）に示すように、主回路の浮
遊インダクタンスによる放電電流が流れ、ダイオードＤ
S2を介してスナバコンデンサＣＳ2 に充電電流ｉ1 が流
れる。この充電電流ｉ1 によりスナバコンデンサＣＳ2
の電圧が上昇し、スイッチ素子Ｓ2 のアノード、カソー
ド間電圧ＶS2は図８（ｂ）に示すように上昇する。そし
てＶN を越えると、電源側の中性点とスイッチ素子Ｓ2
間の浮遊インダクタンスによる放電電流はスナバコンデ
ンサＣＳ1 と抵抗ＲS1を介して分流し、スナバコンデン
サＣＳ1 の充電電荷が放電され、スイッチ素子Ｓ1 のア
ノード、カソード間電圧ＶS1は図８（ｂ）に示すように
Ｖｐの電圧から減少する。この結果、スイッチ素子Ｓ1
とＳ2 の負担電圧にアンバランスが生じ、スイッチ素子
Ｓ2 を過電圧により損傷する危険がある。
【００１０】本発明は、上記の問題を解決しようとして
なされたもので、その目的とするところは、過電流保護
を行うときに、中性点電位にクランプするスイッチ素子
が電流をしゃ断しないようにして過電圧から保護するよ
うにした中性点クランプ式エンバータを提供することに
ある。
なされたもので、その目的とするところは、過電流保護
を行うときに、中性点電位にクランプするスイッチ素子
が電流をしゃ断しないようにして過電圧から保護するよ
うにした中性点クランプ式エンバータを提供することに
ある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、２組のスイッチ素子の直列回路で成る正
側アームと負側アームを直列接続して直流電圧源の正負
間に接続すると共に正側アームと負側アームの接続点か
ら交流出力を得るブリッジ回路を備え、前記正側アーム
と負側アームの２組のスイッチ素子の直列接続点を前記
直流電圧源の中性点電位にクランプするダイオードをそ
れぞれ接続した中性点クランプ式インバータにおいて、
次のような手段を設ける。 （１）請求項１の発明として、交流出力の電流が所定値
を越えるとき、前記正側アームと負側アームの直流電圧
源側に接続されたスイッチ素子をオフすると共に交流出
力側に接続されたスイッチ素子のスイッチング状態を継
続させる過電流保護手段を設ける。 （２）請求項２の発明として、正あるいは負の交流半波
電圧を出力させるための正あるいは負のＰＷＭ信号のオ
ン／オフ指令に応じて前記正側アームあるいは前記負側
アームの直流電圧源側に接続されたスイッチ素子をオン
／オフすると共に、前記負側アームあるいは前記正側ア
ームの交流出力側に接続されたスイッチ素子をオフ／オ
ンするゲート信号を出力するゲート駆動部を備え、交流
出力の電流が所定値を越えるとき、直流電圧源側に接続
されたスイッチ素子をオフすると共に一定時限後に交流
出力側に接続されたスイッチ素子をオンにする過電流保
護手段を設ける。 （３）請求項３の発明として、正あるいは負の交流半波
の電圧基準と正あるいは負の電圧範囲のパルス幅変調波
を比較して正あるいは負の交流半波電圧を出力させるＰ
ＷＭ信号を出力するＰＷＭ制御手段と、該ＰＷＭ信号の
オン／オフ指令に応じて直流電圧源側のスイッチ素子を
オン／オフすると共に、交流出力側のスイッチ素子をオ
フ／オンするゲート駆動部と、交流出力の電流が所定値
を越えるとき、前記正あるいは負の交流半波の電圧基準
を零にする過電流保護手段を設ける。
め、本発明は、２組のスイッチ素子の直列回路で成る正
側アームと負側アームを直列接続して直流電圧源の正負
間に接続すると共に正側アームと負側アームの接続点か
ら交流出力を得るブリッジ回路を備え、前記正側アーム
と負側アームの２組のスイッチ素子の直列接続点を前記
直流電圧源の中性点電位にクランプするダイオードをそ
れぞれ接続した中性点クランプ式インバータにおいて、
次のような手段を設ける。 （１）請求項１の発明として、交流出力の電流が所定値
を越えるとき、前記正側アームと負側アームの直流電圧
源側に接続されたスイッチ素子をオフすると共に交流出
力側に接続されたスイッチ素子のスイッチング状態を継
続させる過電流保護手段を設ける。 （２）請求項２の発明として、正あるいは負の交流半波
電圧を出力させるための正あるいは負のＰＷＭ信号のオ
ン／オフ指令に応じて前記正側アームあるいは前記負側
アームの直流電圧源側に接続されたスイッチ素子をオン
／オフすると共に、前記負側アームあるいは前記正側ア
ームの交流出力側に接続されたスイッチ素子をオフ／オ
ンするゲート信号を出力するゲート駆動部を備え、交流
出力の電流が所定値を越えるとき、直流電圧源側に接続
されたスイッチ素子をオフすると共に一定時限後に交流
出力側に接続されたスイッチ素子をオンにする過電流保
護手段を設ける。 （３）請求項３の発明として、正あるいは負の交流半波
の電圧基準と正あるいは負の電圧範囲のパルス幅変調波
を比較して正あるいは負の交流半波電圧を出力させるＰ
ＷＭ信号を出力するＰＷＭ制御手段と、該ＰＷＭ信号の
オン／オフ指令に応じて直流電圧源側のスイッチ素子を
オン／オフすると共に、交流出力側のスイッチ素子をオ
フ／オンするゲート駆動部と、交流出力の電流が所定値
を越えるとき、前記正あるいは負の交流半波の電圧基準
を零にする過電流保護手段を設ける。
【００１２】
（１）請求項１の発明は、過電流になったとき、前記過
電流保護手段によって、正側アームと負側アームの直流
電圧源側のスイッチ素子により過電流をしゃ断し、交流
出力側のスイッチ素子のスイッチング状態をその時点の
状態で継続させ、結果として交流出力側のスイッチ素子
では電流をしゃ断しないようにする。 （２）請求項２の発明は、過電流になったとき、前記過
電流保護手段によって、正側アームと負側アームの直流
電圧源側のスイッチ素子により過電流をしゃ断すると共
に交流出力側のスイッチ素子をオンにして、交流出力側
のスイッチ素子では電流をしゃ断しないようにする。 （３）請求項３の発明は、過電流になったとき、前記過
電流保護手段によって電圧基準が零にされ、ＰＷＭ制御
手段から出力されるＰＷＭ信号をオフ指令とする。これ
によりゲート駆動部は、正側アームと負側アームの直流
電圧源側のスイッチ素子により過電流をしゃ断すると共
に交流出力側のスイッチ素子をオンにして、交流出力側
のスイッチ素子では電流をしゃ断しないようにする。
電流保護手段によって、正側アームと負側アームの直流
電圧源側のスイッチ素子により過電流をしゃ断し、交流
出力側のスイッチ素子のスイッチング状態をその時点の
状態で継続させ、結果として交流出力側のスイッチ素子
では電流をしゃ断しないようにする。 （２）請求項２の発明は、過電流になったとき、前記過
電流保護手段によって、正側アームと負側アームの直流
電圧源側のスイッチ素子により過電流をしゃ断すると共
に交流出力側のスイッチ素子をオンにして、交流出力側
のスイッチ素子では電流をしゃ断しないようにする。 （３）請求項３の発明は、過電流になったとき、前記過
電流保護手段によって電圧基準が零にされ、ＰＷＭ制御
手段から出力されるＰＷＭ信号をオフ指令とする。これ
によりゲート駆動部は、正側アームと負側アームの直流
電圧源側のスイッチ素子により過電流をしゃ断すると共
に交流出力側のスイッチ素子をオンにして、交流出力側
のスイッチ素子では電流をしゃ断しないようにする。
【００１３】
【実施例】本発明の請求項１に対応する実施例を図１
（ａ）に示す。本実施例は、図４に示す中性点クランプ
式インバータのゲート駆動部18の詳細構成を示したもの
で、タイマカウンタ71〜74は従来と同じものであるがそ
の周辺回路が異なっている。すなわち、アンド回路78が
新たに設けられ、過電流検出信号ＯＣが０（ＬＯＷ）に
なったとき、タイマカウンタ72のクロックパルスの入力
を禁止する構成としている。
（ａ）に示す。本実施例は、図４に示す中性点クランプ
式インバータのゲート駆動部18の詳細構成を示したもの
で、タイマカウンタ71〜74は従来と同じものであるがそ
の周辺回路が異なっている。すなわち、アンド回路78が
新たに設けられ、過電流検出信号ＯＣが０（ＬＯＷ）に
なったとき、タイマカウンタ72のクロックパルスの入力
を禁止する構成としている。
【００１４】上記構成において、ＯＣが１（ＨＩＧＨ）
のとき、ゲート駆動部は従来と同様に動作する。ここで
図１（ｂ）に示すように、ＧＡＴＥ１Ａが１（ＨＩＧ
Ｈ）に立上った直後ｔ2 にＯＣが０（ＬＯＷ）になると
ＧＡＴＥ１Ｂは直ちに０（ＬＯＷ）となり、ＧＡＴＥ１
はタイマカウンタ73の作用により最小パルス幅Ｔmin を
経過して０（ＬＯＷ）となり、スイッチ素子Ｓ1 をオフ
にして過電流をしゃ断する。また、ｔ2 以後タイマカウ
ンタ72のクロックパルスが禁止されＧＡＴＥ３Ａは０
（ＬＯＷ）に保持されＧＡＴＥ３も０（ＬＯＷ）を継続
して出力し、スイッチ素子Ｓ3 はオフ状態を継続する。
また、ＧＡＴＥ３Ａが１（ＨＩＧＨ）となっている時点
ｔ1 において、ＯＣが０（ＬＯＷ）になると、タイマカ
ウンタ72はその時点の出力状態を保持してＧＡＴＥ３Ａ
は１（ＨＩＧＨ）の状態を継続し、ＧＡＴＥ３も１（Ｈ
ＩＧＨ）を継続しスイッチ素子Ｓ3 はオン状態を継続す
る。
のとき、ゲート駆動部は従来と同様に動作する。ここで
図１（ｂ）に示すように、ＧＡＴＥ１Ａが１（ＨＩＧ
Ｈ）に立上った直後ｔ2 にＯＣが０（ＬＯＷ）になると
ＧＡＴＥ１Ｂは直ちに０（ＬＯＷ）となり、ＧＡＴＥ１
はタイマカウンタ73の作用により最小パルス幅Ｔmin を
経過して０（ＬＯＷ）となり、スイッチ素子Ｓ1 をオフ
にして過電流をしゃ断する。また、ｔ2 以後タイマカウ
ンタ72のクロックパルスが禁止されＧＡＴＥ３Ａは０
（ＬＯＷ）に保持されＧＡＴＥ３も０（ＬＯＷ）を継続
して出力し、スイッチ素子Ｓ3 はオフ状態を継続する。
また、ＧＡＴＥ３Ａが１（ＨＩＧＨ）となっている時点
ｔ1 において、ＯＣが０（ＬＯＷ）になると、タイマカ
ウンタ72はその時点の出力状態を保持してＧＡＴＥ３Ａ
は１（ＨＩＧＨ）の状態を継続し、ＧＡＴＥ３も１（Ｈ
ＩＧＨ）を継続しスイッチ素子Ｓ3 はオン状態を継続す
る。
【００１５】本実施例によれば、インバータの交流出力
が過電流となったとき、スイッチ素子Ｓ1 とＳ4 をオフ
にして過電流のしゃ断を行うと共にスイッチ素子Ｓ2 と
Ｓ3のスイッチ状態を変化させないようにして、スイッ
チ素子Ｓ2 とＳ3 では過電流のしゃ断を行わないように
することができる。
が過電流となったとき、スイッチ素子Ｓ1 とＳ4 をオフ
にして過電流のしゃ断を行うと共にスイッチ素子Ｓ2 と
Ｓ3のスイッチ状態を変化させないようにして、スイッ
チ素子Ｓ2 とＳ3 では過電流のしゃ断を行わないように
することができる。
【００１６】本発明の請求項２に対応する実施例を図２
（ａ）に示す。本実施例も図４に示す中性点クランプ式
インバータのゲート駆動部18の詳細構成を示したもの
で、タイマカウンタ71〜74は前述と同じものであるが、
その周辺回路が異なっている。すなわち、タイマカウン
タ72の入力端子ＩＮはオア回路58の出力に接続され、オ
ア回路58にはノア回路57とアンド回路59の出力が接続さ
れ、ノア回路57にタイマカウンタ73の出力ＧＡＴＥ１と
過電流検出信号ＯＣが入力され、アンド回路59にはノッ
ト回路77の出力ＧＡＴＥ13Ｂと過電流検出信号ＯＣが入
力される構成としている。
（ａ）に示す。本実施例も図４に示す中性点クランプ式
インバータのゲート駆動部18の詳細構成を示したもの
で、タイマカウンタ71〜74は前述と同じものであるが、
その周辺回路が異なっている。すなわち、タイマカウン
タ72の入力端子ＩＮはオア回路58の出力に接続され、オ
ア回路58にはノア回路57とアンド回路59の出力が接続さ
れ、ノア回路57にタイマカウンタ73の出力ＧＡＴＥ１と
過電流検出信号ＯＣが入力され、アンド回路59にはノッ
ト回路77の出力ＧＡＴＥ13Ｂと過電流検出信号ＯＣが入
力される構成としている。
【００１７】上記構成において、ＯＣが１（ＨＩＧＨ）
のとき、ノア回路57のゲートが禁止されると共にアンド
回路59のゲートが開かれ、オア回路58を介してＰＷＭ信
号ＧＡＴＥ13Ｂがタイマカウンタ72の端子ＩＮに入力さ
れ、ゲート駆動部は従来と同様に動作する。
のとき、ノア回路57のゲートが禁止されると共にアンド
回路59のゲートが開かれ、オア回路58を介してＰＷＭ信
号ＧＡＴＥ13Ｂがタイマカウンタ72の端子ＩＮに入力さ
れ、ゲート駆動部は従来と同様に動作する。
【００１８】ここで、図２（ｂ）に示すように、ＧＡＴ
Ｅ１Ａが１（ＨＩＧＨ）に立上った直後ｔ2 にＯＣが０
（ＬＯＷ）に変化すると、ＧＡＴＥ１は前述と同様にし
て最小パルス幅Ｔmin を確保して０（ＬＯＷ）となりス
イッチ素子Ｓ1 をオフにして過電流をしゃ断する。ＧＡ
ＴＥ１が０（ＬＯＷ）になるとノア回路57の出力が１
（ＨＩＧＨ）となりオア回路58を介してタイマカウンタ
72のＩＮが１（ＨＩＧＨ）となりクロックパルスのカウ
ントが開始される。そして遅れ時間Ｔd 後にＧＡＴＥ３
Ａが１（ＨＩＧＨ）となり、タイマカウンタ74の出力Ｇ
ＡＴＥ３が１（ＨＩＧＨ）となってスイッチ素子Ｓ3 は
オン状態となる。
Ｅ１Ａが１（ＨＩＧＨ）に立上った直後ｔ2 にＯＣが０
（ＬＯＷ）に変化すると、ＧＡＴＥ１は前述と同様にし
て最小パルス幅Ｔmin を確保して０（ＬＯＷ）となりス
イッチ素子Ｓ1 をオフにして過電流をしゃ断する。ＧＡ
ＴＥ１が０（ＬＯＷ）になるとノア回路57の出力が１
（ＨＩＧＨ）となりオア回路58を介してタイマカウンタ
72のＩＮが１（ＨＩＧＨ）となりクロックパルスのカウ
ントが開始される。そして遅れ時間Ｔd 後にＧＡＴＥ３
Ａが１（ＨＩＧＨ）となり、タイマカウンタ74の出力Ｇ
ＡＴＥ３が１（ＨＩＧＨ）となってスイッチ素子Ｓ3 は
オン状態となる。
【００１９】また、ＧＡＴＥ13Ｂが１（ＨＩＧＨ）に立
上っている時点ｔ1 でＯＣが０（ＬＯＷ）に変化する
と、タイマカウンタ72はＧＡＴＥ１が０（ＬＯＷ）にな
った時点から遅れ時間Ｔd 後にＧＡＴＥ３Ａを１（ＨＩ
ＧＨ）にしてその状態を継続する。本実施例によれば、
インバータの交流出力が過電流になったとき、スイッチ
素子Ｓ1 とＳ4 をオフにして過電流をしゃ断すると共に
スイッチ素子Ｓ2 とＳ3をオンにして過電圧保護を行う
ことができる。
上っている時点ｔ1 でＯＣが０（ＬＯＷ）に変化する
と、タイマカウンタ72はＧＡＴＥ１が０（ＬＯＷ）にな
った時点から遅れ時間Ｔd 後にＧＡＴＥ３Ａを１（ＨＩ
ＧＨ）にしてその状態を継続する。本実施例によれば、
インバータの交流出力が過電流になったとき、スイッチ
素子Ｓ1 とＳ4 をオフにして過電流をしゃ断すると共に
スイッチ素子Ｓ2 とＳ3をオンにして過電圧保護を行う
ことができる。
【００２０】本発明の請求項３に対応する実施例を図３
に示す。本実施例の場合も、全体構成は図４と同じであ
るが、電圧基準出力部10とゲート駆動部18，19の構成が
図３（ａ）（ｂ）に示すように異なっている。電圧基準
出力部10は、コントローラ10ａと正負分離部10ｂとの間
に過電流検出信号ＯＣで動作する切換スイッチ10ｃが設
けられ、ＯＣが検出されたとき電圧基準を零にする。ゲ
ート駆動部18はＯＣに無関係に従来の通常運転の動作を
行う。
に示す。本実施例の場合も、全体構成は図４と同じであ
るが、電圧基準出力部10とゲート駆動部18，19の構成が
図３（ａ）（ｂ）に示すように異なっている。電圧基準
出力部10は、コントローラ10ａと正負分離部10ｂとの間
に過電流検出信号ＯＣで動作する切換スイッチ10ｃが設
けられ、ＯＣが検出されたとき電圧基準を零にする。ゲ
ート駆動部18はＯＣに無関係に従来の通常運転の動作を
行う。
【００２１】上記構成において、ＯＣが１（ＨＩＧＨ）
のとき、切換スイッチ10ｃはＡ−Ｃ間を閉路し、コント
ローラ10ｃから出力される電圧基準Ｖref がそのまま正
負分離部10ｂへ入力され、従来と同様の運転が行われ
る。ここで、ＯＣが０（ＬＯＷ）に変化すると、切換ス
イッチ10ｃはＢ−Ｃ間を閉路して０レベルの電圧基準を
出力する。これによりＶref-p ，Ｖref-N は共に０にな
りコンパレータ16，17から出力されるＰＷＭ信号ＧＡＴ
Ｅ13，ＧＡＴＥ42は共に０（ＬＯＷ）となる。ＧＡＴＥ
13が０になるとＧＡＴＥ１Ａが０になり、更にＧＡＴＥ
１が０になってスイッチ素子Ｓ1 がオフする。一方、Ｇ
ＡＴＥ13が０になるとタイマカウンタ72がスタートし一
定時限後にＧＡＴＥ３Ａを１とし、タイマカウンタ74を
介してＧＡＴＥ３を１とし、スイッチ素子Ｓ3 をオンに
する。
のとき、切換スイッチ10ｃはＡ−Ｃ間を閉路し、コント
ローラ10ｃから出力される電圧基準Ｖref がそのまま正
負分離部10ｂへ入力され、従来と同様の運転が行われ
る。ここで、ＯＣが０（ＬＯＷ）に変化すると、切換ス
イッチ10ｃはＢ−Ｃ間を閉路して０レベルの電圧基準を
出力する。これによりＶref-p ，Ｖref-N は共に０にな
りコンパレータ16，17から出力されるＰＷＭ信号ＧＡＴ
Ｅ13，ＧＡＴＥ42は共に０（ＬＯＷ）となる。ＧＡＴＥ
13が０になるとＧＡＴＥ１Ａが０になり、更にＧＡＴＥ
１が０になってスイッチ素子Ｓ1 がオフする。一方、Ｇ
ＡＴＥ13が０になるとタイマカウンタ72がスタートし一
定時限後にＧＡＴＥ３Ａを１とし、タイマカウンタ74を
介してＧＡＴＥ３を１とし、スイッチ素子Ｓ3 をオンに
する。
【００２２】本実施例によれば、インバータの交流出力
が過電流になったとき、スイッチ素子Ｓ1 とＳ4 をオフ
にして過電流をしゃ断すると共に、スイッチ素子Ｓ2 と
Ｓ3をオンにして過電圧保護を行うことができる。
が過電流になったとき、スイッチ素子Ｓ1 とＳ4 をオフ
にして過電流をしゃ断すると共に、スイッチ素子Ｓ2 と
Ｓ3をオンにして過電圧保護を行うことができる。
【００２３】
【発明の効果】本発明によれば２組のスイッチ素子の直
列回路で成る正側アームと負側アームを直列接続して直
流電圧源の正負間に接続すると共に正側アームと負側ア
ームの接続点から交流出力を得るブリッジ回路を備え、
前記正側アームと負側アームの２組のスイッチ素子の直
列接続点を前記直流電圧源の中性点電位にクランプする
ダイオードをそれぞれ接続した中性点クランプ式インバ
ータにおいて、過電流をしゃ断するときに、交流出力側
に接続されたスイッチ素子を過電圧から保護することが
でき、信頼性の向上した中性点クランプ式インバータを
提供することができる。
列回路で成る正側アームと負側アームを直列接続して直
流電圧源の正負間に接続すると共に正側アームと負側ア
ームの接続点から交流出力を得るブリッジ回路を備え、
前記正側アームと負側アームの２組のスイッチ素子の直
列接続点を前記直流電圧源の中性点電位にクランプする
ダイオードをそれぞれ接続した中性点クランプ式インバ
ータにおいて、過電流をしゃ断するときに、交流出力側
に接続されたスイッチ素子を過電圧から保護することが
でき、信頼性の向上した中性点クランプ式インバータを
提供することができる。
【図１】本発明の請求項１に対応する実施例で、（ａ）
は要部構成図、（ｂ）はタイムチャート
は要部構成図、（ｂ）はタイムチャート
【図２】本発明の請求項２に対応する実施例で、（ａ）
は要部構成図、（ｂ）はタイムチャート
は要部構成図、（ｂ）はタイムチャート
【図３】本発明の請求項３に対応する実施例で、（ａ）
は電圧基準出力部、（ｂ）はゲート駆動部
は電圧基準出力部、（ｂ）はゲート駆動部
【図４】本発明の適用される中性点クランプ式インバー
タの全体構成図
タの全体構成図
【図５】（ａ）は従来装置の要部構成図、（ｂ）はその
タイムチャート
タイムチャート
【図６】インバータ主回路の過電流しゃ断モード図で、
（ａ）はしゃ断前、（ｂ）はしゃ断後
（ａ）はしゃ断前、（ｂ）はしゃ断後
【図７】インバータ主回路の過電流しゃ断モード図で、
（ａ）はしゃ断前、（ｂ）はしゃ断後
（ａ）はしゃ断前、（ｂ）はしゃ断後
【図８】過電流しゃ断時におけるスイッチ素子の電圧波
形図で、（ａ）はスイッチ素子Ｓ1 でしゃ断したとき、
（ｂ）はスイッチ素子Ｓ2 でしゃ断したとき
形図で、（ａ）はスイッチ素子Ｓ1 でしゃ断したとき、
（ｂ）はスイッチ素子Ｓ2 でしゃ断したとき
１…交流電源 ２…コンバータ ３，４…コンデンサ ５…インバータ ６…交流電動機 ７…速度検出器 ８…電流検出器 ９…過電流検出器 10…基準電圧出力部 10ｃ…切換スイッチ 14…クロック発生部 15…キャリア発生部 16，17…コンパレータ 18，19…ゲート駆動部 57…ノア回路 58…オア回路 71〜74…タイマカウンタ 59，75，78…アンド回路 77…ノット回路
Claims (3)
- 【請求項１】 ２組のスイッチ素子の直列回路で成る正
側アームと負側アームを直列接続して直流電圧源の正負
間に接続すると共に正側アームと負側アームの接続点か
ら交流出力を得るブリッジ回路を備え、前記正側アーム
と負側アームの２組のスイッチ素子の直列接続点を前記
直流電圧源の中性点電位にクランプするダイオードをそ
れぞれ接続した中性点クランプ式インバータにおいて、
交流出力の電流が所定値を越えるとき、前記正側アーム
と負側アームの直流電圧源側に接続されたスイッチ素子
をオフすると共に交流出力側に接続されたスイッチ素子
のスイッチング状態を継続させる過電流保護手段を設け
たことを特徴とする中性点クランプ式インバータ。 - 【請求項２】 ２組のスイッチ素子の直列回路で成る正
側アームと負側アームを直列接続して直流電圧源の正負
間に接続すると共に正側アームと負側アームの接続点か
ら交流出力を得るブリッジ回路を備え、前記正側アーム
と負側アームの２組のスイッチ素子の直列接続点を前記
直流電圧源の中性点電位にクランプするダイオードをそ
れぞれ接続した中性点クランプ式インバータにおいて、
正あるいは負の交流半波電圧を出力させるための正ある
いは負のＰＷＭ信号のオン／オフ指令に応じて前記正側
アームあるいは前記負側アームの直流電圧源側に接続さ
れたスイッチ素子をオン／オフすると共に、前記負側ア
ームあるいは前記正側アームの交流出力側に接続された
スイッチ素子をオフ／オンするゲート信号を出力するゲ
ート駆動部を備え、交流出力の電流が所定値を越えると
き、直流電圧源側に接続されたスイッチ素子をオフする
と共に一定時限後に交流出力側に接続されたスイッチ素
子をオンにする過電流保護手段を設けたことを特徴とす
る中性点クランプ式インバータ。 - 【請求項３】 ２組のスイッチ素子の直列回路で成る正
側アームと負側アームを直列接続して直流電圧源の正負
間に接続すると共に正側アームと負側アームの接続点か
ら交流出力を得るブリッジ回路を備え、前記正側アーム
と負側アームの２組のスイッチ素子の直列接続点を前記
直流電圧源の中性点電位にクランプするダイオードをそ
れぞれ接続した中性点クランプ式インバータにおいて、
正あるいは負の交流半波の電圧基準と正あるいは負の電
圧範囲のパルス幅変調波を比較して正あるいは負の交流
半波電圧を出力させるＰＷＭ信号を出力するＰＷＭ制御
手段と、該ＰＷＭ信号のオン／オフ指令に応じて直流電
圧源側のスイッチ素子をオン／オフすると共に、交流出
力側のスイッチ素子をオフ／オンするゲート駆動部と、
交流出力の電流が所定値を越えるとき、前記正あるいは
負の交流半波の電圧基準を零にする過電流保護手段を設
けたことを特徴とする中性点クランプ式インバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6080162A JPH07298623A (ja) | 1994-04-19 | 1994-04-19 | 中性点クランプ式インバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6080162A JPH07298623A (ja) | 1994-04-19 | 1994-04-19 | 中性点クランプ式インバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07298623A true JPH07298623A (ja) | 1995-11-10 |
Family
ID=13710625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6080162A Pending JPH07298623A (ja) | 1994-04-19 | 1994-04-19 | 中性点クランプ式インバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07298623A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003107521A1 (ja) * | 2002-06-12 | 2003-12-24 | 株式会社安川電機 | Ｐｗｍインバータ制御装置および制御方法 |
| EP1411624A1 (en) * | 2001-07-02 | 2004-04-21 | Kabushiki Kaisha Yasukawa Denki | Power inverter |
| JP2011147316A (ja) * | 2010-01-18 | 2011-07-28 | Toshiba Mitsubishi-Electric Industrial System Corp | ３レベル電力変換装置 |
-
1994
- 1994-04-19 JP JP6080162A patent/JPH07298623A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1411624A1 (en) * | 2001-07-02 | 2004-04-21 | Kabushiki Kaisha Yasukawa Denki | Power inverter |
| EP1411624A4 (en) * | 2001-07-02 | 2008-09-03 | Yaskawa Denki Seisakusho Kk | INVERTER |
| WO2003107521A1 (ja) * | 2002-06-12 | 2003-12-24 | 株式会社安川電機 | Ｐｗｍインバータ制御装置および制御方法 |
| EP1533888A1 (en) * | 2002-06-12 | 2005-05-25 | Kabushiki Kaisha Yaskawa Denki | Pwm inverter control device and control method |
| US7031172B2 (en) | 2002-06-12 | 2006-04-18 | Kabushiki Kaisha Yaskawa Denki | PMW inverter control apparatus and control method |
| KR100726536B1 (ko) * | 2002-06-12 | 2007-06-11 | 가부시키가이샤 야스카와덴키 | Ｐｗｍ 인버터 제어 장치 및 제어 방법 |
| CN100401629C (zh) * | 2002-06-12 | 2008-07-09 | 株式会社安川电机 | Pwm逆变器控制装置和控制方法 |
| EP1533888A4 (en) * | 2002-06-12 | 2010-12-22 | Yaskawa Denki Seisakusho Kk | PWM INVERTER CONTROL DEVICE AND CONTROL METHOD |
| JP2011147316A (ja) * | 2010-01-18 | 2011-07-28 | Toshiba Mitsubishi-Electric Industrial System Corp | ３レベル電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6351397B1 (en) | Protection apparatus and protection method of PWM cycloconverter | |
| JP2669117B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| US6172882B1 (en) | Partial resonance PWM converter | |
| JPS6160667B2 (ja) | ||
| JPH077967A (ja) | 負荷電流の極性判別方法およびインバータ装置 | |
| US4336585A (en) | Selective commutation for an inverter | |
| JPH07298623A (ja) | 中性点クランプ式インバータ | |
| WO1999027639A1 (fr) | Convertisseur de puissance | |
| JPH07213062A (ja) | Ｐｗｍサイクロコンバータのゲート信号生成方法 | |
| US4255783A (en) | Selective commutation circuit for an inverter | |
| JP2000014163A (ja) | 過電流保護機能付分散型電源装置 | |
| JP2791049B2 (ja) | 半導体駆動回路 | |
| KR100347758B1 (ko) | 브리지형 전력변환기의 데드타임 최소화 스위칭 방법 | |
| JP3807998B2 (ja) | 電力変換装置 | |
| EP0007920B1 (en) | Auxiliary commutation circuit for an inverter | |
| EP0055684B1 (en) | Inverter with individual commutation circuit | |
| US6201716B1 (en) | Controller of power supplying apparatus with short circuit preventing means | |
| CN117439396B (zh) | 逐波限流保护系统 | |
| JPH11215805A (ja) | 自己消弧形素子のゲート回路 | |
| JP2522448B2 (ja) | インバ―タ装置 | |
| JPH07194137A (ja) | 電力変換装置 | |
| JPH099627A (ja) | 直流変換装置 | |
| JP2004104933A (ja) | Ｐｗｍインバータの制御方法 | |
| JPH0449348B2 (ja) | ||
| JPH04255497A (ja) | 電圧形インバータ |