JPH11215805A - 自己消弧形素子のゲート回路 - Google Patents
自己消弧形素子のゲート回路Info
- Publication number
- JPH11215805A JPH11215805A JP1850398A JP1850398A JPH11215805A JP H11215805 A JPH11215805 A JP H11215805A JP 1850398 A JP1850398 A JP 1850398A JP 1850398 A JP1850398 A JP 1850398A JP H11215805 A JPH11215805 A JP H11215805A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- self
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 ゲート回路内のＩＣ１個の故障で、多直列接
続された自己消弧形素子全てを破損する可能性がある。 【解決手段】 オン信号は複数の最小オンタイム手段５
に入力され、この最小オンタイム手段５の出力が各素子
毎に設けられたオンパルス集約手段１２により集約され
て各素子にオンパルスとして与えられ、オフ信号は複数
のオフゲートパルス発生手段７に入力され、このオフゲ
ートパルス発生手段７の出力が各素子毎に設けられたオ
フパルス集約手段１３−１により集約されて各素子にオ
フパルスとして与えられ、同時にオンすると直流電圧源
を短絡することになる反対アームの素子に対するオフパ
ルスをオフパルス検出手段１４で検出し、インターロッ
ク手段１０ではオフパルス検出手段がオフパルスを検出
するとオン信号を出力し、オフパルス遮断手段１３−３
では最小オンタイム手段５がオンパルスを出力中はオフ
ゲートパルス発生手段７の出力を遮断する。
続された自己消弧形素子全てを破損する可能性がある。 【解決手段】 オン信号は複数の最小オンタイム手段５
に入力され、この最小オンタイム手段５の出力が各素子
毎に設けられたオンパルス集約手段１２により集約され
て各素子にオンパルスとして与えられ、オフ信号は複数
のオフゲートパルス発生手段７に入力され、このオフゲ
ートパルス発生手段７の出力が各素子毎に設けられたオ
フパルス集約手段１３−１により集約されて各素子にオ
フパルスとして与えられ、同時にオンすると直流電圧源
を短絡することになる反対アームの素子に対するオフパ
ルスをオフパルス検出手段１４で検出し、インターロッ
ク手段１０ではオフパルス検出手段がオフパルスを検出
するとオン信号を出力し、オフパルス遮断手段１３−３
では最小オンタイム手段５がオンパルスを出力中はオフ
ゲートパルス発生手段７の出力を遮断する。
Description
【０００１】
【発明の属する技術分野】本発明は、多直列接続された
自己消弧形素子のゲート回路に関する。
自己消弧形素子のゲート回路に関する。
【０００２】
【従来の技術】図９は、従来の自己消弧形素子のゲート
回路の構成例を示す回路図であり、自己消弧形素子が２
直列接続構成になっている際のゲート回路を示してあ
る。図９において自己消弧形素子１は、ゲー卜回路４に
より出力されたオン信号出力、オフ信号出力に応じて、
ゲート駆動回路２によりオン／オフを行う。このとき、
ゲート回路の出力は、ライトガイド３ａ，３ｂを介して
ゲート駆動回路２に送られる。
回路の構成例を示す回路図であり、自己消弧形素子が２
直列接続構成になっている際のゲート回路を示してあ
る。図９において自己消弧形素子１は、ゲー卜回路４に
より出力されたオン信号出力、オフ信号出力に応じて、
ゲート駆動回路２によりオン／オフを行う。このとき、
ゲート回路の出力は、ライトガイド３ａ，３ｂを介して
ゲート駆動回路２に送られる。
【０００３】ゲート回路４は、制御装置より入力される
オン信号に応じて、自己消弧形素子のゲート駆動回路２
にオン／オフ信号を出力するが、自己消弧形素子では、
最小オンタイム、デッドタイムを確保する必要があり、
これらの時間をゲート回路で確保している。
オン信号に応じて、自己消弧形素子のゲート駆動回路２
にオン／オフ信号を出力するが、自己消弧形素子では、
最小オンタイム、デッドタイムを確保する必要があり、
これらの時間をゲート回路で確保している。
【０００４】よって、ゲート回路４には、オン信号の最
小パルス幅を確保する最小オンタイム回路５、オン信号
を反転しオフ信号を作る反転回路６、オフゲートパルス
を発生させるオフゲートパルス発生回路７、デッドタイ
ムを作るオフディレイ回路８、オン信号のインターロッ
ク要素を集約する集約回路９、および、オン信号のイン
ターロック回路１０が具備されている。
小パルス幅を確保する最小オンタイム回路５、オン信号
を反転しオフ信号を作る反転回路６、オフゲートパルス
を発生させるオフゲートパルス発生回路７、デッドタイ
ムを作るオフディレイ回路８、オン信号のインターロッ
ク要素を集約する集約回路９、および、オン信号のイン
ターロック回路１０が具備されている。
【０００５】最小オンタイムとは、自己消弧形素子のス
ナバコンデンサに蓄えられている電荷を放電するために
確保される時間であり、最小オンタイム回路４は、オン
信号とオン信号の立ち上がりから最小オンタイムのパル
ス幅を発生するワンショット回路５−１の出力とを入力
とするＯＲ回路５−２からなっており、最小オンタイム
より短いオン信号が入力されたとしてもワンショット回
路５−１によりオン信号は最小オンタイムを確保するこ
とができる。
ナバコンデンサに蓄えられている電荷を放電するために
確保される時間であり、最小オンタイム回路４は、オン
信号とオン信号の立ち上がりから最小オンタイムのパル
ス幅を発生するワンショット回路５−１の出力とを入力
とするＯＲ回路５−２からなっており、最小オンタイム
より短いオン信号が入力されたとしてもワンショット回
路５−１によりオン信号は最小オンタイムを確保するこ
とができる。
【０００６】オフ信号は、オン信号を反転する反転回路
６により作られ、このオフ信号の立ち上がりから、所定
のパルス幅を発生するワンショット回路からなるオフゲ
ートパルス発生回路７によりオフゲートパルスが生成さ
れる。
６により作られ、このオフ信号の立ち上がりから、所定
のパルス幅を発生するワンショット回路からなるオフゲ
ートパルス発生回路７によりオフゲートパルスが生成さ
れる。
【０００７】デッドタイムとは、直流電圧源の正側端子
にアノ一ドが接続された自己消弧形素子と、直流電圧源
の負側端子にカソードが接続された自己消弧形素子と、
前記正側の自己消弧形素子のカソードと負側の自己消弧
形素子のアノ一ドを接続し、交流端子とする回路におい
て、オン・オフ状態の切替の際に、正側、負側の自己消
弧形素子の両方ともにオン信号を与えない期間のことで
ある。この時間を設けることにより、一方の自己消弧形
素子が確実にオフした後に、反対アームと称される他方
の自己消弧形素子にオン信号を与えることになり、正側
・負側の自己消弧形素子の同時オンによる直流電圧源の
短絡を防ぐことができる。
にアノ一ドが接続された自己消弧形素子と、直流電圧源
の負側端子にカソードが接続された自己消弧形素子と、
前記正側の自己消弧形素子のカソードと負側の自己消弧
形素子のアノ一ドを接続し、交流端子とする回路におい
て、オン・オフ状態の切替の際に、正側、負側の自己消
弧形素子の両方ともにオン信号を与えない期間のことで
ある。この時間を設けることにより、一方の自己消弧形
素子が確実にオフした後に、反対アームと称される他方
の自己消弧形素子にオン信号を与えることになり、正側
・負側の自己消弧形素子の同時オンによる直流電圧源の
短絡を防ぐことができる。
【０００８】デッドタイムを確保するには、オン信号が
「１」から「０」になった際に、オン信号の立ち下がり
の時間を遅らせるオフディレイ回路８により、デッドタ
イムをつくり、前記オフディレイ回路８の出力を反対ア
ームのオン信号のインターロックの集約回路９へ入力す
ることにより行う。
「１」から「０」になった際に、オン信号の立ち下がり
の時間を遅らせるオフディレイ回路８により、デッドタ
イムをつくり、前記オフディレイ回路８の出力を反対ア
ームのオン信号のインターロックの集約回路９へ入力す
ることにより行う。
【０００９】また、オン信号のインターロック要素を集
約する集約回路９は、反対アームのデッドタイムをつく
るオフディレイ回路の出力１１´とオフゲートパルス発
生回路６の出力と、を入力とするＮＯＲ回路で構成され
ており、前記ＮＯＲ回路の入力が共に「０」のときの
み、「１」を出力する。
約する集約回路９は、反対アームのデッドタイムをつく
るオフディレイ回路の出力１１´とオフゲートパルス発
生回路６の出力と、を入力とするＮＯＲ回路で構成され
ており、前記ＮＯＲ回路の入力が共に「０」のときの
み、「１」を出力する。
【００１０】オン信号のインターロック回路１０は、前
記集約回路９の出力とオン信号と、を入力とするＡＮＤ
回路により構成している。このインターロック回路１０
により、所定のオフゲートパルスの確保、デッドタイム
の確保、および、正側・負側自己消弧形素子の同時オン
ゲート入力からの保護を図ることができる。
記集約回路９の出力とオン信号と、を入力とするＡＮＤ
回路により構成している。このインターロック回路１０
により、所定のオフゲートパルスの確保、デッドタイム
の確保、および、正側・負側自己消弧形素子の同時オン
ゲート入力からの保護を図ることができる。
【００１１】
【発明が解決しようとする課題】しかしながら、従来の
ゲ−ト回路では、ゲート回路を構成するＩＣが１個破損
すると、前記最小オンタイム、所定のオフゲートパル
ス、デッドタイムが確保されず、その状態では、自己消
弧形素子がオン／オフ動作に動作不良が生じることがあ
る。
ゲ−ト回路では、ゲート回路を構成するＩＣが１個破損
すると、前記最小オンタイム、所定のオフゲートパル
ス、デッドタイムが確保されず、その状態では、自己消
弧形素子がオン／オフ動作に動作不良が生じることがあ
る。
【００１２】特に多直列接続された自己消弧形素子のゲ
ート回路では、ゲート回路内のＩＣ１個の故障で、多直
列接続された自己消弧形素子に不具合が生じることがあ
る。このように、従来の自己消弧形素子のゲート回路で
は、ゲート回路上のＩＣ１個の故障で、高価な自己消弧
素子、および、ヒューズなどの保護機器に不具合が生じ
る原因となり、また、復旧に時間を要することになる。
ート回路では、ゲート回路内のＩＣ１個の故障で、多直
列接続された自己消弧形素子に不具合が生じることがあ
る。このように、従来の自己消弧形素子のゲート回路で
は、ゲート回路上のＩＣ１個の故障で、高価な自己消弧
素子、および、ヒューズなどの保護機器に不具合が生じ
る原因となり、また、復旧に時間を要することになる。
【００１３】よって、本発明は、ゲート回路のＩＣ１個
の故障で多直列接続された自己消弧形素子のすべてに影
響を及ぼすことがないゲート回路を提供することを目的
とする。
の故障で多直列接続された自己消弧形素子のすべてに影
響を及ぼすことがないゲート回路を提供することを目的
とする。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に係る自己消弧形素子のゲート回
路では、オン信号は複数の最小オンタイム手段に入力さ
れ、この最小オンタイム手段の出力が各自己消弧形素子
毎に設けられたオンパルス集約手段により集約されて各
自己消弧形素子にオンパルスとして与えられ、オフ信号
は複数のオフゲートパルス発生手段に入力され、このオ
フゲートパルス発生手段の出力が各自己消弧形素子毎に
設けられたオフパルス集約手段により集約されて各自己
消弧形素子にオフパルスとして与えられ、同時にオンす
ると直流電圧源を短絡することになる反対アームの自己
消弧形素子に対するオフパルスをオフパルス検出手段で
検出し、インターロック手段ではオフパルス検出手段が
オフパルスを検出するとオン信号を出力し、オフパルス
遮断手段では最小オンタイム手段がオンパルスを出力中
はオフゲートパルス発生手段の出力を遮断する。これに
より、いずれかの最小オンタイム手段が故障したとして
も複数の最小オンタイム手段の内１つの最小オンタイム
手段が動作していれば最小オンタイムを確保することが
でき、いずれかのオンパルス集約手段が故障したとして
も多直列接続された自己消弧形素子に動作不良が生じる
ことはなくなり、また、いずれかのオフゲートパルス発
生手段が故障したとしても複数のオフゲートパルス発生
手段の内１つのオフゲートパルス発生手段が動作してい
ればオフゲートパルスを確保することができ、いずれか
のオフパルス集約手段が故障したとしても多直列接続さ
れた自己消弧形素子に動作不良が生じることはなくな
り、更に、反対アームにオフパルスが出力されたことを
確認してオン信号を出力することになり、上下アームの
同時オンによる直流短絡を防ぐことができ、また、オフ
パルス遮断手段により、オフゲートパルス発生手段が故
障したとしても、最小オンタイムが確保される前にオフ
信号が出力されるのを防ぐことができる。
に、本発明の請求項１に係る自己消弧形素子のゲート回
路では、オン信号は複数の最小オンタイム手段に入力さ
れ、この最小オンタイム手段の出力が各自己消弧形素子
毎に設けられたオンパルス集約手段により集約されて各
自己消弧形素子にオンパルスとして与えられ、オフ信号
は複数のオフゲートパルス発生手段に入力され、このオ
フゲートパルス発生手段の出力が各自己消弧形素子毎に
設けられたオフパルス集約手段により集約されて各自己
消弧形素子にオフパルスとして与えられ、同時にオンす
ると直流電圧源を短絡することになる反対アームの自己
消弧形素子に対するオフパルスをオフパルス検出手段で
検出し、インターロック手段ではオフパルス検出手段が
オフパルスを検出するとオン信号を出力し、オフパルス
遮断手段では最小オンタイム手段がオンパルスを出力中
はオフゲートパルス発生手段の出力を遮断する。これに
より、いずれかの最小オンタイム手段が故障したとして
も複数の最小オンタイム手段の内１つの最小オンタイム
手段が動作していれば最小オンタイムを確保することが
でき、いずれかのオンパルス集約手段が故障したとして
も多直列接続された自己消弧形素子に動作不良が生じる
ことはなくなり、また、いずれかのオフゲートパルス発
生手段が故障したとしても複数のオフゲートパルス発生
手段の内１つのオフゲートパルス発生手段が動作してい
ればオフゲートパルスを確保することができ、いずれか
のオフパルス集約手段が故障したとしても多直列接続さ
れた自己消弧形素子に動作不良が生じることはなくな
り、更に、反対アームにオフパルスが出力されたことを
確認してオン信号を出力することになり、上下アームの
同時オンによる直流短絡を防ぐことができ、また、オフ
パルス遮断手段により、オフゲートパルス発生手段が故
障したとしても、最小オンタイムが確保される前にオフ
信号が出力されるのを防ぐことができる。
【００１５】本発明の請求項２に係る自己消弧形素子の
ゲート回路では、オン信号は複数の最小オンタイム手段
に入力され、この最小オンタイム手段の出力が各自己消
弧形素子毎に設けられた集約手段により集約され、各自
己消弧形素子にオンパルスとして与えられることによ
り、いずれかの最小オンタイム手段が故障したとしても
複数の最小オンタイム手段の内１つの最小オンタイム手
段が動作していれば最小オンタイムを確保することがで
き、また、いずれかの集約手段が故障したとしても多直
列接続された自己消弧形素子に動作不良が生じることは
なくなる。
ゲート回路では、オン信号は複数の最小オンタイム手段
に入力され、この最小オンタイム手段の出力が各自己消
弧形素子毎に設けられた集約手段により集約され、各自
己消弧形素子にオンパルスとして与えられることによ
り、いずれかの最小オンタイム手段が故障したとしても
複数の最小オンタイム手段の内１つの最小オンタイム手
段が動作していれば最小オンタイムを確保することがで
き、また、いずれかの集約手段が故障したとしても多直
列接続された自己消弧形素子に動作不良が生じることは
なくなる。
【００１６】本発明の請求項３に係る自己消弧形素子の
ゲート回路では、オフ信号は複数のオフゲートパルス発
生手段に入力され、このオフゲートパルス発生手段の出
力が各自己消弧形素子毎に設けられた集約手段により集
約され、各自己消弧形素子にオフパルスとして与えられ
ることにより、いずれかのオフゲートパルス発生手段が
故障したとしても複数のオフゲートパルス発生手段の内
１つのオフゲートパルス発生手段が動作していればオフ
ゲートパルスを確保することができ、また、いずれかの
集約手段が故障したとしても多直列接続された自己消弧
形素子に動作不良が生じることはなくなる。
ゲート回路では、オフ信号は複数のオフゲートパルス発
生手段に入力され、このオフゲートパルス発生手段の出
力が各自己消弧形素子毎に設けられた集約手段により集
約され、各自己消弧形素子にオフパルスとして与えられ
ることにより、いずれかのオフゲートパルス発生手段が
故障したとしても複数のオフゲートパルス発生手段の内
１つのオフゲートパルス発生手段が動作していればオフ
ゲートパルスを確保することができ、また、いずれかの
集約手段が故障したとしても多直列接続された自己消弧
形素子に動作不良が生じることはなくなる。
【００１７】本発明の請求項４に係る自己消弧形素子の
ゲート回路では、請求項２記載の自己消弧形素子のゲー
ト回路において、集約手段が最小オンタイム手段の出力
にアノード端子を接続され互いのカソード端子同士が接
続された複数のダイオードから構成されているので、Ｉ
Ｃで構成する場合に比べ安価で故障の可能性も低くな
る。
ゲート回路では、請求項２記載の自己消弧形素子のゲー
ト回路において、集約手段が最小オンタイム手段の出力
にアノード端子を接続され互いのカソード端子同士が接
続された複数のダイオードから構成されているので、Ｉ
Ｃで構成する場合に比べ安価で故障の可能性も低くな
る。
【００１８】本発明の請求項５に係る自己消弧形素子の
ゲート回路では、請求項３記載の自己消弧形素子のゲー
ト回路において、集約手段がオフゲートパルス発生手段
の出力にアノード端子を接続され互いのカソード端子同
士が接続された複数のダイオードから構成されているの
で、ＩＣで構成する場合に比べ安価で故障の可能性も低
くなる。
ゲート回路では、請求項３記載の自己消弧形素子のゲー
ト回路において、集約手段がオフゲートパルス発生手段
の出力にアノード端子を接続され互いのカソード端子同
士が接続された複数のダイオードから構成されているの
で、ＩＣで構成する場合に比べ安価で故障の可能性も低
くなる。
【００１９】本発明の請求項６に係る自己消弧形素子の
ゲート回路では、同時にオンすると直流電圧源を短絡す
ることになる反対アームの自己消弧形素子に対するオフ
パルスをオフパルス検出手段で検出し、インターロック
手段ではオフパルス検出手段がオフパルスを検出すると
オン信号を出力することで、反対アームにオフパルスが
出力されたことを確認してオン信号を出力することにな
り、上下アームの同時オンによる直流短絡を防ぐことが
できる。
ゲート回路では、同時にオンすると直流電圧源を短絡す
ることになる反対アームの自己消弧形素子に対するオフ
パルスをオフパルス検出手段で検出し、インターロック
手段ではオフパルス検出手段がオフパルスを検出すると
オン信号を出力することで、反対アームにオフパルスが
出力されたことを確認してオン信号を出力することにな
り、上下アームの同時オンによる直流短絡を防ぐことが
できる。
【００２０】本発明の請求項７に係る自己消弧形素子の
ゲート回路では、同時にオンすると直流電圧源を短絡す
ることになる反対アームの自己消弧形素子に対するオフ
パルスを所定時限遅らせた信号をオフパルス検出手段で
検出し、インターロック手段ではオフパルス検出手段が
オフパルスを検出するとオン信号を出力することで、反
対アームにオフパルスが出力された所定時限後にオン信
号を出力することになり、同時にオンすると直流短絡を
招く上下アーム両方にオン信号を与えないデッドタイム
を確保することができる。
ゲート回路では、同時にオンすると直流電圧源を短絡す
ることになる反対アームの自己消弧形素子に対するオフ
パルスを所定時限遅らせた信号をオフパルス検出手段で
検出し、インターロック手段ではオフパルス検出手段が
オフパルスを検出するとオン信号を出力することで、反
対アームにオフパルスが出力された所定時限後にオン信
号を出力することになり、同時にオンすると直流短絡を
招く上下アーム両方にオン信号を与えないデッドタイム
を確保することができる。
【００２１】本発明の請求項８に係る自己消弧形素子の
ゲート回路では、オフパルス遮断手段により最小オンタ
イム手段がオンパルスを出力中はオフゲートパルス発生
手段の出力を遮断することにより、オフゲートパルス発
生手段が故障したとしても、最小オンタイムが確保され
る前にオフ信号が出力されるのを防ぐことができる。
ゲート回路では、オフパルス遮断手段により最小オンタ
イム手段がオンパルスを出力中はオフゲートパルス発生
手段の出力を遮断することにより、オフゲートパルス発
生手段が故障したとしても、最小オンタイムが確保され
る前にオフ信号が出力されるのを防ぐことができる。
【００２２】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して詳細に説明する。 （第１の実施形態）図１は、本発明の第１の実施形態の
自己消弧形素子のゲート回路の構成例を示す回路であ
り、図９と同一要素については同一符号を付して、その
説明を省略し、ここでは異なる部分についてのみ述べ
る。
図面を参照して詳細に説明する。 （第１の実施形態）図１は、本発明の第１の実施形態の
自己消弧形素子のゲート回路の構成例を示す回路であ
り、図９と同一要素については同一符号を付して、その
説明を省略し、ここでは異なる部分についてのみ述べ
る。
【００２３】図１のゲート回路４は、オン信号の最小パ
ルス幅を確保する第１の最小オンタイム回路５ａと、第
２の最小オンタイム回路５ｂと、前記第１の最小オンタ
イム回路５ａの出力と前記第２の最小オンタイム回路５
ｂの出力と、を各素子毎に集約すると共にオン信号のイ
ンターロックをとる回路１２ａ，１２ｂと、オン信号を
反転しオフ信号をつくる第１のオン信号反転回路６ａ
と、第２のオン信号反転回路６ｂと、所定のオフゲート
パルスを発生する第１のオフゲートパルス発生回路７ａ
と、第２のオフゲートバルス発生回路７ｂと、前記第１
のオフゲートパルス発生回路７ａの出力と前記第２のオ
フゲートパルス発生回路７ｂの出力とを各素子毎に集約
すると共にオン信号出力中はオフ信号を出力しないよう
にする回路１３ａ，１３ｂと、同時にオンすると直流電
圧源を短絡することになる、反対アームの自己消弧形素
子へのオフ信号を出力した後、所定の時間後に自己消弧
形素子へのオン信号を出力することを許可する回路１４
と、前記第１の最小オンタイム回路５ａの出力と前記第
２の最小オンタイム回路５ｂの出力とを集約したＯＲ回
路１５の出力よりデッドタイムをつくる回路８と、オン
信号のインターロック要索の集約回路９と、オン信号の
インターロック回路１０とを具備している。
ルス幅を確保する第１の最小オンタイム回路５ａと、第
２の最小オンタイム回路５ｂと、前記第１の最小オンタ
イム回路５ａの出力と前記第２の最小オンタイム回路５
ｂの出力と、を各素子毎に集約すると共にオン信号のイ
ンターロックをとる回路１２ａ，１２ｂと、オン信号を
反転しオフ信号をつくる第１のオン信号反転回路６ａ
と、第２のオン信号反転回路６ｂと、所定のオフゲート
パルスを発生する第１のオフゲートパルス発生回路７ａ
と、第２のオフゲートバルス発生回路７ｂと、前記第１
のオフゲートパルス発生回路７ａの出力と前記第２のオ
フゲートパルス発生回路７ｂの出力とを各素子毎に集約
すると共にオン信号出力中はオフ信号を出力しないよう
にする回路１３ａ，１３ｂと、同時にオンすると直流電
圧源を短絡することになる、反対アームの自己消弧形素
子へのオフ信号を出力した後、所定の時間後に自己消弧
形素子へのオン信号を出力することを許可する回路１４
と、前記第１の最小オンタイム回路５ａの出力と前記第
２の最小オンタイム回路５ｂの出力とを集約したＯＲ回
路１５の出力よりデッドタイムをつくる回路８と、オン
信号のインターロック要索の集約回路９と、オン信号の
インターロック回路１０とを具備している。
【００２４】同時にオンすると直流電圧源を短絡するこ
とになる、反対アームの自己消弧形素子へのオフ信号を
出力した後、所定の時間後に自己消弧形素子へのオン信
号を出力することを許可する回路１４は、前記第１のオ
フゲートパルス発生回路７ａの出力と前記第２のオフゲ
ートパルス発生回路７ｂの出力とを集約するＯＲ回路１
４−１と、ＯＲ回路１４−１の出力である自己消弧形素
子へのオフ信号出力を入力とするディレイ回路１４−２
と、前記ディレイ回路１４−２の出力によりセットし前
記第１の最小オンタイム回路５ａの出力と前記第２の最
小オンタイム回路５ｂの出力とを集約したＯＲ回路１５
の出力であるオン信号出力によりリセットするセット／
リセットフリップフロップ回路１４−３とで構成されて
おり、自己消弧形素子へのオフ信号を出力した後、所定
の時間後に信号を出力する。
とになる、反対アームの自己消弧形素子へのオフ信号を
出力した後、所定の時間後に自己消弧形素子へのオン信
号を出力することを許可する回路１４は、前記第１のオ
フゲートパルス発生回路７ａの出力と前記第２のオフゲ
ートパルス発生回路７ｂの出力とを集約するＯＲ回路１
４−１と、ＯＲ回路１４−１の出力である自己消弧形素
子へのオフ信号出力を入力とするディレイ回路１４−２
と、前記ディレイ回路１４−２の出力によりセットし前
記第１の最小オンタイム回路５ａの出力と前記第２の最
小オンタイム回路５ｂの出力とを集約したＯＲ回路１５
の出力であるオン信号出力によりリセットするセット／
リセットフリップフロップ回路１４−３とで構成されて
おり、自己消弧形素子へのオフ信号を出力した後、所定
の時間後に信号を出力する。
【００２５】オン信号のインターロック要素の集約回路
９には、新たに反対アームの前記セット／リセットフリ
ップフロップ回路１４−３の出力信号１６´を反転した
信号が入力されることにより、反対アームの自己消弧形
素子へのオフ信号が出力した後、所定の時間後に自己消
弧形素子へのオン信号を出力することを許可する回路と
なる。
９には、新たに反対アームの前記セット／リセットフリ
ップフロップ回路１４−３の出力信号１６´を反転した
信号が入力されることにより、反対アームの自己消弧形
素子へのオフ信号が出力した後、所定の時間後に自己消
弧形素子へのオン信号を出力することを許可する回路と
なる。
【００２６】また、前記第１の最小オンタイム回路５ａ
の出力と前記第２の最小オンタイム回路５ｂの出力と、
を各素子毎に集約すると共にオン信号のインターロック
をとる回路１２ａ，１２ｂは、前記第１の最小オンタイ
ム回路５ａの出力と前記第２の最小オンタイム回路５ｂ
の出力とを集約するＯＲ回路１２−１と、前記セット／
リセットフリップフロップ回路１４−３の出力信号１６
´と後述するＡＮＤ回路１２−３の出力信号との論理和
をとるＯＲ回路１２−２と、ＯＲ回路１２−１の出力信
号とＯＲ回路１２−２の出力信号との論理積をとるＡＮ
Ｄ回路１２−３とからなり、オン信号の出力段において
もオン信号のインターロックをとる構成となっている。
つまり、一旦、オン信号が出力された後には、前記反対
アームのセット／リセットフリップフロップ回路の出力
１６´が「０」になってもオン信号を継続して出力する
ことができ、最小オンタイムを確実に確保できる構成と
なっている。
の出力と前記第２の最小オンタイム回路５ｂの出力と、
を各素子毎に集約すると共にオン信号のインターロック
をとる回路１２ａ，１２ｂは、前記第１の最小オンタイ
ム回路５ａの出力と前記第２の最小オンタイム回路５ｂ
の出力とを集約するＯＲ回路１２−１と、前記セット／
リセットフリップフロップ回路１４−３の出力信号１６
´と後述するＡＮＤ回路１２−３の出力信号との論理和
をとるＯＲ回路１２−２と、ＯＲ回路１２−１の出力信
号とＯＲ回路１２−２の出力信号との論理積をとるＡＮ
Ｄ回路１２−３とからなり、オン信号の出力段において
もオン信号のインターロックをとる構成となっている。
つまり、一旦、オン信号が出力された後には、前記反対
アームのセット／リセットフリップフロップ回路の出力
１６´が「０」になってもオン信号を継続して出力する
ことができ、最小オンタイムを確実に確保できる構成と
なっている。
【００２７】更に、前記第１のオフゲートパルス発生回
路７ａの出力と前記第２のオフゲートパルス発生回路７
ｂの出力とを各素子毎に集約すると共にオン信号出力中
はオフ信号を出力しないようにする回路１３ａ，１３ｂ
は、前記第１のオフゲートパルス発生回路７ａの出力と
前記第２のオフゲートパルス発生回路７ｂの出力とを集
約するＯＲ回路１３−１と、オン信号を反転する反転回
路１３−２と、ＯＲ回路１３−１の出力信号と反転回路
１３−２の出力信号との論理積をとるＡＮＤ回路１３−
３とからなる。このＡＮＤ回路１３−３を自己消弧形素
子の駆動回路へのオフ信号の出力段に設けることによ
り、オン信号出力中はオフ信号を出力しないようにして
いる。
路７ａの出力と前記第２のオフゲートパルス発生回路７
ｂの出力とを各素子毎に集約すると共にオン信号出力中
はオフ信号を出力しないようにする回路１３ａ，１３ｂ
は、前記第１のオフゲートパルス発生回路７ａの出力と
前記第２のオフゲートパルス発生回路７ｂの出力とを集
約するＯＲ回路１３−１と、オン信号を反転する反転回
路１３−２と、ＯＲ回路１３−１の出力信号と反転回路
１３−２の出力信号との論理積をとるＡＮＤ回路１３−
３とからなる。このＡＮＤ回路１３−３を自己消弧形素
子の駆動回路へのオフ信号の出力段に設けることによ
り、オン信号出力中はオフ信号を出力しないようにして
いる。
【００２８】以上の回路構成とすることにより、第１の
最小オンタイム回路５ａ内のＩＣが故障しても、第２の
最小オンタイム回路５ｂにより、最小オンタイムが確保
される。また、第１、第２の最小オンタイム回路の集約
１２ａ，１２ｂを多直列接続された自己消弧形素子に対
応するゲート回路の出力部毎に別々のパッケージのＩＣ
にすることにより、１２ａ，１２ｂが故障した際に、多
直列接続された自己消弧形素子に動作不良が生じること
はなくなる。
最小オンタイム回路５ａ内のＩＣが故障しても、第２の
最小オンタイム回路５ｂにより、最小オンタイムが確保
される。また、第１、第２の最小オンタイム回路の集約
１２ａ，１２ｂを多直列接続された自己消弧形素子に対
応するゲート回路の出力部毎に別々のパッケージのＩＣ
にすることにより、１２ａ，１２ｂが故障した際に、多
直列接続された自己消弧形素子に動作不良が生じること
はなくなる。
【００２９】また、第１のオフゲートパルス発生回路７
ａ内のＩＣが故障しても、第２のオフゲートパルス発生
回路７ｂにより、所定のオフゲートパルスが確保され
る。また、第１、第２のオフゲートパルス発生回路の集
約１３ａ，１３ｂを多直列接続された自己消弧形素子に
対応するゲート回路の出力部毎に別々のパッケージのＩ
Ｃにすることにより、１３ａ，１３ｂが故障した際に、
多直列接続された自己消弧形素子に動作不良が生じるこ
とはなくなる。
ａ内のＩＣが故障しても、第２のオフゲートパルス発生
回路７ｂにより、所定のオフゲートパルスが確保され
る。また、第１、第２のオフゲートパルス発生回路の集
約１３ａ，１３ｂを多直列接続された自己消弧形素子に
対応するゲート回路の出力部毎に別々のパッケージのＩ
Ｃにすることにより、１３ａ，１３ｂが故障した際に、
多直列接続された自己消弧形素子に動作不良が生じるこ
とはなくなる。
【００３０】さらに、反対アームの自己消弧形素子がオ
フ信号を出力した後に、該当素子にオン信号を与えるこ
とにより、直流短絡に到る上下アームの同時オンを防ぐ
ことができ、素子およびヒューズなどの保護機器に不具
合が生じることを防ぐことができる。
フ信号を出力した後に、該当素子にオン信号を与えるこ
とにより、直流短絡に到る上下アームの同時オンを防ぐ
ことができ、素子およびヒューズなどの保護機器に不具
合が生じることを防ぐことができる。
【００３１】（第２の実施形態）図２は、本発明の第２
の実施の形態の自己消弧形素子のゲート回路の構成例を
示す回路であり、図９と同一要素には同一符号を付し
て、その説明を省略し、ここでは異なる部分についての
み述べる。
の実施の形態の自己消弧形素子のゲート回路の構成例を
示す回路であり、図９と同一要素には同一符号を付し
て、その説明を省略し、ここでは異なる部分についての
み述べる。
【００３２】図２のゲート回路では、オン信号の最小パ
ルス幅を確保する最小オンタイム回路を第１の最小オン
タイム回路５ａと、第２の最小オンタイム回路５ｂとか
ら構成することで多重化し、前記第１の最小オンタイム
回路５ａの出力と前記第２の最小オンタイム回路５ｂの
出力とを各素子毎に集約するＯＲ回路１２−１ａ，１２
−１ｂとを設けている。
ルス幅を確保する最小オンタイム回路を第１の最小オン
タイム回路５ａと、第２の最小オンタイム回路５ｂとか
ら構成することで多重化し、前記第１の最小オンタイム
回路５ａの出力と前記第２の最小オンタイム回路５ｂの
出力とを各素子毎に集約するＯＲ回路１２−１ａ，１２
−１ｂとを設けている。
【００３３】以上の回路構成とすることにより、第１の
最小オンタイム回路５ａ内のＩＣが故障しても、第２の
最小オンタイム回路５ｂにより、最小オンタイムが確保
される。また、第１、第２の最小オンタイム回路の集約
回路１２−１ａ，１２−１ｂを多直列接続された自己消
弧形素子に対応するゲート回路の出力部毎に別々のパッ
ケージのＩＣにすることにより、１２−１ａ，１２−１
ｂが故障した際に、多直列接続された自己消弧形素子に
動作不良が生じることはなくなる。
最小オンタイム回路５ａ内のＩＣが故障しても、第２の
最小オンタイム回路５ｂにより、最小オンタイムが確保
される。また、第１、第２の最小オンタイム回路の集約
回路１２−１ａ，１２−１ｂを多直列接続された自己消
弧形素子に対応するゲート回路の出力部毎に別々のパッ
ケージのＩＣにすることにより、１２−１ａ，１２−１
ｂが故障した際に、多直列接続された自己消弧形素子に
動作不良が生じることはなくなる。
【００３４】（第３の実施形態）図３は、本発明の第３
の実施の形態の自己消弧形素子のゲート回路の構成例を
示す回路であり、図９と同一要素には同一符号を付し
て、その説明を省略し、ここでは異なる部分についての
み述べる。
の実施の形態の自己消弧形素子のゲート回路の構成例を
示す回路であり、図９と同一要素には同一符号を付し
て、その説明を省略し、ここでは異なる部分についての
み述べる。
【００３５】図３のゲート回路では、オン信号の最小パ
ルス幅を確保する最小オンタイム回路を第１の最小オン
タイム回路５ａと、第２の最小オンタイム回路５ｂとか
ら構成することで多重化し、更にオン信号を反転してオ
フ信号をつくるオン信号反転回路を第１のオン信号反転
回路６ａと、第２のオン信号反転回路６ｂとから構成し
て多重化し、オフゲートパルスを発生させる第１のオフ
ゲートパルス発生回路７ａと、第２のオフゲートパルス
発生回路７ｂと、多直列接続された自己消弧形素子毎に
前記オフゲートパルス発生回路の出力７ａ，７ｂを集約
する回路１３−１ａ，１３−１ｂを設けている。
ルス幅を確保する最小オンタイム回路を第１の最小オン
タイム回路５ａと、第２の最小オンタイム回路５ｂとか
ら構成することで多重化し、更にオン信号を反転してオ
フ信号をつくるオン信号反転回路を第１のオン信号反転
回路６ａと、第２のオン信号反転回路６ｂとから構成し
て多重化し、オフゲートパルスを発生させる第１のオフ
ゲートパルス発生回路７ａと、第２のオフゲートパルス
発生回路７ｂと、多直列接続された自己消弧形素子毎に
前記オフゲートパルス発生回路の出力７ａ，７ｂを集約
する回路１３−１ａ，１３−１ｂを設けている。
【００３６】前記第１、第２のオン信号反転回路６ａ，
６ｂは、前記第１の最小オンタイム回路５ａの出力と前
記第２の最小オンタイム回路５ｂの出力とを集約するＯ
Ｒ回路６−１と、ＯＲ回路６−１の出力信号を反転する
反転回路６−２とから構成される。また、前記のオフゲ
ートパルス発生回路の出力を集約するＯＲ回路１３−１
ａ，１３−１ｂは別々のパッケージのＩＣで構成されて
いる。
６ｂは、前記第１の最小オンタイム回路５ａの出力と前
記第２の最小オンタイム回路５ｂの出力とを集約するＯ
Ｒ回路６−１と、ＯＲ回路６−１の出力信号を反転する
反転回路６−２とから構成される。また、前記のオフゲ
ートパルス発生回路の出力を集約するＯＲ回路１３−１
ａ，１３−１ｂは別々のパッケージのＩＣで構成されて
いる。
【００３７】以上の回路構成とすることにより、第１の
オフゲートパルス発生回路７ａのＩＣが故障しても、第
２のオフゲートパルス発生回路７ｂにより、所定のオフ
ゲートパルスが確保される。また、第１、第２のオフゲ
ートパルス発生回路の集約回路１３−１ａ，１３−１ｂ
を多直列接続された自己消弧形素子に対応するゲート回
路の出力部毎に別々のパッケージのＩＣにすることによ
り、１３−１ａ，１３−１ｂが故障した際に、多直列接
続された自己消弧形素子に動作不良が生じることはなく
なる。
オフゲートパルス発生回路７ａのＩＣが故障しても、第
２のオフゲートパルス発生回路７ｂにより、所定のオフ
ゲートパルスが確保される。また、第１、第２のオフゲ
ートパルス発生回路の集約回路１３−１ａ，１３−１ｂ
を多直列接続された自己消弧形素子に対応するゲート回
路の出力部毎に別々のパッケージのＩＣにすることによ
り、１３−１ａ，１３−１ｂが故障した際に、多直列接
続された自己消弧形素子に動作不良が生じることはなく
なる。
【００３８】（第４の実施形態）図４は、本発明の第４
の実施の形態の自己消弧形素子のゲート回路の構成例を
示す回路であり、図２と同一要素には同一符号を付し
て、その説明を省略し、ここで異なる部分についてのみ
述べる。
の実施の形態の自己消弧形素子のゲート回路の構成例を
示す回路であり、図２と同一要素には同一符号を付し
て、その説明を省略し、ここで異なる部分についてのみ
述べる。
【００３９】図４のゲート回路では、第１の最小オンタ
イム回路５ａの出力と、第２の最小オンタイム回路５ｂ
の出力との集約をＩＣで行うのではなく、ダイオード１
７ａ，１７ｂで行う。
イム回路５ａの出力と、第２の最小オンタイム回路５ｂ
の出力との集約をＩＣで行うのではなく、ダイオード１
７ａ，１７ｂで行う。
【００４０】（第５の実施形態）図５は、本発明の第５
の実施の形態の自己消弧形素子のゲート回路の構成例を
示す回路であり、図３と同一要素には同一符号を付し
て、その説明を省略し、ここで異なる部分についてのみ
述べる。
の実施の形態の自己消弧形素子のゲート回路の構成例を
示す回路であり、図３と同一要素には同一符号を付し
て、その説明を省略し、ここで異なる部分についてのみ
述べる。
【００４１】図５のゲート回路では、第１のオフゲート
パルス発生回路７ａの出力と、第２のオフゲートパルス
発生回路７ｂの出力との集約をＩＣで行うのではなく、
ダイオード１８ａ，１８ｂで行う。
パルス発生回路７ａの出力と、第２のオフゲートパルス
発生回路７ｂの出力との集約をＩＣで行うのではなく、
ダイオード１８ａ，１８ｂで行う。
【００４２】（第６の実施形態）図６は、本発明の第６
の実施の形態の自己消弧形素子のゲート回路の構成例を
示す回路であり、図９と同一要素には同一符号を付し
て、その説明を省略し、ここで異なる部分についてのみ
述べる。
の実施の形態の自己消弧形素子のゲート回路の構成例を
示す回路であり、図９と同一要素には同一符号を付し
て、その説明を省略し、ここで異なる部分についてのみ
述べる。
【００４３】図６のゲート回路では、自己消弧形素子へ
のオフ信号出力によりセットしオン信号出力によりリセ
ットするセット／リセットフリップフロップ回路１４−
３が追加され、セット／リセットフリップフロップ回路
１４−３の出力信号を反転しオン信号のインターロック
回路１０の一方の入力としている。
のオフ信号出力によりセットしオン信号出力によりリセ
ットするセット／リセットフリップフロップ回路１４−
３が追加され、セット／リセットフリップフロップ回路
１４−３の出力信号を反転しオン信号のインターロック
回路１０の一方の入力としている。
【００４４】つまり、同時にオンすると直流電圧源を短
絡することになる反対アームの前記セットリセットフリ
ップフロップ回路１４−３の出力をオン信号のインター
ロック回路１０に入力している。
絡することになる反対アームの前記セットリセットフリ
ップフロップ回路１４−３の出力をオン信号のインター
ロック回路１０に入力している。
【００４５】これにより、反対アームにオフゲート信号
が出力されたことを確認して自己消弧形素子にオン信号
を出力することになり、上下アームの同時オンによる直
流短絡を防ぐことができる。
が出力されたことを確認して自己消弧形素子にオン信号
を出力することになり、上下アームの同時オンによる直
流短絡を防ぐことができる。
【００４６】（第７の実施形態）図７は、本発明の第７
の実施の形態の自己消弧形素子のゲート回路の構成例を
示す回路であり、図６と同一要素には同一符号を付し
て、その説明を省略し、ここで異なる部分についてのみ
述べる。
の実施の形態の自己消弧形素子のゲート回路の構成例を
示す回路であり、図６と同一要素には同一符号を付し
て、その説明を省略し、ここで異なる部分についてのみ
述べる。
【００４７】図７のゲート回路では、セット／リセット
フリップフロップ回路１４−３の入力にオンディレイ回
路１４−２を付加した構成となっている。このオンディ
レイ回路により、同時にオンすると直流短絡を招く上下
アームに対し両方のアームにオン信号を与えない時間で
あるデッドタイムを確保することができる。
フリップフロップ回路１４−３の入力にオンディレイ回
路１４−２を付加した構成となっている。このオンディ
レイ回路により、同時にオンすると直流短絡を招く上下
アームに対し両方のアームにオン信号を与えない時間で
あるデッドタイムを確保することができる。
【００４８】（第８の実施形態）図８は、本発明の第８
の実施の形態の自己消弧形素子のゲート回路の構成例を
示す回路であり、図９と同一要素には同一符号を付し
て、その説明を省略し、ここで異なる部分についてのみ
述べる。
の実施の形態の自己消弧形素子のゲート回路の構成例を
示す回路であり、図９と同一要素には同一符号を付し
て、その説明を省略し、ここで異なる部分についてのみ
述べる。
【００４９】図８のゲート回路では、自己消弧形素子へ
のオフ信号を、オン信号を反転する反転回路１３−２の
出力信号と、オフ信号との論理積をとるＡＮＤ回路１３
−３の出力信号とする。これにより最小オンタイム中に
オフ側のＩＣが故障したとしても、最小オンタイムが確
保される前にオフ信号が出力されるのを防ぐことができ
る。
のオフ信号を、オン信号を反転する反転回路１３−２の
出力信号と、オフ信号との論理積をとるＡＮＤ回路１３
−３の出力信号とする。これにより最小オンタイム中に
オフ側のＩＣが故障したとしても、最小オンタイムが確
保される前にオフ信号が出力されるのを防ぐことができ
る。
【００５０】
【発明の効果】以上詳述したように、本発明の請求項１
に係る自己消弧形素子のゲート回路では、いずれかの最
小オンタイム手段が故障したとしても複数の最小オンタ
イム手段の内１つの最小オンタイム手段が動作していれ
ば最小オンタイムを確保することができ、いずれかのオ
ンパルス集約手段が故障したとしても多直列接続された
自己消弧形素子に動作不良が生じることはなくなり、ま
た、いずれかのオフゲートパルス発生手段が故障したと
しても複数のオフゲートパルス発生手段の内１つのオフ
ゲートパルス発生手段が動作していればオフゲートパル
スを確保することができ、いずれかのオフパルス集約手
段が故障したとしても多直列接続された自己消弧形素子
に動作不良が生じることはなくなり、更に、反対アーム
にオフパルスが出力されたことを確認してオン信号を出
力することになり、上下アームの同時オンによる直流短
絡を防ぐことができ、また、オフパルス遮断手段によ
り、オフゲートパルス発生手段が故障したとしても、最
小オンタイムが確保される前にオフ信号が出力されるの
を防ぐことができる。
に係る自己消弧形素子のゲート回路では、いずれかの最
小オンタイム手段が故障したとしても複数の最小オンタ
イム手段の内１つの最小オンタイム手段が動作していれ
ば最小オンタイムを確保することができ、いずれかのオ
ンパルス集約手段が故障したとしても多直列接続された
自己消弧形素子に動作不良が生じることはなくなり、ま
た、いずれかのオフゲートパルス発生手段が故障したと
しても複数のオフゲートパルス発生手段の内１つのオフ
ゲートパルス発生手段が動作していればオフゲートパル
スを確保することができ、いずれかのオフパルス集約手
段が故障したとしても多直列接続された自己消弧形素子
に動作不良が生じることはなくなり、更に、反対アーム
にオフパルスが出力されたことを確認してオン信号を出
力することになり、上下アームの同時オンによる直流短
絡を防ぐことができ、また、オフパルス遮断手段によ
り、オフゲートパルス発生手段が故障したとしても、最
小オンタイムが確保される前にオフ信号が出力されるの
を防ぐことができる。
【００５１】本発明の請求項２に係る自己消弧形素子の
ゲート回路では、オン信号は複数の最小オンタイム手段
に入力され、この最小オンタイム手段の出力が各自己消
弧形素子毎に設けられた集約手段により集約され、各自
己消弧形素子にオンパルスとして与えられることによ
り、いずれかの最小オンタイム手段が故障したとしても
複数の最小オンタイム手段の内１つの最小オンタイム手
段が動作していれば最小オンタイムを確保することがで
き、また、いずれかの集約手段が故障したとしても多直
列接続された自己消弧形素子に動作不良が生じることは
なくなる。
ゲート回路では、オン信号は複数の最小オンタイム手段
に入力され、この最小オンタイム手段の出力が各自己消
弧形素子毎に設けられた集約手段により集約され、各自
己消弧形素子にオンパルスとして与えられることによ
り、いずれかの最小オンタイム手段が故障したとしても
複数の最小オンタイム手段の内１つの最小オンタイム手
段が動作していれば最小オンタイムを確保することがで
き、また、いずれかの集約手段が故障したとしても多直
列接続された自己消弧形素子に動作不良が生じることは
なくなる。
【００５２】本発明の請求項３に係る自己消弧形素子の
ゲート回路では、オフ信号は複数のオフゲートパルス発
生手段に入力され、このオフゲートパルス発生手段の出
力が各自己消弧形素子毎に設けられた集約手段により集
約され、各自己消弧形素子にオフパルスとして与えられ
ることにより、いずれかのオフゲートパルス発生手段が
故障したとしても複数のオフゲートパルス発生手段の内
１つのオフゲートパルス発生手段が動作していればオフ
ゲートパルスを確保することができ、また、いずれかの
集約手段が故障したとしても多直列接続された自己消弧
形素子に動作不良が生じることはなくなる。
ゲート回路では、オフ信号は複数のオフゲートパルス発
生手段に入力され、このオフゲートパルス発生手段の出
力が各自己消弧形素子毎に設けられた集約手段により集
約され、各自己消弧形素子にオフパルスとして与えられ
ることにより、いずれかのオフゲートパルス発生手段が
故障したとしても複数のオフゲートパルス発生手段の内
１つのオフゲートパルス発生手段が動作していればオフ
ゲートパルスを確保することができ、また、いずれかの
集約手段が故障したとしても多直列接続された自己消弧
形素子に動作不良が生じることはなくなる。
【００５３】本発明の請求項４に係る自己消弧形素子の
ゲート回路では、請求項２記載の自己消弧形素子のゲー
ト回路において、集約手段が最小オンタイム手段の出力
にアノード端子を接続され互いのカソード端子同士が接
続された複数のダイオードから構成されているので、Ｉ
Ｃで構成する場合に比べ安価で故障の可能性も低くな
る。
ゲート回路では、請求項２記載の自己消弧形素子のゲー
ト回路において、集約手段が最小オンタイム手段の出力
にアノード端子を接続され互いのカソード端子同士が接
続された複数のダイオードから構成されているので、Ｉ
Ｃで構成する場合に比べ安価で故障の可能性も低くな
る。
【００５４】本発明の請求項５に係る自己消弧形素子の
ゲート回路では、請求項３記載の自己消弧形素子のゲー
ト回路において、集約手段がオフゲートパルス発生手段
の出力にアノード端子を接続され互いのカソード端子同
士が接続された複数のダイオードから構成されているの
で、ＩＣで構成する場合に比べ安価で故障の可能性も低
くなる。
ゲート回路では、請求項３記載の自己消弧形素子のゲー
ト回路において、集約手段がオフゲートパルス発生手段
の出力にアノード端子を接続され互いのカソード端子同
士が接続された複数のダイオードから構成されているの
で、ＩＣで構成する場合に比べ安価で故障の可能性も低
くなる。
【００５５】本発明の請求項６に係る自己消弧形素子の
ゲート回路では、同時にオンすると直流電圧源を短絡す
ることになる反対アームの自己消弧形素子に対するオフ
パルスをオフパルス検出手段で検出し、インターロック
手段ではオフパルス検出手段がオフパルスを検出すると
オン信号を出力することで、反対アームにオフパルスが
出力されたことを確認してオン信号を出力することにな
り、上下アームの同時オンによる直流短絡を防ぐことが
できる。
ゲート回路では、同時にオンすると直流電圧源を短絡す
ることになる反対アームの自己消弧形素子に対するオフ
パルスをオフパルス検出手段で検出し、インターロック
手段ではオフパルス検出手段がオフパルスを検出すると
オン信号を出力することで、反対アームにオフパルスが
出力されたことを確認してオン信号を出力することにな
り、上下アームの同時オンによる直流短絡を防ぐことが
できる。
【００５６】本発明の請求項７に係る自己消弧形素子の
ゲート回路では、同時にオンすると直流電圧源を短絡す
ることになる反対アームの自己消弧形素子に対するオフ
パルスを所定時限遅らせた信号をオフパルス検出手段で
検出し、インターロック手段ではオフパルス検出手段が
オフパルスを検出するとオン信号を出力することで、反
対アームにオフパルスが出力された所定時限後にオン信
号を出力することになり、同時にオンすると直流短絡を
招く上下アーム両方にオン信号を与えないデッドタイム
を確保することができる。
ゲート回路では、同時にオンすると直流電圧源を短絡す
ることになる反対アームの自己消弧形素子に対するオフ
パルスを所定時限遅らせた信号をオフパルス検出手段で
検出し、インターロック手段ではオフパルス検出手段が
オフパルスを検出するとオン信号を出力することで、反
対アームにオフパルスが出力された所定時限後にオン信
号を出力することになり、同時にオンすると直流短絡を
招く上下アーム両方にオン信号を与えないデッドタイム
を確保することができる。
【００５７】本発明の請求項８に係る自己消弧形素子の
ゲート回路では、オフパルス遮断手段により最小オンタ
イム手段がオンパルスを出力中はオフゲートパルス発生
手段の出力を遮断することにより、オフゲートパルス発
生手段が故障したとしても、最小オンタイムが確保され
る前にオフ信号が出力されるのを防ぐことができる。
ゲート回路では、オフパルス遮断手段により最小オンタ
イム手段がオンパルスを出力中はオフゲートパルス発生
手段の出力を遮断することにより、オフゲートパルス発
生手段が故障したとしても、最小オンタイムが確保され
る前にオフ信号が出力されるのを防ぐことができる。
【図１】本発明の第１の実施形態の自己消弧形素子のゲ
ート回路の構成図。
ート回路の構成図。
【図２】本発明の第２の実施形態の自己消弧形素子のゲ
ート回路の構成図。
ート回路の構成図。
【図３】本発明の第３の実施形態の自己消弧形素子のゲ
ート回路の構成図。
ート回路の構成図。
【図４】本発明の第４の実施形態の自己消弧形素子のゲ
ート回路の構成図。
ート回路の構成図。
【図５】本発明の第５の実施形態の自己消弧形素子のゲ
ート回路の構成図。
ート回路の構成図。
【図６】本発明の第６の実施形態の自己消弧形素子のゲ
ート回路の構成図。
ート回路の構成図。
【図７】本発明の第７の実施形態の自己消弧形素子のゲ
ート回路の構成図。
ート回路の構成図。
【図８】本発明の第８の実施形態の自己消弧形素子のゲ
ート回路の構成図。
ート回路の構成図。
【図９】従来の自己消弧形素子のゲート回路の構成図。
１・・・自己消弧形素子 ２・・・ゲート駆動回路 ３ａ・・・オン信号送信用ライトガイド ３ｂ・・・オフ信号送信用ライトガイド ４・・・ゲート回路 ５、５ａ、５ｂ・・・最小オンタイム回路 ５−１・・・ワンショット回路 ５−２・・・ＯＲ回路 ６、６ａ、６ｂ・・・オン信号の反転回路 ７、７ａ、７ｂ・・・オフゲートパルス発生回路 ８・・・デッドタイム回路 ９・・・インターロックの集約回路 １０・・・オン信号のインターロック回路 １１・・・デッドタイム回路の出力信号 １１´・・・反対アームのデッドタイム回路の出力信号 １２−１、１２−２、１３−１、１４−１・・・ＯＲ回
路 １２−３、１３−３・・・ＡＮＤ回路 １３−２・・・反転回路 １４−２・・・オンディレイ回路 １４−３・・・セット／リセットフリップフロップ回路 １５・・・ＯＲ回路 １６・・・セット／リセットフリップフロップ回路の出
力信号 １６´・・・反対アームのセット／リセットフリップフ
ロップ回路の出力信号 １７ａ、１７ｂ、１８ａ、１８ｂ・・・ダイオード
路 １２−３、１３−３・・・ＡＮＤ回路 １３−２・・・反転回路 １４−２・・・オンディレイ回路 １４−３・・・セット／リセットフリップフロップ回路 １５・・・ＯＲ回路 １６・・・セット／リセットフリップフロップ回路の出
力信号 １６´・・・反対アームのセット／リセットフリップフ
ロップ回路の出力信号 １７ａ、１７ｂ、１８ａ、１８ｂ・・・ダイオード
Claims (8)
- 【請求項１】 入力されたオン信号の立ち上がりから所
定時間は入力信号のパルス幅に関係なくオン信号を立ち
下げず所定のパルス幅を確保する最小オンタイム手段
と、この最小オンタイム手段の出力を反転しオフ信号を
生成するオフ信号生成手段と、このオフ信号の立ち上が
りから所定時間のパルス幅のオフパルスを出力するオフ
ゲートパルス発生手段とを有する自己消弧形素子のゲー
ト回路において、前記最小オンタイム手段を複数設け、
この複数の最小オンタイム手段の出力を多直列接続され
た自己消弧形素子の各素子毎に集約する集約手段と、前
記オフゲートパルス発生手段を複数設け、この複数のオ
フゲートパルス発生手段の出力を多直列接続された自己
消弧形素子の各素子毎に集約する集約手段と、反対アー
ムの自己消弧形素子のオフパルスが出力されると検出信
号を出力するオフパルス検出手段と、このオフパルス検
出手段の検出信号によりオン信号の出力を許可するイン
ターロック手段と、前記最小オンタイム手段がオンパル
スを出力中は前記オフゲートパルス発生手段の出力を遮
断するオフパルス遮断手段とを具備したことを特徴とす
る自己消弧形素子のゲート回路。 - 【請求項２】 入力されたオン信号の立ち上がりから所
定時間は入力信号のパルス幅に関係なくオン信号を立ち
下げず所定のパルス幅を確保する最小オンタイム手段
と、この最小オンタイム手段の出力を反転しオフ信号を
生成するオフ信号生成手段と、このオフ信号の立ち上が
りから所定時間のパルス幅のオフパルスを出力するオフ
ゲートパルス発生手段とを有する自己消弧形素子のゲー
ト回路において、前記最小オンタイム手段を複数設け、
この複数の最小オンタイム手段の出力を多直列接続され
た自己消弧形素子の各素子毎に集約する集約手段とを具
備したことを特徴とする自己消弧形素子のゲート回路。 - 【請求項３】 入力されたオン信号の立ち上がりから所
定時間は入力信号のパルス幅に関係なくオン信号を立ち
下げず所定のパルス幅を確保する最小オンタイム手段
と、この最小オンタイム手段の出力を反転しオフ信号を
生成するオフ信号生成手段と、このオフ信号の立ち上が
りから所定時間のパルス幅のオフパルスを出力するオフ
ゲートパルス発生手段とを有する自己消弧形素子のゲー
ト回路において、前記オフゲートパルス発生手段を複数
設け、この複数のオフゲートパルス発生手段の出力を多
直列接続された自己消弧形素子の各素子毎に集約する集
約手段とを具備したことを特徴とする自己消弧形素子の
ゲート回路。 - 【請求項４】 請求項２記載の自己消弧形素子のゲート
回路において、前記集約手段は前記最小オンタイム手段
の出力にアノード端子を接続され互いのカソード端子同
士が接続された複数のダイオードからなることを特徴と
する自己消弧形素子のゲート回路。 - 【請求項５】 請求項３記載の自己消弧形素子のゲート
回路において、前記集約手段は前記オフゲートパルス発
生手段の出力にアノード端子を接続され互いのカソード
端子同士が接続された複数のダイオードからなることを
特徴とする自己消弧形素子のゲート回路。 - 【請求項６】 入力されたオン信号の立ち上がりから所
定時間は入力信号のパルス幅に関係なくオン信号を立ち
下げず所定のパルス幅を確保する最小オンタイム手段
と、この最小オンタイム手段の出力を反転しオフ信号を
生成するオフ信号生成手段と、このオフ信号の立ち上が
りから所定時間のパルス幅のオフパルスを出力するオフ
ゲートパルス発生手段とを有する自己消弧形素子のゲー
ト回路において、反対アームの自己消弧形素子のオフパ
ルスが出力されると検出信号を出力するオフパルス検出
手段と、このオフパルス検出手段の検出信号によりオン
信号の出力を許可するインターロック手段とを具備した
ことを特徴とする自己消弧形素子のゲート回路。 - 【請求項７】 入力されたオン信号の立ち上がりから所
定時間は入力信号のパルス幅に関係なくオン信号を立ち
下げず所定のパルス幅を確保する最小オンタイム手段
と、この最小オンタイム手段の出力を反転しオフ信号を
生成するオフ信号生成手段と、このオフ信号の立ち上が
りから所定時間のパルス幅のオフパルスを出力するオフ
ゲートパルス発生手段とを有する自己消弧形素子のゲー
ト回路において、反対アームの自己消弧形素子のオフパ
ルスが出力された所定時限後に検出信号を出力するオフ
パルス検出手段と、このオフパルス検出手段の検出信号
によりオン信号の出力を許可するインターロック手段と
を具備したことを特徴とする自己消弧形素子のゲート回
路。 - 【請求項８】 入力されたオン信号の立ち上がりから所
定時間は入力信号のパルス幅に関係なくオン信号を立ち
下げず所定のパルス幅を確保する最小オンタイム手段
と、この最小オンタイム手段の出力を反転しオフ信号を
生成するオフ信号生成手段と、このオフ信号の立ち上が
りから所定時間のパルス幅のオフパルスを出力するオフ
ゲートパルス発生手段とを有する自己消弧形素子のゲー
ト回路において、前記最小オンタイム手段がオンパルス
を出力中は前記オフゲートパルス発生手段の出力を遮断
するオフパルス遮断手段とを具備したことを特徴とする
自己消弧形素子のゲート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01850398A JP3478721B2 (ja) | 1998-01-30 | 1998-01-30 | 自己消弧形素子のゲート回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01850398A JP3478721B2 (ja) | 1998-01-30 | 1998-01-30 | 自己消弧形素子のゲート回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11215805A true JPH11215805A (ja) | 1999-08-06 |
| JP3478721B2 JP3478721B2 (ja) | 2003-12-15 |
Family
ID=11973437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01850398A Expired - Lifetime JP3478721B2 (ja) | 1998-01-30 | 1998-01-30 | 自己消弧形素子のゲート回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3478721B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359964A (ja) * | 2001-05-31 | 2002-12-13 | Fuji Electric Co Ltd | 半導体スイッチング素子の駆動装置及び電力変換器の駆動装置 |
| JP2008228147A (ja) * | 2007-03-15 | 2008-09-25 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換器のゲートパルス発生回路 |
| JP2009027872A (ja) * | 2007-07-23 | 2009-02-05 | Toshiba Mitsubishi-Electric Industrial System Corp | 半導体電力変換装置 |
| CN102005905A (zh) * | 2010-12-28 | 2011-04-06 | 易事特电力系统技术有限公司 | 一种自激振荡式scr驱动互锁电路 |
-
1998
- 1998-01-30 JP JP01850398A patent/JP3478721B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359964A (ja) * | 2001-05-31 | 2002-12-13 | Fuji Electric Co Ltd | 半導体スイッチング素子の駆動装置及び電力変換器の駆動装置 |
| JP2008228147A (ja) * | 2007-03-15 | 2008-09-25 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換器のゲートパルス発生回路 |
| JP2009027872A (ja) * | 2007-07-23 | 2009-02-05 | Toshiba Mitsubishi-Electric Industrial System Corp | 半導体電力変換装置 |
| CN102005905A (zh) * | 2010-12-28 | 2011-04-06 | 易事特电力系统技术有限公司 | 一种自激振荡式scr驱动互锁电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3478721B2 (ja) | 2003-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5431398B2 (ja) | ブリッジングユニット | |
| US9209718B2 (en) | Fail safe circuit | |
| KR101756578B1 (ko) | 전원 장치 | |
| JPH0638694B2 (ja) | 直列接続の制御ターンオフ半導体素子の同時導通防止のための方法と装置 | |
| JP2003134797A (ja) | パワーデバイスの駆動回路 | |
| JP2000350465A (ja) | ３レベルインバータ | |
| JP2004129378A (ja) | 電力用半導体素子のゲート駆動回路 | |
| JP5944067B1 (ja) | 電力変換装置 | |
| JPH11215805A (ja) | 自己消弧形素子のゲート回路 | |
| US6807038B2 (en) | Semiconductor device | |
| JPH04229016A (ja) | 大電流用１／４ブリッジ回路 | |
| JPH04121060A (ja) | 半導体電力変換システム | |
| JP2002369542A (ja) | 半導体パワーモジュールおよび電力変換装置 | |
| JPH10164854A (ja) | 電力変換器 | |
| JP2009118580A (ja) | 車両用回転電機装置 | |
| JP2020141550A (ja) | スイッチの駆動装置 | |
| US20160079846A1 (en) | Fault recovery for multi-phase power converters | |
| US20220345125A1 (en) | Circuit arrangement for controlling a plurality of semiconductor switches connected in parallel | |
| US20170358982A1 (en) | Multi-phase power conversion device control circuit | |
| JPH05219752A (ja) | 電力変換装置の短絡保護装置 | |
| KR0133530B1 (ko) | 구동회로 | |
| JP2005185003A (ja) | 電力変換装置の保護装置 | |
| JPH09182463A (ja) | 電圧形インバータのアーム短絡検出装置 | |
| EP3657663A1 (en) | Inverter, vehicle and method for operating an inverter | |
| SU1401592A1 (ru) | Коммутирующее устройство |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |