JP2002359964A - 半導体スイッチング素子の駆動装置及び電力変換器の駆動装置 - Google Patents
半導体スイッチング素子の駆動装置及び電力変換器の駆動装置Info
- Publication number
- JP2002359964A JP2002359964A JP2001164976A JP2001164976A JP2002359964A JP 2002359964 A JP2002359964 A JP 2002359964A JP 2001164976 A JP2001164976 A JP 2001164976A JP 2001164976 A JP2001164976 A JP 2001164976A JP 2002359964 A JP2002359964 A JP 2002359964A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switching
- switching element
- pulse width
- drive device
- power converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 半導体スイッチング素子に逆並列された環流
ダイオードが極端に短い時間幅でオンすることがないよ
うにして、スパイク電圧や電圧振動等により環流ダイオ
ードが破壊されるのを防止する。 【解決手段】 環流ダイオード２２，３２が逆並列に接
続された半導体スイッチング素子２１，３１の駆動装置
において、半導体スイッチング素子２１，３１がほぼ１
μｓｅｃ以上のオフ期間を保持するように最少オフパル
ス幅を設定する。
ダイオードが極端に短い時間幅でオンすることがないよ
うにして、スパイク電圧や電圧振動等により環流ダイオ
ードが破壊されるのを防止する。 【解決手段】 環流ダイオード２２，３２が逆並列に接
続された半導体スイッチング素子２１，３１の駆動装置
において、半導体スイッチング素子２１，３１がほぼ１
μｓｅｃ以上のオフ期間を保持するように最少オフパル
ス幅を設定する。
Description
【０００１】
【発明の属する技術分野】本発明は、環流ダイオードが
逆並列に接続された絶縁ゲートバイポーラトランジスタ
（ＩＧＢＴ）やバイポーラトランジスタ等の半導体スイ
ッチング素子のゲートまたはベースを駆動する駆動装
置、及び、これらの半導体スイッチング素子により構成
されるアームを備えた電圧形インバータ等の電力変換器
の駆動装置に関し、特に、半導体スイッチング素子のオ
フ期間を最適に制御するための駆動装置に関するもので
ある。
逆並列に接続された絶縁ゲートバイポーラトランジスタ
（ＩＧＢＴ）やバイポーラトランジスタ等の半導体スイ
ッチング素子のゲートまたはベースを駆動する駆動装
置、及び、これらの半導体スイッチング素子により構成
されるアームを備えた電圧形インバータ等の電力変換器
の駆動装置に関し、特に、半導体スイッチング素子のオ
フ期間を最適に制御するための駆動装置に関するもので
ある。
【０００２】
【従来の技術】半導体スイッチング素子は、家電分野、
情報処理分野、産業分野等、各種分野において幅広く利
用されている基本的な能動素子である。特に、情報処理
分野における安定化電源や産業分野、車両分野における
モータ駆動装置等では、図３（Ａ）に示すような環流ダ
イオードを備えた三相インバータ（三相電圧形インバー
タ）や図３（Ｂ）に示す直流チョッパが、電力変換器の
基本回路としてそれぞれ広く利用されている。
情報処理分野、産業分野等、各種分野において幅広く利
用されている基本的な能動素子である。特に、情報処理
分野における安定化電源や産業分野、車両分野における
モータ駆動装置等では、図３（Ａ）に示すような環流ダ
イオードを備えた三相インバータ（三相電圧形インバー
タ）や図３（Ｂ）に示す直流チョッパが、電力変換器の
基本回路としてそれぞれ広く利用されている。
【０００３】なお、図３（Ａ），（Ｂ）において、Ｐ，
Ｎはそれぞれ直流入力端子、２１，３１はＩＧＢＴ等の
半導体スイッチング素子、２２，３２は半導体スイッチ
ング素子２１，３１に逆並列接続された環流ダイオー
ド、２３は交流出力端子、２４，３４は駆動回路、３３
は負荷インダクタンス、３５は負荷インダクタンス３３
に並列接続された環流ダイオードである。上記構成にお
いて、半導体スイッチング素子２１，３１は駆動回路２
４，３４からのゲート駆動信号によりオン、オフを繰り
返して電力制御を行い、出力端子２３や負荷インダクタ
ンス３３に電力を供給している。
Ｎはそれぞれ直流入力端子、２１，３１はＩＧＢＴ等の
半導体スイッチング素子、２２，３２は半導体スイッチ
ング素子２１，３１に逆並列接続された環流ダイオー
ド、２３は交流出力端子、２４，３４は駆動回路、３３
は負荷インダクタンス、３５は負荷インダクタンス３３
に並列接続された環流ダイオードである。上記構成にお
いて、半導体スイッチング素子２１，３１は駆動回路２
４，３４からのゲート駆動信号によりオン、オフを繰り
返して電力制御を行い、出力端子２３や負荷インダクタ
ンス３３に電力を供給している。
【０００４】
【発明が解決しようとする課題】図３に示した従来の回
路構成では、駆動回路２４，３４の出力信号のオフ期間
（半導体スイッチング素子２１，３１のオフパルス幅）
を制御する手段を備えていない。従って、図４（Ａ）に
示すように半導体スイッチング素子がオンからオフにな
った後、１μｓｅｃ以下という極めて短い時間幅（オフ
パルス幅）で再びオンする事態が起こる可能性がある。
路構成では、駆動回路２４，３４の出力信号のオフ期間
（半導体スイッチング素子２１，３１のオフパルス幅）
を制御する手段を備えていない。従って、図４（Ａ）に
示すように半導体スイッチング素子がオンからオフにな
った後、１μｓｅｃ以下という極めて短い時間幅（オフ
パルス幅）で再びオンする事態が起こる可能性がある。
【０００５】このようにオフパルス幅が極めて短い場合
には、半導体スイッチング素子２１，３１に逆並列接続
された環流ダイオード２２，３２が極めて短い期間、オ
ン状態となり、直ちに逆回復状態を経てオフ状態とな
る。ここで、図５は環流ダイオードの様々な順電流オン
パルス幅（ｔｗ）における電流、電圧の逆回復波形を示
している。なお、このデータは、１８００Ｖ／８００Ａ
のＩＧＢＴモジュールに備えられた環流ダイオードを対
象としたものである。
には、半導体スイッチング素子２１，３１に逆並列接続
された環流ダイオード２２，３２が極めて短い期間、オ
ン状態となり、直ちに逆回復状態を経てオフ状態とな
る。ここで、図５は環流ダイオードの様々な順電流オン
パルス幅（ｔｗ）における電流、電圧の逆回復波形を示
している。なお、このデータは、１８００Ｖ／８００Ａ
のＩＧＢＴモジュールに備えられた環流ダイオードを対
象としたものである。
【０００６】例えば、図５のａ）に示すようにオンパル
ス幅が０．５μｓｅｃと極端に短い状態での逆回復時に
は、極めて大きいスパイク電圧が発生するとともに逆電
圧の傾きも大きくなり、更には電圧波形の振動が発生す
る。これにより、環流ダイオード２２，３２が破壊して
しまうおそれがあった。
ス幅が０．５μｓｅｃと極端に短い状態での逆回復時に
は、極めて大きいスパイク電圧が発生するとともに逆電
圧の傾きも大きくなり、更には電圧波形の振動が発生す
る。これにより、環流ダイオード２２，３２が破壊して
しまうおそれがあった。
【０００７】上述したスパイク電圧や逆電圧の傾きが大
きくなるのは、環流ダイオードのオン期間が極めて短い
ため、環流ダイオードの高抵抗層に少数キャリアが十分
に注入されないことによる。ここで、図６は、環流ダイ
オードの順電流オンパルス幅が短い場合（ａ）と長い場
合（ｂ）の、高抵抗層（ｎ−層）における少数キャリア
（正孔）の濃度（単位はｃｍ−３）を示したものであ
り、オンパルス幅が短い（ａ）の場合には少数キャリア
の濃度が（ｂ）に比べて小さくなっている。
きくなるのは、環流ダイオードのオン期間が極めて短い
ため、環流ダイオードの高抵抗層に少数キャリアが十分
に注入されないことによる。ここで、図６は、環流ダイ
オードの順電流オンパルス幅が短い場合（ａ）と長い場
合（ｂ）の、高抵抗層（ｎ−層）における少数キャリア
（正孔）の濃度（単位はｃｍ−３）を示したものであ
り、オンパルス幅が短い（ａ）の場合には少数キャリア
の濃度が（ｂ）に比べて小さくなっている。
【０００８】また、図５のａ）に見られるような高いス
パイク電圧後の電圧波形の振動は、環流ダイオードが完
全に空乏化してコンデンサ状態になったことによる、外
部インダクタンスとの共振に起因するものである。
パイク電圧後の電圧波形の振動は、環流ダイオードが完
全に空乏化してコンデンサ状態になったことによる、外
部インダクタンスとの共振に起因するものである。
【０００９】そこで本発明は、半導体スイッチング素子
に逆並列された環流ダイオードが極端に短い時間幅でオ
ンすることがないようにして、スパイク電圧等により環
流ダイオードが破壊されるのを防止する半導体スイッチ
ング素子の駆動装置及び電力変換器の駆動装置を提供し
ようとするものである。
に逆並列された環流ダイオードが極端に短い時間幅でオ
ンすることがないようにして、スパイク電圧等により環
流ダイオードが破壊されるのを防止する半導体スイッチ
ング素子の駆動装置及び電力変換器の駆動装置を提供し
ようとするものである。
【００１０】
【課題を解決するための手段】上記課題を達成するた
め、請求項１に記載した発明は、環流ダイオードが逆並
列に接続された半導体スイッチング素子の駆動装置にお
いて、前記半導体スイッチング素子がほぼ１μｓｅｃ以
上のオフ期間を保持するように最少オフパルス幅を設定
したものである。
め、請求項１に記載した発明は、環流ダイオードが逆並
列に接続された半導体スイッチング素子の駆動装置にお
いて、前記半導体スイッチング素子がほぼ１μｓｅｃ以
上のオフ期間を保持するように最少オフパルス幅を設定
したものである。
【００１１】また、請求項２に記載した発明は、環流ダ
イオードが逆並列に接続された半導体スイッチング素子
により構成されるアームを備えた電力変換器の駆動装置
において、前記半導体スイッチング素子がほぼ１μｓｅ
ｃ以上のオフ期間を保持するように最少オフパルス幅を
設定したものである。
イオードが逆並列に接続された半導体スイッチング素子
により構成されるアームを備えた電力変換器の駆動装置
において、前記半導体スイッチング素子がほぼ１μｓｅ
ｃ以上のオフ期間を保持するように最少オフパルス幅を
設定したものである。
【００１２】なお、上記電力変換器としては、請求項３
に記載した電圧形インバータのほか、直流チョッパ、コ
ンバータ等が考えられる。
に記載した電圧形インバータのほか、直流チョッパ、コ
ンバータ等が考えられる。
【００１３】
【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。まず、図２は本実施形態が適用される電
力変換器の主要部を示すもので、図２（Ａ）は三相イン
バータ、図２（Ｂ）は直流チョッパである。なお、図３
と同一の構成要素には同一の参照符号を付してある。本
実施形態では、ＩＧＢＴ等の半導体スイッチング素子２
１，３１を駆動する駆動回路２４，３４に、それぞれ最
少オフパルス幅規制回路１０を設け、その出力信号によ
って半導体スイッチング素子２１，３１の最少オフパル
ス幅がほぼ１μｓｅｃ以上となるように制御することと
した。
態を説明する。まず、図２は本実施形態が適用される電
力変換器の主要部を示すもので、図２（Ａ）は三相イン
バータ、図２（Ｂ）は直流チョッパである。なお、図３
と同一の構成要素には同一の参照符号を付してある。本
実施形態では、ＩＧＢＴ等の半導体スイッチング素子２
１，３１を駆動する駆動回路２４，３４に、それぞれ最
少オフパルス幅規制回路１０を設け、その出力信号によ
って半導体スイッチング素子２１，３１の最少オフパル
ス幅がほぼ１μｓｅｃ以上となるように制御することと
した。
【００１４】なお、この実施形態では最少オフパルス幅
の設定手段（規制手段）を規制回路１０としてハードウ
ェアにより構成しているが、ソフトウェアによって同様
の機能を実現可能であるのは言うまでもなく、本発明に
おける最少オフパルス幅の設定手段はハードウェア，ソ
フトウェアの双方を包含する。
の設定手段（規制手段）を規制回路１０としてハードウ
ェアにより構成しているが、ソフトウェアによって同様
の機能を実現可能であるのは言うまでもなく、本発明に
おける最少オフパルス幅の設定手段はハードウェア，ソ
フトウェアの双方を包含する。
【００１５】次に、図１は最少オフパルス幅規制回路１
０の一例を示すものであり、図１（Ａ）はその回路構成
図、図１（Ｂ）はその動作説明図である。図１（Ａ）に
おいて、１１は制御回路（図示せず）の出力信号Ｘが入
力されるタイマであり、その出力信号はオア回路１２の
一方の入力端子に加えられている。また、オア回路１２
の他方の入力端子には制御回路の出力信号Ｘがそのまま
加えられており、オア回路１２の出力信号Ｙは駆動回路
２４，３４への入力信号となっている。
０の一例を示すものであり、図１（Ａ）はその回路構成
図、図１（Ｂ）はその動作説明図である。図１（Ａ）に
おいて、１１は制御回路（図示せず）の出力信号Ｘが入
力されるタイマであり、その出力信号はオア回路１２の
一方の入力端子に加えられている。また、オア回路１２
の他方の入力端子には制御回路の出力信号Ｘがそのまま
加えられており、オア回路１２の出力信号Ｙは駆動回路
２４，３４への入力信号となっている。
【００１６】上記タイマ１１は、例えば入力信号Ｘの立
ち上がり時点から一定期間は「Ｈｉｇｈ」レベルの信号
を出力するように動作するものであり、その一定期間は
最少オフパルス幅Ｔｏｆｆとして例えば１μｓｅｃ以上
に設定されている。
ち上がり時点から一定期間は「Ｈｉｇｈ」レベルの信号
を出力するように動作するものであり、その一定期間は
最少オフパルス幅Ｔｏｆｆとして例えば１μｓｅｃ以上
に設定されている。
【００１７】このため、図１（Ｂ）のケース１に示すよ
うに、入力信号Ｘが「Ｈｉｇｈ」レベルである期間（半
導体スイッチング素子のオフ期間）が最少オフパルス幅
Ｔｏ ｆｆよりも長い場合には、オア回路１２を介して入
力信号Ｘがそのまま駆動回路２４，３４の入力信号Ｙと
なる。このとき、駆動回路２４，３４では入力信号Ｙに
応じた駆動信号を生成し、その駆動信号により半導体ス
イッチング素子２１，３１をオフさせることにより、環
流ダイオード２２，３２のオン期間は、最少オフパルス
幅Ｔｏｆｆより長く確保されることになる。
うに、入力信号Ｘが「Ｈｉｇｈ」レベルである期間（半
導体スイッチング素子のオフ期間）が最少オフパルス幅
Ｔｏ ｆｆよりも長い場合には、オア回路１２を介して入
力信号Ｘがそのまま駆動回路２４，３４の入力信号Ｙと
なる。このとき、駆動回路２４，３４では入力信号Ｙに
応じた駆動信号を生成し、その駆動信号により半導体ス
イッチング素子２１，３１をオフさせることにより、環
流ダイオード２２，３２のオン期間は、最少オフパルス
幅Ｔｏｆｆより長く確保されることになる。
【００１８】また、図１（Ｂ）のケース２に示すよう
に、入力信号Ｘの「Ｈｉｇｈ」レベルである期間が最少
オフパルス幅Ｔｏｆｆよりも短い場合には、タイマ１１
によって、「Ｈｉｇｈ」レベルである期間が少なくとも
最少オフパルス幅Ｔｏｆｆより長い信号が生成され、こ
の信号がオア回路１２を介して駆動回路２４，３４の入
力信号Ｙとなる。従って、駆動回路２４，３４により駆
動される半導体スイッチング素子２１，３１のオフ期間
は少なくとも最少オフパルス幅Ｔｏｆｆより長くなり、
環流ダイオード２２，３２のオン期間は、最少オフパル
ス幅Ｔｏｆｆより長く確保されることになる。
に、入力信号Ｘの「Ｈｉｇｈ」レベルである期間が最少
オフパルス幅Ｔｏｆｆよりも短い場合には、タイマ１１
によって、「Ｈｉｇｈ」レベルである期間が少なくとも
最少オフパルス幅Ｔｏｆｆより長い信号が生成され、こ
の信号がオア回路１２を介して駆動回路２４，３４の入
力信号Ｙとなる。従って、駆動回路２４，３４により駆
動される半導体スイッチング素子２１，３１のオフ期間
は少なくとも最少オフパルス幅Ｔｏｆｆより長くなり、
環流ダイオード２２，３２のオン期間は、最少オフパル
ス幅Ｔｏｆｆより長く確保されることになる。
【００１９】上述した如く、本実施形態によれば、半導
体スイッチング素子２１，３１のオフ期間が常に１μｓ
ｅｃ以上になるように設定することができる。このた
め、環流ダイオード２２，３２が１μｓｅｃ以下の極め
て短いオン期間から逆回復状態へ移行するのを防ぎ、図
５に示したような過大なスパイク電圧や逆電圧の傾き、
更には電圧波形の振動が発生するのを防止することがで
きる。
体スイッチング素子２１，３１のオフ期間が常に１μｓ
ｅｃ以上になるように設定することができる。このた
め、環流ダイオード２２，３２が１μｓｅｃ以下の極め
て短いオン期間から逆回復状態へ移行するのを防ぎ、図
５に示したような過大なスパイク電圧や逆電圧の傾き、
更には電圧波形の振動が発生するのを防止することがで
きる。
【００２０】なお、本発明は、環流ダイオードが逆並列
接続された各種半導体スイッチング素子の駆動装置を基
本として、これらの半導体スイッチング素子をアームに
有する電圧形インバータ、直流チョッパ、コンバータ等
の電力変換器に適用可能である。
接続された各種半導体スイッチング素子の駆動装置を基
本として、これらの半導体スイッチング素子をアームに
有する電圧形インバータ、直流チョッパ、コンバータ等
の電力変換器に適用可能である。
【００２１】
【発明の効果】以上のように本発明によれば、環流ダイ
オードが逆並列された半導体スイッチング素子のオフパ
ルス幅をほぼ１μｓｅｃ以上とすることにより、環流ダ
イオードがほぼ１μｓｅｃ以下という極めて短時間のオ
ン状態から逆回復状態になるのを防止することができ
る。これにより、高いスパイク電圧や逆電圧の傾き、共
振による電圧波形の振動等に起因する環流ダイオードの
破壊を未然に防止することができる。
オードが逆並列された半導体スイッチング素子のオフパ
ルス幅をほぼ１μｓｅｃ以上とすることにより、環流ダ
イオードがほぼ１μｓｅｃ以下という極めて短時間のオ
ン状態から逆回復状態になるのを防止することができ
る。これにより、高いスパイク電圧や逆電圧の傾き、共
振による電圧波形の振動等に起因する環流ダイオードの
破壊を未然に防止することができる。
【図１】本発明の実施形態を示す最少オフパルス幅規制
回路の構成及びその動作説明図である。
回路の構成及びその動作説明図である。
【図２】本発明の実施形態が適用される電力変換器の主
要部の説明図である。
要部の説明図である。
【図３】従来の電力変換器の主要部の説明図である。
【図４】図３における半導体スイッチング素子及び環流
ダイオードの動作を示す波形図である。
ダイオードの動作を示す波形図である。
【図５】環流ダイオードの様々な順電流オンパルス幅に
おける逆回復波形を示す図である。
おける逆回復波形を示す図である。
【図６】環流ダイオードの順方向オンパルス幅の長短に
応じた高抵抗層中の少数キャリアの濃度を示す図であ
る。
応じた高抵抗層中の少数キャリアの濃度を示す図であ
る。
１０ 最少オフパルス幅規制回路 １１ タイマ １２ オア回路 ２１ 半導体スイッチング素子 ２２，３２，３５ 環流ダイオード ２３ 交流出力端子 ２４，３４ 駆動回路 ３３ 負荷リアクトル Ｐ，Ｎ 直流入力端子
Claims (3)
- 【請求項１】 環流ダイオードが逆並列に接続された半
導体スイッチング素子の駆動装置において、 前記半導体スイッチング素子がほぼ１μｓｅｃ以上のオ
フ期間を保持するように最少オフパルス幅を設定したこ
とを特徴とする半導体スイッチング素子の駆動装置。 - 【請求項２】 環流ダイオードが逆並列に接続された半
導体スイッチング素子により構成されるアームを備えた
電力変換器の駆動装置において、 前記半導体スイッチング素子がほぼ１μｓｅｃ以上のオ
フ期間を保持するように最少オフパルス幅を設定したこ
とを特徴とする電力変換器の駆動装置。 - 【請求項３】 請求項２記載の電力変換器の駆動装置に
おいて、 電力変換器が電圧形インバータであることを特徴とする
電力変換器の駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001164976A JP2002359964A (ja) | 2001-05-31 | 2001-05-31 | 半導体スイッチング素子の駆動装置及び電力変換器の駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001164976A JP2002359964A (ja) | 2001-05-31 | 2001-05-31 | 半導体スイッチング素子の駆動装置及び電力変換器の駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002359964A true JP2002359964A (ja) | 2002-12-13 |
Family
ID=19007712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001164976A Pending JP2002359964A (ja) | 2001-05-31 | 2001-05-31 | 半導体スイッチング素子の駆動装置及び電力変換器の駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002359964A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0956177A (ja) * | 1995-08-18 | 1997-02-25 | Hitachi Ltd | 電力変換装置のゲート信号発生回路 |
| JPH11215805A (ja) * | 1998-01-30 | 1999-08-06 | Toshiba Corp | 自己消弧形素子のゲート回路 |
| JP2000023471A (ja) * | 1998-06-29 | 2000-01-21 | Hitachi Ltd | インバータ装置 |
| JP2001145369A (ja) * | 1999-11-18 | 2001-05-25 | Fuji Electric Co Ltd | インバータ |
-
2001
- 2001-05-31 JP JP2001164976A patent/JP2002359964A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0956177A (ja) * | 1995-08-18 | 1997-02-25 | Hitachi Ltd | 電力変換装置のゲート信号発生回路 |
| JPH11215805A (ja) * | 1998-01-30 | 1999-08-06 | Toshiba Corp | 自己消弧形素子のゲート回路 |
| JP2000023471A (ja) * | 1998-06-29 | 2000-01-21 | Hitachi Ltd | インバータ装置 |
| JP2001145369A (ja) * | 1999-11-18 | 2001-05-25 | Fuji Electric Co Ltd | インバータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6570413B1 (en) | Driver circuit for switching device | |
| US6066930A (en) | Synchronous driving method for inductive load and synchronous controller for H-bridge circuit | |
| JP2004166207A (ja) | 適応デッドタイムを有するｍｏｓゲート回路 | |
| JP5935768B2 (ja) | 駆動制御装置 | |
| US6166935A (en) | Inverter apparatus with off signal of at least minimum time duration | |
| JP2006254583A (ja) | 電力用半導体装置 | |
| JP2002359964A (ja) | 半導体スイッチング素子の駆動装置及び電力変換器の駆動装置 | |
| JP2001045740A (ja) | パワー半導体素子の駆動回路 | |
| US11349412B2 (en) | Three-phase AC control apparatus and three-phase AC control system | |
| JP6149532B2 (ja) | ステッピングモータ駆動装置 | |
| JP2001309670A (ja) | インバータ装置の駆動回路 | |
| JP3744498B2 (ja) | 電力変換装置及びこれを用いた電機システム | |
| KR20170116502A (ko) | 인버터의 스위칭 속도 제어 장치 및 그 방법 | |
| US7248013B2 (en) | Motor drive circuit | |
| JP2014045563A (ja) | インバータ装置 | |
| WO2022244361A1 (ja) | ゲート駆動回路、電力変換装置 | |
| JPH06269164A (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| JP3756353B2 (ja) | 半導体素子駆動回路 | |
| JPS637191A (ja) | モ−タ駆動装置 | |
| JP2008178174A (ja) | 制御モータ駆動装置 | |
| JP2001231247A (ja) | ゲート駆動方法 | |
| KR20230113727A (ko) | Dc 모터의 작동 방법 | |
| KR20030010316A (ko) | 브러시리스 모터의 구동제어 회로장치 | |
| JPS5950616A (ja) | Ｍｏｓ電界効果トランジスタ回路装置の運転方法 | |
| JP2001145369A (ja) | インバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20031224 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20040205 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080415 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Effective date: 20091112 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110421 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110812 |