JP2006254583A - 電力用半導体装置 - Google Patents

Abstract

【課題】 スイッチング素子のスイッチング動作によって流れる過渡電流により生じうる保護回路の誤動作を防止することができる電力用半導体装置を提供する。
【解決手段】 電力用半導体装置は、直列に接続された２個の半導体スイッチング素子からなる複数の直列回路が並列に接続されてなるブリッジ回路と、ブリッジ回路における下アーム側の対応する半導体スイッチング素子を駆動する各駆動回路部とを備える。各駆動回路部の負側電源入力端と該各駆動回路部に対応する各半導体スイッチング素子の所定の電流出力端とは、それぞれ対応して接続される。各駆動回路部の負側電源入力端は、それぞれ個別の配線パターンを介して、所定の直流電源の負側電極に接続される。
【選択図】図１

Description

本発明は、例えばインバータ回路等に使用されるスイッチング用電力用半導体装置に関する。

図７は、三相インバータ回路に使用される従来の電力用半導体装置の構成例を示す回路図である。図７に示されるように、従来の電力用半導体装置１００は、６個の絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：以下、「ＩＧＢＴ」という。）１０１〜１０６と、対応するＩＧＢＴ１０１〜１０６にそれぞれ接続された各フリーホイールダイオード１１１〜１１６と、対応するＩＧＢＴ１０１〜１０６をそれぞれ駆動する各駆動回路１２１〜１２６とを備える。ＩＧＢＴ１０１とＩＧＢＴ１０２、ＩＧＢＴ１０３とＩＧＢＴ１０４、及びＩＧＢＴ１０５とＩＧＢＴ１０６は、それぞれ直列に接続されて直列回路を構成し、各直列回路は、Ｐ端子とＮ端子との間で並列に接続されてブリッジ回路を構成する。Ｐ端子及びＮ端子は、直流電源Ｖｃｃの正側電極及び負側電極にそれぞれ接続されている。また、ブリッジ回路の各直列回路における２つのＩＧＢＴの接続点は、三相交流出力端である端子Ｕ，Ｖ，Ｗにそれぞれ接続されている。

上アーム側の各ＩＧＢＴ１０１，１０３，１０５を駆動する各駆動回路１２１，１２３，１２５は、それぞれ個別の直流電源Ｖｄ１１，Ｖｄ１２，Ｖｄ１３に接続され、下アーム側の各ＩＧＢＴ１０２，１０４，１０６を駆動する各駆動回路１２２，１２４，１２６は、共通する直流電源Ｖｄ１４に接続されている。各駆動回路１２１〜１２６によるＩＧＢＴ１０１〜１０６の駆動を可能にするために、各駆動回路１２１〜１２６の出力端は、それぞれ対応するＩＧＢＴ１０１〜１０６のゲートに接続されており、各駆動回路１２１〜１２６の負側電源入力端は、それぞれ対応するＩＧＢＴ１０１〜１０６のエミッタに接続されている。なお、図７では、下アーム側の各駆動回路１２２，１２４，１２６の負側電源入力端とそれぞれ対応するＩＧＢＴ１０２，１０４，１０６のエミッタとの間の接続のみを図示している。また、各ＩＧＢＴ１０１〜１０６の過電流保護のために、各ＩＧＢＴ１０１〜１０６のエミッタ電流を検出する各抵抗が、対応するＩＧＢＴ１０１〜１０６にそれぞれ接続されているが、図７では、下アーム側の各ＩＧＢＴ１０２，１０４，１０６に対応してそれぞれ接続された各抵抗Ｒ１０１ｕ，Ｒ１０１ｖ，Ｒ１０１ｗのみを図示している。

上述の電力用半導体装置１００を、インテリジェントパワーモジュール（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ：以下、「ＩＰＭ」という。）によって実現する場合、下アーム側の各駆動回路１２２，１２４，１２６は、ＩＰＭの制御基板に設けられた配線パターンによってそれぞれ直流電源Ｖｄ１４に接続される。よって、図７に示されるように、直流電源Ｖｄ１４と駆動回路１２２との間には配線パターンに起因する各インダクタンスＬ１０１ｕ，Ｌ１０２ｕ、駆動回路１２２と駆動回路１２４との間には配線パターンに起因する各インダクタンスＬ１０１ｖ，Ｌ１０２ｖ、駆動回路１２４と駆動回路１２６との間には配線パターンに起因する各インダクタンスＬ１０１ｗ，Ｌ１０２ｗがそれぞれ存在する。なお、図中に示された各インダクタンスＬ１１３ｕｐ，Ｌ１１３ｖｐ，Ｌ１１３ｗｐ，Ｌ１１３ｕｎ，Ｌ１１３ｖｎ，Ｌ１１３ｗｎは、それぞれボンディングワイヤに起因するインダクタンス、各インダクタンスＬ１１４ｕｐ，Ｌ１１４ｕｎ，Ｌ１１４ｖｗｎ，Ｌ１１５，Ｌ１１６は、それぞれパッケージフレームに起因するインダクタンス、各インダクタンスＬ１１７ｕ，Ｌ１１７ｖ，Ｌ１１７ｗは、それぞれ各ＩＧＢＴ１０１〜１０６を有するパワー部から制御基板への引き出しに起因するインダクタンスを示している。また、各インダクタンスＬ１１８ｕｐ，Ｌ１１８ｖｐ，Ｌ１１８ｗｐは、例えばモータの各相コイル等の負荷のインダクタンスを示している。

次に、電力用半導体装置１００の動作を説明する。以下説明では、ＩＧＢＴ１０２が常時オン、各ＩＧＢＴ１０１，１０４，１０６が常時オフの状態でＩＧＢＴ１０３，１０５を同時にスイッチングする場合を考える。まず、ＩＧＢＴ１０３，１０５を同時にオンした場合は、図中の実線の矢印によって示されるように、ＩＧＢＴ１０３のエミッタ電流は端子Ｖ、ＩＧＢＴ１０５のエミッタ電流は端子Ｗをそれぞれ経由して端子Ｕへ流れ、さらに、その電流は、端子Ｕから、常時オンのＩＧＢＴ１０２へ流れ込み、より電位の低いＮ端子へ流れる。次に、ＩＧＢＴ１０３，１０５を同時にオフすると、上述した各インダクタンスに逆起電力が生じるため、それまでＩＧＢＴ１０２のエミッタからＮ端子に向かう方向にのみ流れていた電流は、Ｎ端子から各インダクタンスＬ１１６，Ｌ１１４ｖｗｎを介して各フリーホイールダイオード１１４，１１６に向かう方向に流れるようになる。ＩＧＢＴ１０３，１０５を同時にオフしたときに流れる回生電流の向きは、図中の破線の矢印によって示される。破線の矢印によって示されるように、インダクタンスＬ１１６を流れた回生電流は、インダクタンスＬ１１４ｖｗｎを介して、各フリーホイールダイオード１１４，１１６を流れる。そして、フリーホイールダイオード１１４を流れた電流は、各インダクタンスＬ１１３ｖｐ，Ｌ１１４ｖｐ，Ｌ１１８ｖｐを介してＩＧＢＴ１０２に流れ、フリーホイールダイオード１１６を流れた電流は、各インダクタンスＬ１１３ｗｐ，Ｌ１１４ｗｐ，Ｌ１１８ｗｐを介してＩＧＢＴ１０２に流れる。この回生電流は、消費されてなくなるまで上述の経路を流れる。

ここで、ＩＧＢＴ１０２に接続された抵抗Ｒ１０１ｕは、ＩＧＢＴ１０２のエミッタ電流を検知するセンサとして働く。すなわち、エミッタ電流が増加すると抵抗Ｒ１０１ｕの両端の電圧が上がるので、その両端の電圧をモニタすることにより、その抵抗Ｒ１０１ｕが接続されたＩＧＢＴ１０２に過電流が流れていないかを検知することができる。

なお、従来のインバータ回路には、過電流検出用の比較器の動作基準となるセンスグランド（Ｓ−ＧＮＤ）と、ＩＧＢＴのエミッタが接続されたパワーグランド（Ｐ−ＧＮＤ）とが分離されているものがあった（例えば、特許文献１参照）。
特開平１１−２９９２２１号公報

ＩＧＢＴ１０３，１０５が同時にオフして、インダクタンスＬ１１６に電流が流れた場合、そのインダクタンスＬ１１６の両端には図７に示されるような極性の電圧が発生する。このとき、ＩＧＢＴ１０２のエミッタ電圧の極性は正となり、各ＩＧＢＴ１０４，１０６のエミッタ電圧の極性は負になる。このため、Ｕ相，Ｖ相，Ｗ相の各インダクタンスＬ１１７ｕ，Ｌ１１７ｖ，Ｌ１１７ｗには、一点鎖線の矢印で示される向きに過渡的に循環電流が流れる。具体的に説明すると、Ｕ相のインダクタンスＬ１１７ｕをＩＧＢＴ１０２のエミッタ側から駆動回路１２２の負側電源入力端側に流れた電流は、インダクタンスＬ１０２ｖを介して、Ｖ相のインダクタンスＬ１１７ｖに流れるとともに、各インダクタンスＬ１０２ｖ，Ｌ１０２ｗを介して、Ｗ相のインダクタンスＬ１１７ｗに流れる。ここで、Ｕ相のインダクタンスＬ１１７ｕに電流が流れると、そのインダクタンスＬ１１７ｕの両端に電圧が発生する。このとき、電流検出用の電圧としてモニタされる電圧は、抵抗Ｒ１０１ｕの両端の電圧ではなく、抵抗Ｒ１０１ｕの両端の電圧にそのインダクタンスＬ１１７ｕに生じた電圧を加えた電圧となる。よって、従来の電力用半導体装置１００は、実際の保護レベルより低いレベルで保護動作が行われてしまうという問題があった。

本発明は、以上のような課題を解決するものであり、スイッチング素子のスイッチング動作によって流れる過渡電流によって生じうる保護回路の誤動作を防止することができる電力用半導体装置の提供を目的とする。

本発明による電力用半導体装置は、直列に接続された２個の半導体スイッチング素子からなる複数の直列回路が並列に接続されてなるブリッジ回路と、前記のブリッジ回路における下アーム側の対応する半導体スイッチング素子を駆動する各駆動回路部とを備える。前記の各駆動回路部の負側電源入力端と該各駆動回路部に対応する前記の各半導体スイッチング素子の所定の電流出力端とは、それぞれ対応して接続される。前記の各駆動回路部の負側電源入力端は、それぞれ個別の配線パターンを介して、所定の直流電源の負側電極に接続される。

本発明による電力用半導体装置は、直列に接続された２個の半導体スイッチング素子からなる複数の直列回路が並列に接続されてなるブリッジ回路と、ブリッジ回路における下アーム側の対応する半導体スイッチング素子を駆動する各駆動回路部とを備え、各駆動回路部の負側電源入力端と該各駆動回路部に対応する各半導体スイッチング素子の所定の電流出力端とがそれぞれ対応して接続され、各駆動回路部の負側電源入力端は、それぞれ個別の配線パターンを介して、所定の直流電源の負側電極に接続されることから、スイッチング素子のスイッチング動作によって流れる過渡電流により生じうる保護回路の誤動作を防止することができる。

（実施の形態１）
以下に、添付の図面を参照して、本発明の実施の形態について説明する。
本発明の実施の形態１による電力用半導体装置では、対応するスイッチング素子を駆動する各駆動回路の負側電源入力端を、所定の直流電源の負側電極にそれぞれ個別の配線パターンを用いて接続する。これにより、各駆動回路と直流電源との間の配線パターンに存在するインダクタンスを大きくし、スイッチング素子のスイッチング動作によって流れる過渡電流、すなわち電力用半導体装置内に過渡的に流れる循環電流を抑制する。

図１は、本実施の形態１による電力用半導体装置の構成例を示す回路図である。図１に示されるように、本実施の形態１による電力用半導体装置１は、６個のＩＧＢＴ１１〜１６と、対応するＩＧＢＴ１１〜１６にそれぞれ接続された各フリーホイールダイオード２１〜２６と、対応するＩＧＢＴ１１〜１６をそれぞれ駆動する各駆動回路３１〜３６とを備える。ＩＧＢＴ１１とＩＧＢＴ１２、ＩＧＢＴ１３とＩＧＢＴ１４、及びＩＧＢＴ１５とＩＧＢＴ１６は、それぞれ直列に接続されて直列回路を構成し、その各直列回路は、Ｐ端子とＮ端子との間で並列に接続されてブリッジ回路を構成する。Ｐ端子及びＮ端子は、直流電源Ｖｃｃの正側電極及び負側電極にそれぞれ接続されている。各フリーホイールダイオード２１〜２６のカソード及びアノードは、それぞれ対応するＩＧＢＴ１１〜１６のコレクタ及びエミッタに接続されている。また、ブリッジ回路の各直列回路における２つのＩＧＢＴの接続点は、三相交流出力端子である端子Ｕ，Ｖ，Ｗにそれぞれ接続されている。

上アーム側の各ＩＧＢＴ１１，１３，１５を駆動する各駆動回路３１，３３，３５は、それぞれ個別の直流電源Ｖｄ１，Ｖｄ２，Ｖｄ３に接続され、下アーム側の各ＩＧＢＴ１２，１４，１６を駆動する各駆動回路３２，３４，３６は、共通する直流電源Ｖｄ４に接続されている。各駆動回路３１〜３６によるＩＧＢＴ１１〜１６の駆動を可能にするために、各駆動回路３１〜３６の出力端は、それぞれ対応するＩＧＢＴ１１〜１６のゲートに接続されている。また、各駆動回路３１〜３６の負側電源入力端は、それぞれ対応するＩＧＢＴ１１〜１６のエミッタに接続されている。なお、図１では、下アーム側の各駆動回路３１，３３，３５の負側電源入力端と対応するＩＧＢＴ１２，１４，１６のエミッタとの接続のみを図示している。また、各ＩＧＢＴ１１〜１６の過電流保護のために、各ＩＧＢＴ１１〜１６のエミッタ電流を検出する各抵抗が、対応するＩＧＢＴ１１〜１６にそれぞれ接続されているが、図１では、各ＩＧＢＴ１２，１４，１６に対応してそれぞれ接続された各Ｒ１ｕ，Ｒ１ｖ，Ｒ１ｗのみを図示している。ＩＧＢＴ１２に接続された抵抗Ｒ１ｕの一端は、駆動回路３２の負側電源入力端に接続されている。

上述の電力用半導体装置１を、例えば、各ＩＧＢＴ１１〜１６や各駆動回路３１〜３６を１つのモジュール内に集積したＩＰＭによって実現する場合、下アーム側の各駆動回路３２，３４，３６は、ＩＰＭの制御基板に設けられた配線パターンによってそれぞれ直流電源Ｖｄ４に接続される。このとき、図１に示されるように、各駆動回路３２，３４，３６の正側電源入力端は、それぞれ個別の配線パターンを介して、直流電源Ｖｄ４の正側電極に接続され、負側電源入力端は、それぞれ個別の配線パターンを介して、直流電源Ｖｄ４の負側電極に接続される。これにより、直流電源Ｖｄ４の正側電極と駆動回路３２の正側電源入力端との間、直流電源Ｖｄ４の正側電極と駆動回路３４の正側電源入力端との間、及び直流電源Ｖｄ４の正側電極と駆動回路３６の正側電源入力端との間にはそれぞれ配線パターンに起因するインダクタンスＬ１，Ｌ２，Ｌ３が存在し、直流電源Ｖｄ４の負側電極と駆動回路３２の負側電源入力端との間、直流電源Ｖｄ４の負側電極と駆動回路３４の負側電源入力端との間、及び直流電源Ｖｄ４の負側電極と駆動回路３６の負側電源入力端との間にはそれぞれ配線パターンに起因するインダクタンスＬ４，Ｌ５，Ｌ６が存在する。なお、図中に示された各インダクタンスＬ１３ｕｐ，Ｌ１３ｖｐ，Ｌ１３ｗｐ，Ｌ１３ｕｎ，Ｌ１３ｖｎ，Ｌ１３ｗｎは、それぞれボンディングワイヤに起因するインダクタンス、各インダクタンスＬ１４ｕｐ，Ｌ１４ｖｐ，Ｌ１６ｗｐ，Ｌ１４ｕｎ，Ｌ１４ｖｗは、それぞれパッケージフレームに起因するインダクタンス、各インダクタンスＬ１１７ｕ，Ｌ１１７ｖ，Ｌ１１７ｗは、それぞれ各ＩＧＢＴ１０１〜１０６を有するパワー部から制御基板への引き出しに起因するインダクタンスを示している。また、各インダクタンスＬ１８ｕｐ，Ｌ１８ｖｐ，Ｌ１８ｗｐは、例えばモータの各相コイル等の負荷のインダクタンスを示している。

以下に、電力用半導体装置１の動作例を説明する。以下では、ＩＧＢＴ１２が常時オン、各ＩＧＢＴ１１，１４，１６が常時オフの状態でＩＧＢＴ１３，１５を同時にスイッチングする場合を考える。まず、ＩＧＢＴ１３，１５を同時にオンした場合は、図中の実線の矢印によって示されるように、ＩＧＢＴ１３のエミッタ電流及びＩＧＢＴ１５のエミッタ電流は、それぞれ対応する端子Ｖ及び端子Ｗを経由してともに端子Ｕへ流れ、その端子Ｕを流れた電流は、端子Ｕから、より電位の低いＮ端子へ流れる。次に、ＩＧＢＴ１３，１５を同時にオフすると、上述した各インダクタンスＬ１〜Ｌ６及びＬ１３〜Ｌ１７に逆起電力が生じるため、それまでＩＧＢＴ１２のエミッタからＮ端子に向かう方向にのみ流れていた電流は、Ｎ端子から各インダクタンスＬ１６，Ｌ１４ｖｗｎを介して各フリーホイールダイオード２４，２６に向かう方向に流れる。ＩＧＢＴ１３，１５を同時にオフしたときに流れる回生電流の向きは、図中の破線の矢印によって示される。破線の矢印によって示されるように、インダクタンスＬ１６を流れた回生電流は、インダクタンスＬ１４ｖｗｎを介して、各フリーホイールダイオード２４，２６まで流れ、さらに、フリーホイールダイオード２４を流れた電流は、各インダクタンスＬ１３ｖｐ，Ｌ１４ｖｐ，Ｌ１８ｖｐを介してＩＧＢＴ１２に流れ、フリーホイールダイオード２６を流れた電流は、各インダクタンスＬ１３ｗｐ，Ｌ１４ｗｐ，Ｌ１８ｗｐを介してＩＧＢＴ１２に流れる。この回生電流は、消費されてなくなるまで、上述の経路を流れる。

ここで、ＩＧＢＴ１２に接続された抵抗Ｒ１ｕは、ＩＧＢＴ１２に流れるエミッタ電流を検知するセンサとして働く。すなわち、ＩＧＢＴ１２のエミッタ電流が増加すると抵抗Ｒ１ｕの両端の電圧が上がるので、その両端の電圧をモニタすることにより、ＩＧＢＴ１２に過電流が流れていないかを検知することができる。

ＩＧＢＴ１３，１５が同時にオフして、インダクタンスＬ１６に回生電流が流れた場合、そのインダクタンスＬ１６の両端に図１に示されるような極性の電圧が発生する。このとき、ＩＧＢＴ１２のエミッタ電圧の極性は正となり、各ＩＧＢＴ１４，１６のエミッタ電圧の極性は負になる。このため、各相のインダクタンスＬ１７ｕ，Ｌ１７ｖ，Ｌ１７ｗには、一点鎖線の矢印で示される向きに過渡的に循環電流が流れる。具体的に説明すると、Ｕ相のインダクタンスＬ１７ｕをＩＧＢＴ１２のエミッタ側から駆動回路３２の負側電源入力端側に向かって流れた電流は、次に、インダクタンスＬ４を流れる。そして、インダクタンスＬ４を流れた電流は、インダクタンスＬ１７ｖを介してフリーホイールダイオード２４に向かって流れる電流と、インダクタンスＬ１７ｗを介してフリーホイールダイオード２６に向かって流れる電流とに分かれる。インダクタンスＬ５を流れた電流は、フリーホイールダイオード２４を流れた後、各インダクタンスＬ１３ｖｐ，Ｌ１４ｖｐを介して、負荷のコイルＬ１８ｖｐに流れ、それから、各インダクタンスＬ１４ｕｐ，Ｌ１３ｕｐを介してＩＧＢＴ１２に流れる。一方、インダクタンスＬ６を流れた電流は、フリーホイールダイオード２６、各インダクタンスＬ１３ｗｐ，Ｌ１４ｗｐを介して、負荷のコイルＬ１８ｗｐに流れ、それから、各インダクタンスＬ１４ｕｐ，Ｌ１３ｕｐを介してＩＧＢＴ１２に流れる。この循環電流は、消費されてなくなるまで、上述の経路を流れる。

Ｕ相のインダクタンスＬ１７ｕに電流が流れると、そのインダクタンスＬ１７ｕの両端に電圧が生じる。これにより、電流検出用の電圧としてモニタされる電圧は、抵抗Ｒ１ｕの両端の電圧にそのインダクタンスＬ１７ｕに生じた電圧を加えた電圧となる。

本実施の形態１による電力用半導体装置１では、各駆動回路３２，３４，３６の負側電源入力端は、それぞれ個別の配線パターンを介して直流電源Ｖｄ４の負側電極に接続される。よって、直流電源Ｖｄ４の負側電極と駆動回路３４の負側電源入力端との間、及び直流電源Ｖｄ４の負側電極と駆動回路３６の負側電源入力端との間の各配線パターンにそれぞれ起因する各インダクタンスＬ６，Ｌ７の値は、従来の電力用半導体装置１０１における直流電源Ｖｄ１４の負側電極と駆動回路１１４の負側電源入力端との間、及び直流電源Ｖｄ１４の負側電極と駆動回路１１６の負側電源入力端との間の各配線パターンにそれぞれ起因する各インダクタンスＬ１０２ｖ，Ｌ１０２ｗの値よりも大きくなる。これにより、電力用半導体装置１においてＩＧＢＴ１３，１５を同時にオフしたときは、従来の電力用半導体装置１０１においてＩＧＢＴ１０３，１０５を同時にオフしたときよりも、循環電流が小さくなり、その結果、インダクタンスＬ１７ｕの両端に生じる電圧が従来のインダクタンスＬ１１７ｕの両端に生じる電圧よりも小さくなる。従って、電流検出用の電圧としてモニタされる電圧と抵抗Ｒ１ｕの両端の電圧との差は、従来の電力半導体装置１０１のそれよりも小さくなるため、過電流保護回路によって所望の保護レベルより低いレベルで保護動作が行われてしまうという保護回路の誤動作を防ぐことができる。

なお、本実施の形態１による電力用半導体装置１では、ＩＧＢＴ１２が常時オン、各ＩＧＢＴ１１，１４，１６が常時オフの状態でＩＧＢＴ１３，１５を同時にスイッチングする場合について説明したが、ＩＧＢＴ１４が常時オン、各ＩＧＢＴ１２，１３，１６が常時オフの状態でＩＧＢＴ１１，１５を同時にスイッチングする場合、及びＩＧＢＴ１６が常時オン、各ＩＧＢＴ１２，１４，１５が常時オフの状態でＩＧＢＴ１１，１３を同時にスイッチングする場合も、すでに説明した効果と同様の効果を奏する。

本実施の形態１による電力用半導体装置１では、スイッチング素子としてＩＧＢＴを用いたが、金属酸化膜半導体電界効果型トランジスタ（Ｍｅｔａｌ ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：以下、「ＭＯＳＦＥＴ」という。）等の他のスイッチング素子を用いてもよい。

（実施の形態２）
次に、本発明の実施の形態２による電力用半導体装置について説明する。本実施の形態２による電力用半導体装置には、実施の形態１による電力用半導体装置における各制御回路の負側電源入力端と直流電源の負側電極との間に、循環電流を抑制する電流抑制部が追加されている。

図２は、本実施の形態２による電力用半導体装置の構成例を示す回路図である。図２に示されるように、本実施の形態２による電力用半導体装置５１は、実施の形態１による電力用半導体装置１の各駆動回路３２，３４，３６の負側電源入力端と直流電源Ｖｄ４の負側電極との間にインダクタＬ２０からなる電流抑制部５２が接続され、各駆動回路３２，３４，３６の正側電源入力端と直流電源Ｖｄ４の正側電極との間にインダクタＬ２１からなる電流低減部５３が接続されている。

本実施の形態２による電力用半導体装置５１では、図１に示された電力用半導体装置１における各駆動回路３２，３４，３６の負側電源入力端と直流電源Ｖｄ４の負側電極との間にインダクタが接続されるので、各ＩＧＢＴ１３，１５のスイッチング動作によって電力用半導体装置５１内に流れる循環電流をさらに抑制することができる。よって、実施の形態１による電力用半導体装置１よりもＵ相のインダクタンスＬ１７ｕに流れる循環電流を抑制することができ、その結果、インダクタンスＬ１７ｕの両端に生じる電圧を小さくすることができる。これにより、電流検出用の電圧としてモニタされる電圧と抵抗Ｒ１ｕの両端の電圧との差が小さくなるので、過電流保護回路の誤動作を防止することができる。

また、各駆動回路３２，３４，３６の正側電源入力端と直流電源Ｖｄ４の正側電極との間にインダクタを接続して、各駆動回路３２，３４，３６の正側電源入力端と直流電源Ｖｄ４の正側電極との間に流れる電流を低減することにより、各駆動回路３２，３４，３６の動作をそれぞれ安定させることができる。

なお、本実施の形態２による電力用半導体装置５１では、各駆動回路３２，３４，３６の負側電源入力端と直流電源Ｖｄ４の負側電極との間にそれぞれインダクタが接続されたが、抵抗が接続されてもよい。図３は、抵抗が接続された場合の電力用半導体装置の構成例を示す回路図である。図３に示された電力用半導体装置６１のように、各駆動回路３２，３４，３６の負側電源入力端と直流電源Ｖｄ４の負側電極との間にそれぞれ抵抗Ｒ２が接続された場合は、各ＩＧＢＴ１３，１５のスイッチング動作によって流れる循環電流を過渡的にも直流的にも抑制することができる。このように循環電流を抑制すると、インダクタンスＬ１７ｕの両端に生じる電圧を小さくなり、電流検出用の電圧としてモニタされる電圧と抵抗Ｒ１ｕの両端の電圧との差を小さくすることができるので、過電流保護回路の誤動作を防止することができる。

なお、本実施の形態２による電力用半導体装置５１では、各駆動回路３２，３４，３６の負側電源入力端と直流電源Ｖｄ４の負側電極との間にそれぞれ接続された各インダクタのインダクタンスを全て同一としたが、全て異なっていても、１つだけ異なっていてもよい。また、各駆動回路３２，３４，３６の正側電源入力端と直流電源Ｖｄ４の正側電極との間にそれぞれ接続された各インダクタのインダクタンスについても、それらは全て異なっていても、１つだけ異なっていてもよい。さらに、各駆動回路３２，３４，３６の負側電源入力端と直流電源Ｖｄ４の負側電極との間にそれぞれ接続された各抵抗Ｒ２についても、それらは全て異なっていても、１つだけ異なっていてもよい。

なお、本実施の形態２による電力用半導体装置５１では、各駆動回路３２，３４，３６の負側電源入力端と直流電源Ｖｄ４の負側電極との間にそれぞれインダクタが接続されたが、各駆動回路３２，３４，３６の少なくとも１つの負側電源入力端と直流電源Ｖｄ４の負側電極との間にインダクタが接続されれば、スイッチング素子のスイッチング動作によって電力用半導体装置５１内に流れる循環電流を抑制することができ、その結果、過電流保護回路の誤動作を防止することができる。また、本実施の形態２による電力用半導体装置６１では、各駆動回路３２，３４，３６の負側電源入力端と直流電源Ｖｄ４の負側電極との間にそれぞれ抵抗Ｒ２が接続されたが、各駆動回路３２，３４，３６の少なくとも１つの負側電源入力端と直流電源Ｖｄ４の負側電極との間に抵抗が接続されれば、スイッチング素子のスイッチング動作によって流れる循環電流を過渡的にも直流的にも抑制することができ、過電流保護回路の誤動作を防止することができる。さらに、各駆動回路３２，３４，３６の少なくとも１つの負側電源入力端と直流電源Ｖｄ４の負側電極との間に、直列に接続された抵抗とインダクタとからなる直列回路が接続された場合でも、スイッチング素子のスイッチング動作によって流れる循環電流を抑制することができ、過電流保護回路の誤動作を防止することができる。

（実施の形態３）
次に、本発明の実施の形態３による電力用半導体装置について説明する。本実施の形態３による電力用半導体装置では、実施の形態２による電力用半導体装置に設けられた電流抑制部をダイオードで構成する。

図４は、本実施の形態３による電力用半導体装置の構成例を示す回路図である。図４に示されるように、本実施の形態３による電力用半導体装置７１では、各駆動回路３２，３４，３６の負側電源入力端と直流電源Ｖｄ４の負側電極との間にダイオードＤｉがそれぞれ接続される。このとき、各ダイオードＤｉは、対応する駆動回路３２，３４，３６の負側電源入力端から直流電源Ｖｄ４の負側電極に順方向にそれぞれ接続される。

図４に示されるように、各駆動回路３２，３４，３６の負側電源入力端と直流電源Ｖｄ４の負側電極との間にダイオードＤｉがそれぞれ接続された場合、インダクタンスＬ１７ｕ、インダクタンスＬ４、及び順方向のダイオードＤｉを順に流れる電流経路の先に逆方向のダイオードＤｉがあるため、理論的には電流は流れないが、実際には、ダイオードＤｉにリカバリー特性があるために、ダイオードＤｉの逆方向にも瞬時電流が流れる。図４に示されるように、対応する駆動回路３２，３４，３６の負側電源入力端から直流電源Ｖｄ４の負側電極にダイオードＤｉをそれぞれ順方向に接続することにより、各ＩＧＢＴ１３，１５のスイッチング動作によって電力用半導体装置内に流れる循環電流を直流的に抑制すると、インダクタンスＬ１７ｕの両端に生じる電圧が小さくなり、電流検出用の電圧としてモニタされる電圧と抵抗Ｒ１ｕの両端の電圧との差が小さくなるので、過電流保護回路の誤動作を防止することができる。

なお、本実施の形態３による電力用半導体装置７１では、各駆動回路３２，３４，３６の負側電源入力端と直流電源Ｖｄ４の負側電極との間にそれぞれ接続された各ダイオードＤｉを全て同一としたが、全て異なっていても、１つだけ異なっていてもよい。

なお、本実施の形態３による電力用半導体装置７１では、各駆動回路３２，３４，３６の負側電源入力端と直流電源Ｖｄ４の負側電極との間にそれぞれダイオードＤｉが接続されたが、各駆動回路３４，３６の少なくとも一方の負側電源入力端と直流電源Ｖｄ４の負側電極との間にダイオードＤｉが接続されれば、循環電流を抑制することができる。また、本実施の形態３による電力用半導体装置７１では、各駆動回路３２，３４，３６の負側電源入力端と直流電源Ｖｄ４の負側電極との間にそれぞれダイオードＤｉのみが接続されたが、各ダイオードＤｉに直列にインダクタが接続されてもよい。図５は、電力用半導体装置７１における各ダイオードＤｉにインダクタンスＬ２０を有するインダクタをそれぞれ直列に接続した場合の電力用半導体装置の構成例を示す回路図である。この場合は、各ＩＧＢＴ１３，１５のスイッチング動作によって流れる循環電流を過渡的にも直流的にも抑制することができるので、インダクタンスＬ１７ｕの両端に生じる電圧が小さくなり、電流検出用の電圧としてモニタされる電圧と抵抗Ｒ１ｕの両端の電圧との差が小さくなるので、過電流保護回路の誤動作を防止することができる。また、各ダイオードＤｉに直列に抵抗を接続した場合には、ダイオードＤｉのみを用いた場合よりも循環電流をさらに直流的に抑制することができるので、インダクタンスＬ１７ｕの両端に生じる電圧が小さくなり、過電流保護回路の誤動作を防止することができる。

ここで、本実施の形態３による電力用半導体装置７１において、各ＩＧＢＴ１２，１４，１６のスイッチング動作をそれぞれ制御する各制御回路部のグランド電位について説明する。なお、以下で、制御回路部とは、対応する駆動回路３２，３４，３６とそれを制御する制御回路等とからなる回路部をいう。本実施の形態３による電力用半導体装置７１，８１では、各駆動回路３２，３４，３６の負側電源入力端と直流電源Ｖｄ４の負側電極との間にそれぞれダイオードＤｉが接続される。これらのダイオードＤｉに電流を流す場合、ダイオードＤｉの順方向電圧のために、各駆動回路３２，３４，３６の負側電源入力端と直流電源Ｖｄ４の負側電極との間に電位の差が生じる。ここで、各制御回路部のグランド電位を直流電源Ｖｄ４の負側電極の電位とすると、各ＩＧＢＴ１２，１４、１６を制御するために、ダイオードＤｉの順方向電圧を考慮しなければならず、各ＩＧＢＴ１２，１４，１６の制御動作が不安定となる。よって、ダイオードＤｉのアノードの電位を各制御回路部のグランド電位にすることが望ましい。

図６は、ダイオードＤｉのアノードの電位を各制御回路部のグランド電位とした場合の電力用半導体装置７１の構成例を示す回路図である。図６には、各ＩＧＢＴ１２，１４，１６をそれぞれ制御する各制御回路部９１，９２，９３が示されている。各制御回路部９１，９２，９３は、それぞれ対応するフォトカプラ９４，９５，９６を備える。図６に示された電力用半導体装置７１では、各制御回路部９１，９２，９３の負側電源入力端がダイオードＤｉのアノードに接続されることにより、そのアノードの電位が各制御回路部９１，９２，９３のグランド電位となるため、各ＩＧＢＴ１２，１４，１６を安定に制御することができる。

なお、図６における各制御回路部９１，９２，９３は、フォトカプラと駆動回路とをそれぞれ備えているが、対応するＩＧＢＴ１２，１４，１６をそれぞれ制御する他の回路を備えていてもよい。

本発明の実施の形態１による電力用半導体装置の構成例を示す回路図である。 本発明の実施の形態２による電力用半導体装置の構成例を示す回路図である。 本発明の実施の形態２による他の電力用半導体装置の構成例を示す回路図である。 本発明の実施の形態３による電力用半導体装置の構成例を示す回路図である。 本発明の実施の形態３による他の電力用半導体装置の構成例を示す回路図である。 本発明の実施の形態３による他の電力用半導体装置の構成例を示す回路図である。 従来の電力用半導体装置の構成例を示す回路図である。

符号の説明

１，５１，６１，７１，８１ 電力用半導体装置、 １１〜１６ ＩＧＢＴ、 ２１〜２６ フリーホイールダイオード、 ３１〜３６ 駆動回路、 Ｌ１〜Ｌ６，Ｌ１３〜Ｌ１７ インダクタンス、 Ｌ１８ 、負荷のコイル、 Ｒ１ 電流検知用の抵抗、 Ｒ２ 電流抑制用の抵抗、 Ｌ２０ 電流抑制用のインダクタ、 Ｌ２１ 電流低減用のインダクタ、 Ｄｉ ダイオード、 ９１，９２，９３ 制御回路部、 ９４，９５，９６ フォトカプラ

Claims (11)

1. 直列に接続された２個の半導体スイッチング素子からなる複数の直列回路が並列に接続されてなるブリッジ回路と、前記ブリッジ回路における下アーム側の対応する半導体スイッチング素子を駆動する各駆動回路部とを備え、前記各駆動回路部の負側電源入力端と該各駆動回路部に対応する前記各半導体スイッチング素子の所定の電流出力端とがそれぞれ対応して接続された電力用半導体装置において、
   前記各駆動回路部の負側電源入力端は、それぞれ個別の配線パターンを介して、所定の直流電源の負側電極に接続されることを特徴とする電力用半導体装置。
2. 前記各駆動回路部の負側電源入力端と前記直流電源の負側電極との間に、前記半導体スイッチング素子のスイッチング動作により過渡的に流れる電流を抑制する電流抑制部を設けたことを特徴とする請求項１に記載の電力用半導体装置。
3. 前記電流抑制部は、少なくとも１つのインダクタを備え、
   前記インダクタは、前記駆動回路部の負側電源入力端と前記直流電源の負側電極との間に接続されることを特徴とする請求項２に記載の電力用半導体装置。
4. 前記電流抑制部は、少なくとも１つの抵抗を備え、
   前記抵抗は、前記インダクタに直列に接続されることを特徴とする請求項３に記載の電力用半導体装置。
5. 前記電流抑制部は、少なくとも１つの抵抗からなることを特徴とする請求項２に記載の電力用半導体装置。
6. 前記電流抑制部は、少なくとも１つのダイオードを備え、
   前記ダイオードは、前記駆動回路部の負側電源入力端から前記直流電源の負側電極に順方向に直列に接続されることを特徴とする請求項２に記載の電力用半導体装置。
7. 対応する前記駆動回路部と該駆動回路部を制御する制御回路とからなる各制御回路部と、
   前記半導体スイッチング素子のスイッチング動作により過渡的に流れる電流を抑制する電流抑制部と
   を備え、
   前記電流抑制部は、前記各制御回路部の負側電源入力端と前記直流電源の負側電極との間に設けられたことを特徴とする請求項１に記載の電力用半導体装置。
8. 前記電流抑制部は、少なくとも１つのダイオードを備え、
   前記ダイオードは、前記制御回路部の負側電源入力端から前記直流電源の負側電極に順方向に直列に接続されることを特徴とする請求項７に記載の電力用半導体装置。
9. 前記電流抑制部は、少なくとも１つのインダクタを備え、
   前記インダクタは、前記ダイオードに直列に接続されることを特徴とする請求項６又は８に記載の電力用半導体装置。
10. 前記電流抑制部は、少なくとも１つの抵抗を備え、
    前記抵抗は、前記ダイオードに直列に接続されることを特徴とする請求項６又は８に記載の電力用半導体装置。
11. 前記各駆動回路部のうち少なくとも１つの正側電源入力端と前記直流電源の正側電極との間に、少なくとも１つのインダクタを設けたことを特徴とする請求項２から１０のいずれかに記載の電力用半導体装置。

Images