KR100618236B1 - 서보 드라이버에서 데드타임 발생장치_ - Google Patents
서보 드라이버에서 데드타임 발생장치_ Download PDFInfo
- Publication number
- KR100618236B1 KR100618236B1 KR1019980063094A KR19980063094A KR100618236B1 KR 100618236 B1 KR100618236 B1 KR 100618236B1 KR 1019980063094 A KR1019980063094 A KR 1019980063094A KR 19980063094 A KR19980063094 A KR 19980063094A KR 100618236 B1 KR100618236 B1 KR 100618236B1
- Authority
- KR
- South Korea
- Prior art keywords
- control signal
- signal
- pwm control
- gate
- generating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
- H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
- H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
본 발명은 서보 드라이버나 인버터 등의 전동기 제어장치에서 전력소자를 게이트를 구동시킬 경우에 전력소자를 보호하기 위한 데드타임(dead time) 신호를 발생한다.
본 발명은 직렬 연결된 전력소자들의 게이트에 PWM 제어신호를 인가하여 구동시키는 서보 드라이버의 게이트 구동장치에서 소정의 초기값을 설정하기 위한 초기값 설정수단; 초기값을 로드신호에 따라 로딩한 후 레퍼런스 클럭을 카운트하여 지연시간을 카운트하는 카운터; PWM 제어신호를 입력받아 상기 로드신호를 발생하기 위한 로딩신호 발생수단; 카운터로부터 지연신호를 입력받아 상기 PWM제어신호를 카운트시간만큼 지연시키는 지연수단; PWM제어신호와 지연수단에서 지연된 PWM제어신호를 논리곱 연산하여 상측 게이트 제어신호를 발생하는 앤드게이트; 및 WM제어신호와 상기 지연수단에서 지연된 PWM제어신호를 부정논리합 연산하여 하측 게이트 제어신호를 발생하는 노아게이트를 포함한다.
따라서 본 발명에 따른 데드타임 발생회로는 초기값을 로딩할 수 있는 바이너리 카운터를 사용하여 데드타임을 적절하게 조절할 수 있으며, 안정된 레퍼런스클럭에 따라 동작하는 논리 소자들로만 구현하여 데드타임신호를 안정되게 발생할 수 있는 효과가 있다.
Description
본 발명은 서보 드라이버가 전력소자의 게이트에 PWM 제어신호를 인가하여 전동기 등과 같은 부하를 구동시킬 경우에 전력소자를 보호하기 위한 데드타임(dead time) 신호를 발생하는 서보 드라이버에서 데드타임 발생장치에 관한 것이다.
일반적으로 서보 드라이버는 전력소자의 게이트에 PWM 제어신호를 인가하여 구동시키면서 전동기 등과 같은 부하에 인가되는 전력을 제어하도록 구성되어 있다. 상기 전력소자는 통상적으로 2개씩 직렬로 연결되어 있는 것으로서 PWM 제어신호에 따라 온 또는 오프될 경우에 직렬 연결된 2개의 전력소자가 동시에 온되면, 전력소자로 과도한 전류가 흘러 파괴될 우려가 있다.
그러므로 서보 드라이버는 직렬 연결된 2개의 전력소자가 동시에 온되는 것을 방지하기 위한 데드타임 신호를 발생할 필요가 있다. 즉, BJT(bipolar junction transistor) 및 IGBT(Insulated Gate Bipolar Transistor) 등과 같은 전력소자를 구동함에 있어서, 전력소자 자체의 스위칭 온 타임과 오프타임의 차이로 인한 단락을 방지하기 위하여 2개의 전력소자를 온 및 오프시키는 온/오프 타임의 사이에 2개의 전력소자가 모두 오프상태로 되게 하는 데드타임 신호를 삽입한다.
이와 같은 데드타임 신호를 발생하는 종래의 데드타임 발생회로는 도 2에 도시된 바와 같이 저항(R1, R2), 다이오드(D1), 커패시터(C1), 반전기(INV), 앤드게이트(AND) 및 노아게이트(NOR)로 구성하였다.
이와 같이 구성된 종래의 데드타임 발생회로는 PWM 제어신호(PHASE_A)가 앤 드게이트(AND) 및 노아게이트(NOR)의 일측 입력단자에 직접 인가되고, 또한 PWM 제어신호(PHASE_A)가 저항(R1, R2) 및 다이오드(D1)를 통하고, 커패시터(C1)에서 지연되며, 반전기(INV)에서 반전된 후 앤드게이트(AND) 및 노아게이트(NOR)의 타측 입력단자에 인가되는 것으로서 커패시터(C1)에서의 신호 지연에 따라 앤드게이트(AND)가 출력하는 하측 게이트 구동신호(LOWER_A)와 노아게이트(NOR)가 출력하는 상측 게이트 구동신호(UPPER_A)의 사이에는 전력소자가 모두 오프상태로 되는 데드타임이 발생된다.
그러나 상기한 종래의 데드타임 발생회로는 수동소자인 커패시터의 동작 특성상 주위온도의 변화에 따라 지연시간이 가변되고, 또한 수동소자에서 발생되는 오차로 인하여 전력소자를 온시킬 경우의 지연시간과 전력소자를 오프시킬 경우의 지연시간에 차이가 발생하고, 이로 인하여 전동기를 안정하게 구동시키지 못하게 되는 등의 문제점이 있었다.
이에 본 발명은 상기와 같은 종래의 문제점을 해소하기 위하여 발명한 것으로, 초기값 설정이 용이한 카운터를 이용하여 안정성과 신뢰성이 향상된 데드타임을 발생하는 서보 드라이버에서 데드타임 발생장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 장치는, 직렬 연결된 2개의 전력소자들의 게이트에 PWM 제어신호를 인가하여 구동하도록 된 서보 드라이버에 있어서, 2배속 레퍼런스 클럭에 따라 PWM 제어신호를 입력하여 로드신호를 발생하는 로드신호 발생수단; 소정의 초기 값을 설정하는 초기값 설정수단; 상기 로드신호 발생수단이 발생하는 로드신호에 따라 상기 초기값 설정수단이 설정한 초기값을 로딩하고 로딩한 초기값부터 레퍼런스 클럭을 카운트하며 카운트가 완료될 경우에 지연시간 신호를 발생하는 카운터; 상기 카운터가 발생한 지연시간 신호에 따라 상기 PWM 제어신호를 지연시키는 지연수단; 상기 PWM 제어신호와 상기 지연수단에서 지연된 PWM제어신호를 논리곱 연산하여 상측 게이트 제어신호를 발생하는 앤드게이트; 및 상기 PWM 제어신호와 상기 지연수단에서 지연된 PWM제어신호를 부정논리합 연산하여 하측 게이트 제어신호를 발생하는 노아게이트를 포함하는 것을 특징으로 한다.
상기 로드신호 발생수단은; PWM제어신호를 D 입력단자로 입력받고 레퍼런스 클럭의 2배 속도의 클럭을 클럭단자로 입력받는 디플립플롭; 및 상기 디플립플롭의 출력신호와 상기 PWM 제어신호를 배타적 부정 논리합 연산하여 로드신호를 발생하는 배타적 노아게이트로 구성됨을 특징으로 한다.
상기 지연수단은; 상기 카운터가 출력하는 지연시간 신호를 반전시키는 반전기; 및 상기 PWM 제어신호를 상기 반전기의 출력신호에 따라 출력하는 디플립플롭으로 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 서보 드라이버에서 데드타임 발생장치의 바람직한 실시 예를 상세히 설명한다.
도 1은 본 발명이 적용될 수 있는 전형적인 서보 드라이버의 구성을 도시한 블록도이다. 도 1을 참조하면, 서보 드라이버는 컨버터(1)와, 인버터(2)와, 전동기인 부하(3)와, 속도검출부(4)와, 구동제어부(5)로 구성된다. 상기 구동제어부(5)는 PWM 발생회로(10)와, 데드타임 발생회로(20)와, 게이트(GATE) 구동회로(5)로 구성된다.
상기 컨버터(1)는 2개의 다이오드가 직렬 연결되고, 그 2개씩 직렬 연결된 다이오드가 3개 병렬로 연결되어 3상 교류전원을 맥류전원으로 변환하고, 그, 맥류전원을 커패시터가 직류전원으로 변환하여 상기 인버터(2)에 공급한다.
상기 인버터(2)는 2개의 전력소자가 직렬 연결되고, 그 2개씩 직렬 연결된 전력소자가 3개 병렬로 연결되어, 상기 컨버터(1)로부터 입력되는 직류전원을 3상 교류전원으로 변환 및 부하(3)로 공급한다.
그리고 상기 부하(3)로 공급되는 전류의 크기는 전류센서가 감지하여 구동제어부(5)로 전달되고, 부하(3)의 회전속도는 속도검출부(4)에서 검출되어 구동제어 부(5)로 전달된다.
상기 구동제어부(5)는 PWM발생회로(10)가 상기 전류센서가 감지하는 전류의 크기와 속도검출부(4)가 검출하는 부하(3)의 회전속도에 따라 상기 인버터(2)의 전력소자들의 온 및 오프를 제어하기 위한 PWM 제어신호를 발생한다. 상기 발생한 PWM 제어신호는 데드타임 발생회로(20)로 입력되어 PWM 제어신호의 온시간과 오프시간의 사이에 데드타임이 삽입되며, 그 데드타임이 삽입된 신호를 발생하며, 그 데디타임이 삽입된 PWM 제어신호를 게이트 구동회로(30)가 인버터(2)의 전력소자의 게이트에 인가하여 구동시킨다.
이러한 서보 드라이버에 있어서, 본 발명의 데드타임 발생회로(20)는 도 3에 도시된 바와 같이 소정의 초기값을 설정하기 위한 초기값 설정수단(24)과, 상기 초기값 설정수단(24)이 설정한 초기 값을 로드신호에 따라 로딩한 후 레퍼런스 클럭(REFERENCE CLOCK)을 카운트하고 카운트가 완료될 경우에 캐리 아웃(carry out)신호인 지연시간 신호를 발생하는 카운터(23)와, 상기 레퍼런스 클럭(REFERENCE CLOCK)에 따라 PWM 제어신호(PHASE_A)를 입력하여 로드신호를 발생하고 발생한 로드신호를 상기 카운터(23)에 공급하는 로드신호 발생수단(25)과, 상기 로드신호 발생수단(25)이 입력한 상기 PWM 제어신호(PHASE_A)를 상기 카운터(23)가 출력하는 캐리 아웃(carry out)신호인 지연시간 신호에 따라 지연시켜 지연된 PWM 제어신호(PHASE_A)를 출력하는 지연수단(26)과, 상기 지연수단(26)이 출력한 지연된 PWM 제어신호(PHASE_A)와 상기 PWM 제어신호(PHASE_A)를 논리곱 연산하여 상측 게이트 제어신호(UPPER_A)를 발생하는 앤드게이트(G2)와, 상기 지연수단(26)이 출력한 지연된 PWM 제어신호(PHASE_A)와 상기 PWM 제어신호(PHASE_A)를 부정논리합 연산하여 하측 게이트 제어신호(LOWER_A)를 발생하는 노아게이트(G3)와, 상기 앤드게이트(G2)의 출력신호와 노아게이트(G3)의 출력신호는 논리합 연산되어 폴트(/FAULT)신호를 출력하는 오아게이트(G4)로 구성된다.
그리고 본 발명의 실시 예에서 상기 초기 값 설정수단(24)은 사용자가 설정 가능한 복수의 딥스위치로 구성되고, 상기 카운터(23)는 상기 초기 값 설정수단(24)에서 복수의 딥스위치로 설정된 초기 값을 로드신호에 따라 로딩하고, 그 로딩한 초기 값부터 레퍼런스 클럭(REFERENCE CLOCK)을 카운트하여 카운트가 완료될 경우에 캐리 아웃(carry out)신호를 발생한다. 상기 카운터(23)가 발생하는 캐리 아웃신호는 지연신호로서 지연신호 출력수단(26)의 반전기(G6)를 통해 반전된 후 디플립플롭(22)의 클럭단자로 전달된다.
상기 로드신호 발생수단(25)은 PWM 제어신호(PHASE_A)를 D 입력단자로 입력받고 레퍼런스 클럭(REFERENCE CLOCK)의 2배 속도를 가지는 클럭을 클럭단자로 입력받는 디플립플롭(21)과, 상기 디플립플롭(21)의 Q출력단자의 출력신호와 PWM제어신호(PHASE_A)를 배타적으로 부정 논리합 연산하는 배타적 노아게이트(G1)로 구성되어 로드신호를 발생하고, 발생한 로드신호를 상기 카운터(23)의 로드(LOAD)단자로 전달한다.
상기 지연수단(26)은 캐리 아웃(CARRY OUT)신호를 반전시키는 반전기(G6)와, 상기 반전기(G6)의 출력신호를 클럭단자로 입력받고, 상기 로드신호 발생수단(25)의 디플립플롭(21)의 Q출력단자의 출력신호를 D 입력단자로 입력받는 디 플립플롭(22)으로 이루어진다.
그리고 상기 앤드게이트(G2)의 출력신호와 노아게이트(G3)의 출력신호는 오아게이트(G4)에서 논리합 연산되어 폴트(/FAULT)신호로 출력된다.
이와 같이 구성되는 본 발명의 데드타임신호 발생회로가 동작하는 것을 도4의 파형도를 참조하여 설명하면 다음과 같다.
도 4에는 레퍼런스 클럭의 2배속도의 클럭신호(REFERENCE CLOCK X 2)와, 레퍼런스클럭(REFERENCE CLOCK)와, PWM 제어신호(PHASE_A)와, 로드신호 발생수단(25)이 발생하는 로드신호(a)와, 카운터(23)의 카운트 값과, 카운터(230)가 출력하여 반전기(G6)에서 반전된 지연신호(b)와, 지연신호 출력수단(26)이 출력하는 지연된 PWM 제어신호(c)와, 상측 게이트 제어신호(UPPER_A)와, 하측 게이트 제어신호(LOWER_A)가 각각 도시되어 있다.
디플립플롭(21)은 PWM 제어신호(PHASE_A)를 D 입력단자로 입력받아 클럭단자로 입력되는 2배속의 레퍼런스 클럭(REFERENCE CLOCK x 2)에 따라 출력하고, 디플립플롭(21)이 출력한 PWM 제어신호(PHASE_A)는 원래의 PWM제어신호(PHASE_A)와 배타적 노아게이트(G1)에서 배타적 부정논리합 연산되어 도 4와 같이 로드신호(a)를 발생하며, 발생한 로드신호(a)는 카운터(23)의 로드(LOAD) 단자로 입력된다.
그러면, 카운터(23)는 초기값 설정수단(24)에 딥스위치(24)로 미리 설정된 초기 값을 로드신호(a)에 따라 로딩하고, 그 로딩한 초기 값부터, 반전기(G5)를 통해 반전되어 클럭단자로 입력되는 레퍼런스 클럭(REFERENCE CLOCK)에 따라 카운트하고, 카운트가 완료될 경우에 캐리 아웃(carry out)신호를 출력한다.
상기 캐리 아웃신호는 지연시간 신호로서 지연수단(26)의 반전기(G6)에서 반전되어 디플립플롭(22)의 클럭단자로 입력되고, 디플립플롭(22)의 D 입력단자에는 상기 디플립플롭(21)이 출력하는 PWM 제어신호(PHASE_A)가 입력된다.
그러면, 디플립플롭(22)은 PWM 제어신호(PHASE_A)를 상기 카운트(23)가 출력하는 캐리 아웃신호인 지연시간 신호의 시간만큼 지연된 PWM 제어신호(c)를 출력한다.
상기 지연수단(26)이 출력하는 지연된 PWM 제어신호(c)와 원래의 PWM제어신호(PHASE_A)는 앤드게이트(G2)에서 논리 곱 연산되어 직렬 연결된 2개의 전력소자에서 상측에 위치하는 전력소자를 구동시키기 위한 상측 게이트 제어신호(UPPER_A)가 발생되고, 또한 상기 지연된 PWM 제어신호(c)와 원래의 PWM제어신호(PHASE_A)는 노아게이트(G3)에서 부정 논리합 연산되어 직렬 연결된 2개의 전력소자에서 하측에 위치하는 전력소자를 구동시키기 위한 하측 게이트 제어신호(LOWER_A)를 발생된다.
상기 앤드게이트(G2)가 발생하는 상측 게이트 제어신호(UPPER_A)와 상기 노아게이트(G3)가 발생하는 하측 게이트 제어신호(LOWER_A)는 직렬 연결된 2개의 전력소자에서 상측 및 하측에 위치하는 전력소자의 게이트에 각기 인가되어 전력소자가 구동된다.
예를 들면, 상기 상측 게이트 제어신호(UPPER_A)와 하측 게이트 제어신호(LOWER_A)가 하이 상태일 경우에 2개의 전력소자가 각기 온되어 구동되고, 로우 상태일 경우에 전력소자가 오프된다.
여기서, 본 발명은 하이상태의 상측 게이트 제어신호(UPPER_A)와 하이상태의 하측 게이트 제어신호(LOWER_A)의 사이에는 상측 게이트 제어신호(UPPER_A) 및 하측 게이트 제어신호(LOWER_A)가 모두 로우상태인 데드타임 기간이 존재하는 것으로서 이 데드타임의 기간동안 직렬 연결된 2개의 전력소자는 모두 오프상태로 된다.
그러므로 본 발명에 따르면, 직렬 연결된 2개의 전력소자가 동시에 온되는 시간이 발생하지 않고, 이로 인하여 전력소자로 과전류가 흘러 손상되는 것을 방지한다.
이상에서 살펴본 바와 같이, 본 발명에 따른 데드타임 발생회로는 초기 값을 로딩하고, 로딩한 초기 값부터 레퍼런스 클럭을 카운트하는 카운터를 사용하여 데 드타임을 적절하게 조절할 수 있고, 안정된 레퍼런스 클럭에 따라 동작하는 논리 소자들로만 구현하여 데드타임을 안정되게 발생할 수 있으며, 또한 초기값을 조절하여 데드타임을 조절할 수 있는 등의 효과가 있다.
도 1은 본 발명이 적용될 수 있는 전형적인 서보 드라이버의 구성을 도시한 블록도,
도 2는 서보 드라이버에서 종래 데드타임 발생장치를 도시한 회로도,
도 3은 본 발명에 따른 데드타임 발생장치를 도시한 회로도,
도 4는 본 발명을 설명하기 위하여 도시한 동작 파형도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 컨버터 2 : 인버터
3 : 부하 4 : 속도검출부
5 : 구동 제어부 10 : PWM발생회로
20 : 데드타임 발생회로 30 : 게이트 구동회로
21, 22 : 래치 23 : 카운터
24 : 초기 값 설정부 G1~G6: 논리소자
Claims (3)
- 직렬 연결된 2개의 전력소자들의 게이트에 PWM 제어신호를 인가하여 구동하도록 된 서보 드라이버에 있어서,2배속 레퍼런스 클럭에 따라 PWM 제어신호를 입력하여 로드신호를 발생하는 로드신호 발생수단;소정의 초기 값을 설정하는 초기값 설정수단;상기 로드신호 발생수단이 발생하는 로드신호에 따라 상기 초기값 설정수단이 설정한 초기값을 로딩하고 로딩한 초기값부터 레퍼런스 클럭을 카운트하며 카운트가 완료될 경우에 지연시간 신호를 발생하는 카운터;상기 카운터가 발생한 지연시간 신호에 따라 상기 PWM 제어신호를 지연시키는 지연수단;상기 PWM 제어신호와 상기 지연수단에서 지연된 PWM제어신호를 논리곱 연산하여 상측 게이트 제어신호를 발생하는 앤드게이트; 및상기 PWM 제어신호와 상기 지연수단에서 지연된 PWM제어신호를 부정논리합 연산하여 하측 게이트 제어신호를 발생하는 노아게이트를 포함하는 것을 특징으로 하는 서보 드라이버에서 데드타임 발생장치.
- 제 1 항에 있어서, 상기 로드신호 발생수단은;PWM제어신호를 D 입력단자로 입력받고 레퍼런스 클럭의 2배 속도의 클럭을 클럭단자로 입력받는 디플립플롭; 및상기 디플립플롭의 출력신호와 상기 PWM 제어신호를 배타적 부정 논리합 연산하여 로드신호를 발생하는 배타적 노아게이트로 구성됨을 특징으로 하는 서보 드라이버에서 데드타임 발생장치.
- 제 1 항에 있어서, 상기 지연수단은;상기 카운터가 출력하는 지연시간 신호를 반전시키는 반전기; 및상기 PWM 제어신호를 상기 반전기의 출력신호에 따라 출력하는 디플립플롭으로 구성됨을 특징으로 하는 서보 드라이버에서 데드타임 발생장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980063094A KR100618236B1 (ko) | 1998-12-31 | 1998-12-31 | 서보 드라이버에서 데드타임 발생장치_ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980063094A KR100618236B1 (ko) | 1998-12-31 | 1998-12-31 | 서보 드라이버에서 데드타임 발생장치_ |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000046414A KR20000046414A (ko) | 2000-07-25 |
KR100618236B1 true KR100618236B1 (ko) | 2007-04-25 |
Family
ID=19569706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980063094A KR100618236B1 (ko) | 1998-12-31 | 1998-12-31 | 서보 드라이버에서 데드타임 발생장치_ |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100618236B1 (ko) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0389868A (ja) * | 1989-08-31 | 1991-04-15 | Meidensha Corp | インバータのデッドタイム補償回路 |
JPH0530751A (ja) * | 1991-07-23 | 1993-02-05 | Meidensha Corp | デツドタイム補償装置 |
JPH05103473A (ja) * | 1991-10-03 | 1993-04-23 | Toshiba Corp | インバータ装置 |
KR930022701A (ko) * | 1992-04-23 | 1993-11-24 | 김광호 | 펄스폭 변조(pwm) 방식의 모터 제어시스템의 제어된 pwm신호 발생장치 |
KR19980059213A (ko) * | 1996-12-31 | 1998-10-07 | 이우복 | 전동기 제어용 인버터의 디지탈 데드 타임 발생기 |
KR19980060677A (ko) * | 1996-12-31 | 1998-10-07 | 이대원 | 스테핑 모터의 구동 회로 |
-
1998
- 1998-12-31 KR KR1019980063094A patent/KR100618236B1/ko not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0389868A (ja) * | 1989-08-31 | 1991-04-15 | Meidensha Corp | インバータのデッドタイム補償回路 |
JPH0530751A (ja) * | 1991-07-23 | 1993-02-05 | Meidensha Corp | デツドタイム補償装置 |
JPH05103473A (ja) * | 1991-10-03 | 1993-04-23 | Toshiba Corp | インバータ装置 |
KR930022701A (ko) * | 1992-04-23 | 1993-11-24 | 김광호 | 펄스폭 변조(pwm) 방식의 모터 제어시스템의 제어된 pwm신호 발생장치 |
KR19980059213A (ko) * | 1996-12-31 | 1998-10-07 | 이우복 | 전동기 제어용 인버터의 디지탈 데드 타임 발생기 |
KR19980060677A (ko) * | 1996-12-31 | 1998-10-07 | 이대원 | 스테핑 모터의 구동 회로 |
Non-Patent Citations (1)
Title |
---|
1019980059213 * |
Also Published As
Publication number | Publication date |
---|---|
KR20000046414A (ko) | 2000-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100353293B1 (ko) | 직렬회로반도체스위치의구동방법및회로장치 | |
KR101198566B1 (ko) | 다상 인버터 및 그 제어 방법, 및 송풍기 및 다상 전류출력 시스템 | |
JP6398949B2 (ja) | 半導体素子の駆動装置 | |
JP2012010544A (ja) | 半導体素子の駆動装置 | |
KR20040004068A (ko) | 온도 검출 회로를 구비한 인버터 회로 장치 | |
US5515258A (en) | Drive device for a push-pull stage | |
JP6639763B1 (ja) | 駆動回路及び電力変換装置 | |
JP2005117839A (ja) | パルス幅変調波形生成方法及び装置 | |
JP3677497B2 (ja) | パルス幅変調波形発生装置及び3相パルス幅変調波形発生装置 | |
JP4706130B2 (ja) | 電力用半導体素子のゲート駆動回路 | |
KR100618236B1 (ko) | 서보 드라이버에서 데드타임 발생장치_ | |
JP5322687B2 (ja) | パワーエレクトロニクスコンポーネントを制御するためのデバイス及び回路、関連する駆動方法、並びに関連する点弧子 | |
WO2017056679A1 (ja) | 多相電力変換装置の制御回路 | |
WO1997050162A1 (fr) | Appareil de commande de moteur | |
JP2006187101A (ja) | 電圧駆動素子の駆動方法 | |
KR101953179B1 (ko) | 컨버터 및 이를 구비한 가전기기 | |
JP3786149B2 (ja) | インバータにおける過電流制限方法、並びにインバータ | |
WO2024071276A1 (ja) | 保護回路および保護方法 | |
JP2520305B2 (ja) | 電力変換装置 | |
JP2681394B2 (ja) | Pwm制御装置 | |
JPH10201243A (ja) | 自己消弧形半導体スイッチ素子の並列装置及び電力変換装置 | |
JP2004112893A (ja) | スイッチング電源装置 | |
KR890002169Y1 (ko) | 펄스폭 변조교류 초퍼회로의 과부하 및 무접속상태 제어회로 | |
JPH06189555A (ja) | 3値レベルインバータ制御装置 | |
JP3601255B2 (ja) | インバータ装置の負荷短絡検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090803 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20120813 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |