JPH10201243A - 自己消弧形半導体スイッチ素子の並列装置及び電力変換装置 - Google Patents
自己消弧形半導体スイッチ素子の並列装置及び電力変換装置Info
- Publication number
- JPH10201243A JPH10201243A JP9000833A JP83397A JPH10201243A JP H10201243 A JPH10201243 A JP H10201243A JP 9000833 A JP9000833 A JP 9000833A JP 83397 A JP83397 A JP 83397A JP H10201243 A JPH10201243 A JP H10201243A
- Authority
- JP
- Japan
- Prior art keywords
- self
- gate
- semiconductor switch
- extinguishing
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ゲート感度電圧にバラツキがあっても、同じ
並列回路に属する各自己消弧形半導体スイッチ素子１１
・１２相互間の電流負担バランスが崩れ難い並列制御方
式を提供する。 【解決手段】 各自己消弧形半導体スイッチ素子１１・
１２を制御するゲート信号発生回路３６の出力端子と各
スイッチ素子のゲート端子との間に接続されるゲート抵
抗４１・４２を備える。同一並列回路に属する各スイッ
チ素子におけるゲート端子相互間を接続するゲート抵抗
４１・４２よりも抵抗値の小さな抵抗のゲート感度補正
抵抗５０を備える。たとえばスイッチ素子１１が早めに
ターンオフすると、ゲート端子電圧が低下しゲート感度
補正抵抗５０を介して電流が流れ込む。この電流はゲー
ト抵抗４２の電圧降下を促し、スイッチ素子１２のゲー
ト端子電圧を引き下げる。自己消弧形半導体スイッチ素
子１２も引き続いてターンオフする。
並列回路に属する各自己消弧形半導体スイッチ素子１１
・１２相互間の電流負担バランスが崩れ難い並列制御方
式を提供する。 【解決手段】 各自己消弧形半導体スイッチ素子１１・
１２を制御するゲート信号発生回路３６の出力端子と各
スイッチ素子のゲート端子との間に接続されるゲート抵
抗４１・４２を備える。同一並列回路に属する各スイッ
チ素子におけるゲート端子相互間を接続するゲート抵抗
４１・４２よりも抵抗値の小さな抵抗のゲート感度補正
抵抗５０を備える。たとえばスイッチ素子１１が早めに
ターンオフすると、ゲート端子電圧が低下しゲート感度
補正抵抗５０を介して電流が流れ込む。この電流はゲー
ト抵抗４２の電圧降下を促し、スイッチ素子１２のゲー
ト端子電圧を引き下げる。自己消弧形半導体スイッチ素
子１２も引き続いてターンオフする。
Description
【０００１】
【発明の属する技術分野】本発明はＩＧＢＴ・ＩＧＣＴ
等の自己消弧形半導体スイッチ素子の並列装置及び電力
変換装置に関する。
等の自己消弧形半導体スイッチ素子の並列装置及び電力
変換装置に関する。
【０００２】
【従来の技術】自己消弧形半導体スイッチ素子たとえば
ＩＧＢＴの単体の電流容量は１０００Ａクラスが現況最
大である。さらなる大容量化のためには、それ等を並列
に接続する。同一並列回路に属する各自己消弧形半導体
スイッチ素子に対しては同一のゲート信号を与え、同時
にターンオンしあるいはターンオフするように制御す
る。互いに並列となる各自己消弧形半導体スイッチ素子
が負荷電流を常に均等に負担するのであれば、理想的な
並列運用となる。各自己消弧形半導体スイッチ素子相互
間の電流バランスが崩れると、電流負担に軽重の偏りが
生まれる。この場合の全体電流は電流負担の最も重い自
己消弧形半導体スイッチ素子が過負荷とならないレベル
であり、理想的並列運用の場合よりも低くなる。電流バ
ランスを崩す重要な要因はゲート感度電圧のバラツキで
ある。ゲート感度電圧の高い自己消弧形半導体スイッチ
素子は早めにターンオフし、ゲート感度電圧の低い自己
消弧形半導体スイッチ素子は遅れてターンオフする。そ
の時間差の間に前者を流れていた電流が後者へ転流し重
畳する。その際の後者の電流負担が重く、前者・後者間
の電流負担がアンバランスとなる。
ＩＧＢＴの単体の電流容量は１０００Ａクラスが現況最
大である。さらなる大容量化のためには、それ等を並列
に接続する。同一並列回路に属する各自己消弧形半導体
スイッチ素子に対しては同一のゲート信号を与え、同時
にターンオンしあるいはターンオフするように制御す
る。互いに並列となる各自己消弧形半導体スイッチ素子
が負荷電流を常に均等に負担するのであれば、理想的な
並列運用となる。各自己消弧形半導体スイッチ素子相互
間の電流バランスが崩れると、電流負担に軽重の偏りが
生まれる。この場合の全体電流は電流負担の最も重い自
己消弧形半導体スイッチ素子が過負荷とならないレベル
であり、理想的並列運用の場合よりも低くなる。電流バ
ランスを崩す重要な要因はゲート感度電圧のバラツキで
ある。ゲート感度電圧の高い自己消弧形半導体スイッチ
素子は早めにターンオフし、ゲート感度電圧の低い自己
消弧形半導体スイッチ素子は遅れてターンオフする。そ
の時間差の間に前者を流れていた電流が後者へ転流し重
畳する。その際の後者の電流負担が重く、前者・後者間
の電流負担がアンバランスとなる。
【０００３】
【発明が解決しようとする課題】同一並列回路に属する
各自己消弧形半導体スイッチ素子のゲート感度電圧は均
一であることが望ましい。多数の素子の中から、なるべ
く同等特性の自己消弧形半導体スイッチ素子を選別して
用いる方法は特性均一化に有効である。しかし、それだ
けでは十分ではない。素子を選別しても、０．３Ｖ程度
のゲート感度電圧のバラツキは許容せざるを得ず、さら
なる均一化は実用上困難である。本発明の目的はゲート
感度電圧にバラツキがあっても、各自己消弧形半導体ス
イッチ素子相互間の電流負担バランスが崩れ難い並列装
置及び電力変換装置を提供することである。
各自己消弧形半導体スイッチ素子のゲート感度電圧は均
一であることが望ましい。多数の素子の中から、なるべ
く同等特性の自己消弧形半導体スイッチ素子を選別して
用いる方法は特性均一化に有効である。しかし、それだ
けでは十分ではない。素子を選別しても、０．３Ｖ程度
のゲート感度電圧のバラツキは許容せざるを得ず、さら
なる均一化は実用上困難である。本発明の目的はゲート
感度電圧にバラツキがあっても、各自己消弧形半導体ス
イッチ素子相互間の電流負担バランスが崩れ難い並列装
置及び電力変換装置を提供することである。
【０００４】
【課題を解決するための手段】本発明は互いに並列に接
続される複数の自己消弧形半導体スイッチ素子を備え
る。それらを制御するためのゲート信号発生回路を備え
る。ゲート信号発生回路の出力端子と各自己消弧形半導
体スイッチ素子のゲート端子との間に接続されるゲート
抵抗を備える。ゲート信号は各ゲート抵抗を介して各ゲ
ート端子に伝達される。
続される複数の自己消弧形半導体スイッチ素子を備え
る。それらを制御するためのゲート信号発生回路を備え
る。ゲート信号発生回路の出力端子と各自己消弧形半導
体スイッチ素子のゲート端子との間に接続されるゲート
抵抗を備える。ゲート信号は各ゲート抵抗を介して各ゲ
ート端子に伝達される。
【０００５】さらに、同一並列回路に属する各自己消弧
形半導体スイッチ素子におけるゲート端子相互間を接続
するゲート感度補正抵抗を備える。前記ゲート感度補正
抵抗は前記各ゲート抵抗よりも抵抗値の小さな抵抗であ
る。同一並列回路に属する自己消弧形半導体スイッチ素
子が２個であれば、ゲート感度補正抵抗は１個となる。
前者が３個であれば、後者も３個となる。同一並列回路
に属する特定の自己消弧形半導体スイッチ素子が早めに
ターンオフすると、該素子の電流量低下によりそれのゲ
ート端子電圧が低下する。すると、該ゲート端子にゲー
ト感度補正抵抗を介して電流が流れ込む。この電流は他
の自己消弧形半導体スイッチ素子に繋がるゲート抵抗を
経由する。そのゲート抵抗の電圧降下が増加する。これ
にともない、他の自己消弧形半導体スイッチ素子のゲー
ト端子電圧が低下する。このため、他の自己消弧形半導
体スイッチ素子も引き続いてターンオフする。
形半導体スイッチ素子におけるゲート端子相互間を接続
するゲート感度補正抵抗を備える。前記ゲート感度補正
抵抗は前記各ゲート抵抗よりも抵抗値の小さな抵抗であ
る。同一並列回路に属する自己消弧形半導体スイッチ素
子が２個であれば、ゲート感度補正抵抗は１個となる。
前者が３個であれば、後者も３個となる。同一並列回路
に属する特定の自己消弧形半導体スイッチ素子が早めに
ターンオフすると、該素子の電流量低下によりそれのゲ
ート端子電圧が低下する。すると、該ゲート端子にゲー
ト感度補正抵抗を介して電流が流れ込む。この電流は他
の自己消弧形半導体スイッチ素子に繋がるゲート抵抗を
経由する。そのゲート抵抗の電圧降下が増加する。これ
にともない、他の自己消弧形半導体スイッチ素子のゲー
ト端子電圧が低下する。このため、他の自己消弧形半導
体スイッチ素子も引き続いてターンオフする。
【０００６】
【発明の実施の形態】図１を使って本発明に係る自己消
弧形半導体スイッチ素子の並列装置の実施形態について
説明する。この並列装置は、例えば負荷としての電動機
の駆動回路である。図１（ａ）装置は互いに並列に接続
される複数の自己消弧形半導体スイッチ素子１１・１２
を備える。自己消弧形半導体スイッチ素子１１・１２は
ＩＧＢＴである。各自己消弧形半導体スイッチ素子１１
・１２に流れる電流ｉ1およびｉ2は合流して素子単体で
は賄えないレベルの大きな負荷電流ｉ＝ｉ1＋ｉ2を形成
する。それは、図外の負荷たとえば電動機へ向かう。各
自己消弧形半導体スイッチ素子１１・１２を制御するゲ
ート信号発生回路３６を備える。ゲート信号発生回路３
６の出力端子と各自己消弧形半導体スイッチ素子１１・
１２のゲート端子との間に接続されるゲート抵抗４１・
４２を備える。同一並列回路に属する各自己消弧形半導
体スイッチ素子１１・１２におけるゲート端子相互間を
接続するゲート感度補正抵抗５０を備える。ゲート感度
補正抵抗５０はゲート抵抗４１・４２よりも抵抗値の小
さな抵抗である。図１（ｂ）は自己消弧形半導体スイッ
チ素子１１・１２のゲート端子電圧の例示である。この
波形はゲート信号発生回路３６から出力するゲート信号
の波形と相関する。図中のＶG1は自己消弧形半導体スイ
ッチ素子１１のゲート感度電圧であり、ＶG2は自己消弧
形半導体スイッチ素子１２のゲート感度電圧である。図
示の例では前者大・後者小であり、その間に△Ｖの差が
ある。△Ｖの差は大きが、両者のターンオフタイミング
の差△Ｔ2は僅少となることが望ましい。本発明はその
ための仕組みを提供する。以下、この点について、手順
を踏んで説明する。
弧形半導体スイッチ素子の並列装置の実施形態について
説明する。この並列装置は、例えば負荷としての電動機
の駆動回路である。図１（ａ）装置は互いに並列に接続
される複数の自己消弧形半導体スイッチ素子１１・１２
を備える。自己消弧形半導体スイッチ素子１１・１２は
ＩＧＢＴである。各自己消弧形半導体スイッチ素子１１
・１２に流れる電流ｉ1およびｉ2は合流して素子単体で
は賄えないレベルの大きな負荷電流ｉ＝ｉ1＋ｉ2を形成
する。それは、図外の負荷たとえば電動機へ向かう。各
自己消弧形半導体スイッチ素子１１・１２を制御するゲ
ート信号発生回路３６を備える。ゲート信号発生回路３
６の出力端子と各自己消弧形半導体スイッチ素子１１・
１２のゲート端子との間に接続されるゲート抵抗４１・
４２を備える。同一並列回路に属する各自己消弧形半導
体スイッチ素子１１・１２におけるゲート端子相互間を
接続するゲート感度補正抵抗５０を備える。ゲート感度
補正抵抗５０はゲート抵抗４１・４２よりも抵抗値の小
さな抵抗である。図１（ｂ）は自己消弧形半導体スイッ
チ素子１１・１２のゲート端子電圧の例示である。この
波形はゲート信号発生回路３６から出力するゲート信号
の波形と相関する。図中のＶG1は自己消弧形半導体スイ
ッチ素子１１のゲート感度電圧であり、ＶG2は自己消弧
形半導体スイッチ素子１２のゲート感度電圧である。図
示の例では前者大・後者小であり、その間に△Ｖの差が
ある。△Ｖの差は大きが、両者のターンオフタイミング
の差△Ｔ2は僅少となることが望ましい。本発明はその
ための仕組みを提供する。以下、この点について、手順
を踏んで説明する。
【０００７】図２は前記図１からゲート感度補正抵抗５
０を除いた場合の回路図と波形図である。比較参照のた
めに、まずこれについて説明する。図２（ｂ）に対応す
るゲート信号のたち下がりは自己消弧形半導体スイッチ
素子１１・１２に対するターンオフ指令を意味する。た
ち下がり箇所は垂直状波形Ｑ1であるのが理想である。
実際にはそうはならず、傾斜状波形Ｑ2となる。傾斜状
波形Ｑ2とゲート感度電圧差△Ｖの点から、この場合の
自己消弧形半導体スイッチ素子１１・１２のターンオフ
タイミングの差は図示の△Ｔ1となる。これは大き過ぎ
る。これを小さくするためには、傾斜状波形Ｑ2の傾き
を強調する仕組みを与えれば良い。そこで、図２（ａ）
にゲート感度補正抵抗５０を加えた図１（ａ）の回路と
し、ゲート抵抗４１または４２による電圧効果に期待す
る。
０を除いた場合の回路図と波形図である。比較参照のた
めに、まずこれについて説明する。図２（ｂ）に対応す
るゲート信号のたち下がりは自己消弧形半導体スイッチ
素子１１・１２に対するターンオフ指令を意味する。た
ち下がり箇所は垂直状波形Ｑ1であるのが理想である。
実際にはそうはならず、傾斜状波形Ｑ2となる。傾斜状
波形Ｑ2とゲート感度電圧差△Ｖの点から、この場合の
自己消弧形半導体スイッチ素子１１・１２のターンオフ
タイミングの差は図示の△Ｔ1となる。これは大き過ぎ
る。これを小さくするためには、傾斜状波形Ｑ2の傾き
を強調する仕組みを与えれば良い。そこで、図２（ａ）
にゲート感度補正抵抗５０を加えた図１（ａ）の回路と
し、ゲート抵抗４１または４２による電圧効果に期待す
る。
【０００８】図１（ａ）について改めて説明する。傾斜
状波形Ｑ2とゲート感度電圧ＶG1の交点のタイミングで
一方の自己消弧形半導体スイッチ素子１１がターンオフ
を始める。その後、次の経過を辿る。自己消弧形半導体
スイッチ素子１１の電流量低下により、そのゲート端子
電圧が低下する。電圧の低下した該ゲート端子にゲート
感度補正抵抗５０を介して電流が流れ込む。その電流経
路は３６−４２−５０−（１１のゲート端子）となる。
ゲート抵抗４２の電圧降下が増加する。ゲート抵抗４２
の抵抗値は大きく、ゲート感度補正抵抗５０の抵抗値は
小さいので、後者の電圧降下は小さく、前者の電圧降下
は大きい。ゲート抵抗４２の電圧降下が大きいため、そ
こに繋がる自己消弧形半導体スイッチ素子１２のゲート
端子電圧が急激に低下し、その電圧波形はＱ3の通りと
なる。電圧波形Ｑ3とゲート感度電圧ＶG2の交点のタイ
ミングで自己消弧形半導体スイッチ素子１２はターンオ
フする。
状波形Ｑ2とゲート感度電圧ＶG1の交点のタイミングで
一方の自己消弧形半導体スイッチ素子１１がターンオフ
を始める。その後、次の経過を辿る。自己消弧形半導体
スイッチ素子１１の電流量低下により、そのゲート端子
電圧が低下する。電圧の低下した該ゲート端子にゲート
感度補正抵抗５０を介して電流が流れ込む。その電流経
路は３６−４２−５０−（１１のゲート端子）となる。
ゲート抵抗４２の電圧降下が増加する。ゲート抵抗４２
の抵抗値は大きく、ゲート感度補正抵抗５０の抵抗値は
小さいので、後者の電圧降下は小さく、前者の電圧降下
は大きい。ゲート抵抗４２の電圧降下が大きいため、そ
こに繋がる自己消弧形半導体スイッチ素子１２のゲート
端子電圧が急激に低下し、その電圧波形はＱ3の通りと
なる。電圧波形Ｑ3とゲート感度電圧ＶG2の交点のタイ
ミングで自己消弧形半導体スイッチ素子１２はターンオ
フする。
【０００９】前記の経過を辿って自己消弧形半導体スイ
ッチ素子１１に引き続き自己消弧形半導体スイッチ素子
１２もターンオフする。その間のターンオフタイミング
差△Ｔ2は僅少である。それは自己消弧形半導体スイッ
チ素子１１のゲート端子電圧の波形がＱ2よりも急峻な
傾斜のＱ3に転化するためである。それはゲート感度補
正抵抗５０とゲート抵抗４１または４２との相乗効果に
由来する。一方の自己消弧形半導体スイッチ素子１１の
ターンオフ開始にともない、そこに流れていた電流ｉ1
は減少し、それに見合って他方の自己消弧形半導体スイ
ッチ素子１２の電流ｉ2が増加する。両者を足し合わせ
た負荷電流ｉはほぼ一定のレベルに保持される。この性
質は負荷電流ｉが経由する負荷（たとえば電動機）回路
のインダクタンス成分に起因する。電流ｉ2の増加傾向
はターンオフタイミング差△Ｔ1に相当する期間が終了
するまで継続するが、本発明の場合のその期間は僅少で
あり、自己消弧形半導体スイッチ素子１２の電流ｉ2増
加も僅少となる。その後、自己消弧形半導体スイッチ素
子１２もターンオフの傾向を示し始め、その電流ｉ2は
減少に転ずる。自己消弧形半導体スイッチ素子１１・１
２の両方がオフ状態となると、それらのカソード側の電
位が下降し、その影響で負荷電流ｉは図外の回路に転流
する。
ッチ素子１１に引き続き自己消弧形半導体スイッチ素子
１２もターンオフする。その間のターンオフタイミング
差△Ｔ2は僅少である。それは自己消弧形半導体スイッ
チ素子１１のゲート端子電圧の波形がＱ2よりも急峻な
傾斜のＱ3に転化するためである。それはゲート感度補
正抵抗５０とゲート抵抗４１または４２との相乗効果に
由来する。一方の自己消弧形半導体スイッチ素子１１の
ターンオフ開始にともない、そこに流れていた電流ｉ1
は減少し、それに見合って他方の自己消弧形半導体スイ
ッチ素子１２の電流ｉ2が増加する。両者を足し合わせ
た負荷電流ｉはほぼ一定のレベルに保持される。この性
質は負荷電流ｉが経由する負荷（たとえば電動機）回路
のインダクタンス成分に起因する。電流ｉ2の増加傾向
はターンオフタイミング差△Ｔ1に相当する期間が終了
するまで継続するが、本発明の場合のその期間は僅少で
あり、自己消弧形半導体スイッチ素子１２の電流ｉ2増
加も僅少となる。その後、自己消弧形半導体スイッチ素
子１２もターンオフの傾向を示し始め、その電流ｉ2は
減少に転ずる。自己消弧形半導体スイッチ素子１１・１
２の両方がオフ状態となると、それらのカソード側の電
位が下降し、その影響で負荷電流ｉは図外の回路に転流
する。
【００１０】図３・図４の実施形態について説明する。
図１の並列装置は直流・多相交流間の一方から他方へ電
力を変換する半導体電力変換装置に適応できる。図３は
直流電源１の出力を三相交流に変換し、誘導電動機３を
駆動する半導体電力変換装置であり、そこに本発明の並
列装置を適用する。図３の２は２レベル形の半導体電力
変換装置の主回路であり、図４のような構成となる。主
回路２は多数の複合スイッチ１００を含む。各複合スイ
ッチ１００は便宜的に二重角枠で囲って表示してある
が、その中身は前記図１（ａ）と同様であり、互いに並
列に接続される自己消弧形半導体スイッチ素子１１・１
２を含み、かつゲート抵抗４１・４２およびゲート感度
補正抵抗５０が付属する。各複合スイッチ１００は主回
路２中のＵ相回路２Ｕ・Ｖ相回路２Ｖ・Ｗ相回路２Ｗの
いずれかに属し、かつ正極Ｐ側・負極Ｎ側のいずれかに
属する。たとえば１００ＶＮはＶ相回路２Ｖに属し、か
つ負極Ｎ側に属する複合スイッチ１００である。４はエ
ンコーダを含む速度検出器、５は電流検出器である。
図１の並列装置は直流・多相交流間の一方から他方へ電
力を変換する半導体電力変換装置に適応できる。図３は
直流電源１の出力を三相交流に変換し、誘導電動機３を
駆動する半導体電力変換装置であり、そこに本発明の並
列装置を適用する。図３の２は２レベル形の半導体電力
変換装置の主回路であり、図４のような構成となる。主
回路２は多数の複合スイッチ１００を含む。各複合スイ
ッチ１００は便宜的に二重角枠で囲って表示してある
が、その中身は前記図１（ａ）と同様であり、互いに並
列に接続される自己消弧形半導体スイッチ素子１１・１
２を含み、かつゲート抵抗４１・４２およびゲート感度
補正抵抗５０が付属する。各複合スイッチ１００は主回
路２中のＵ相回路２Ｕ・Ｖ相回路２Ｖ・Ｗ相回路２Ｗの
いずれかに属し、かつ正極Ｐ側・負極Ｎ側のいずれかに
属する。たとえば１００ＶＮはＶ相回路２Ｖに属し、か
つ負極Ｎ側に属する複合スイッチ１００である。４はエ
ンコーダを含む速度検出器、５は電流検出器である。
【００１１】ここで図３の回路２Ｕ、２Ｖ、２Ｗと図４
の回路２Ｕ、２Ｖ、２Ｗとのそれぞれは同一であって、
例えば、図３の回路２Ｕのスイッチ１００ＵＰが図４の
１１ＵＰと１２ＵＰとより成り、スイッチ１００ＵＮが
図４の１１ＵＮと１２ＵＮより成る。そして、この１１
ＵＰが図１の１１、１２ＵＰが図１の１２に相当する。
回路２Ｖ、２Ｗも同様の関係である。
の回路２Ｕ、２Ｖ、２Ｗとのそれぞれは同一であって、
例えば、図３の回路２Ｕのスイッチ１００ＵＰが図４の
１１ＵＰと１２ＵＰとより成り、スイッチ１００ＵＮが
図４の１１ＵＮと１２ＵＮより成る。そして、この１１
ＵＰが図１の１１、１２ＵＰが図１の１２に相当する。
回路２Ｖ、２Ｗも同様の関係である。
【００１２】図３の３０は速度制御指令３１を受け、か
つ速度検出器４・電流検出器５の信号を受けて働くＰＷ
Ｍベクトル演算制御部である。３２はＰＷＭベクトル演
算制御部３０に属する磁束制御及び速度制御演算部、３
３は三相交流電流制御及びｄ軸・ｑ軸電流制御演算部、
３４は滑り周波数演算部、３５は一次周波数演算部、３
６はＰＷＭゲート信号発生部である。ブロック３２では
速度制御指令ωｒ*にしたがい、速度制御指令ωｒ*と速
度検出値ωｒとが一致するように、励磁電流指令となる
ｄ軸電流指令値Ｉｄ*並びにトルク電流指令となるｑ軸
電流指令値Ｉｑ を演算する。ブロック３３では電流検
出器５からの電流検出値にしたがい、ｄ軸・ｑ軸の電流
検出値が指令値Ｉｄ*・Ｉｑ*となるように制御する。同
時に三相交流電流が正弦波となるような正弦波変調指令
をＰＷＭゲート信号発生部３６に与える。ブロック３４
では指令値Ｉｄ*・Ｉｑ*に基づいて滑りＦを演算する。
ブロック３５では速度検出値ωｒと滑りＦを加算し、一
次周波数指令ω1*を作り、ブロック３３での指令ω1*を
用いた三相交流ベクトル演算に使用する 。ブロック３
６では正弦波変調指令にしたがって、各複合スイッチ１
００毎のパルス幅変調（ＰＷＭ）ゲートパルスを発生す
る。
つ速度検出器４・電流検出器５の信号を受けて働くＰＷ
Ｍベクトル演算制御部である。３２はＰＷＭベクトル演
算制御部３０に属する磁束制御及び速度制御演算部、３
３は三相交流電流制御及びｄ軸・ｑ軸電流制御演算部、
３４は滑り周波数演算部、３５は一次周波数演算部、３
６はＰＷＭゲート信号発生部である。ブロック３２では
速度制御指令ωｒ*にしたがい、速度制御指令ωｒ*と速
度検出値ωｒとが一致するように、励磁電流指令となる
ｄ軸電流指令値Ｉｄ*並びにトルク電流指令となるｑ軸
電流指令値Ｉｑ を演算する。ブロック３３では電流検
出器５からの電流検出値にしたがい、ｄ軸・ｑ軸の電流
検出値が指令値Ｉｄ*・Ｉｑ*となるように制御する。同
時に三相交流電流が正弦波となるような正弦波変調指令
をＰＷＭゲート信号発生部３６に与える。ブロック３４
では指令値Ｉｄ*・Ｉｑ*に基づいて滑りＦを演算する。
ブロック３５では速度検出値ωｒと滑りＦを加算し、一
次周波数指令ω1*を作り、ブロック３３での指令ω1*を
用いた三相交流ベクトル演算に使用する 。ブロック３
６では正弦波変調指令にしたがって、各複合スイッチ１
００毎のパルス幅変調（ＰＷＭ）ゲートパルスを発生す
る。
【００１３】ここで、前述の２レベル電力変換器主回路
の一般的動作の一例を図５、図６で説明する。図５にお
いて、Ｐとは正極側スイッチ、Ｎとは負極側スイッチで
ある。そして、スイッチＰ、Ｎに関して、大きなマルで
囲った側がＯＮ、そうでないものがＯＦＦを示してい
る。このような正極側と負側に各々一つずつ素子が接続
され、素子のＯＮ／ＯＦＦの組合せにより正負の二つの
レベルの電圧を発生するのが２レベル電力変換器と呼ば
れる。図６には、実際に発生する電圧発生の一例を示
す。波形３０１はＵ相電圧波形の一例であり、正負の２
つのレベルの組合せと矩形波の幅の変化を用いて任意の
波形を得る。波形３０２は２レベル電力変換器の線間電
圧における出力電圧波形を示す。線間電圧ではＵ、Ｖ、
Ｗ各相の合成により、正零負より成る３つのレベルを有
した波形となる。
の一般的動作の一例を図５、図６で説明する。図５にお
いて、Ｐとは正極側スイッチ、Ｎとは負極側スイッチで
ある。そして、スイッチＰ、Ｎに関して、大きなマルで
囲った側がＯＮ、そうでないものがＯＦＦを示してい
る。このような正極側と負側に各々一つずつ素子が接続
され、素子のＯＮ／ＯＦＦの組合せにより正負の二つの
レベルの電圧を発生するのが２レベル電力変換器と呼ば
れる。図６には、実際に発生する電圧発生の一例を示
す。波形３０１はＵ相電圧波形の一例であり、正負の２
つのレベルの組合せと矩形波の幅の変化を用いて任意の
波形を得る。波形３０２は２レベル電力変換器の線間電
圧における出力電圧波形を示す。線間電圧ではＵ、Ｖ、
Ｗ各相の合成により、正零負より成る３つのレベルを有
した波形となる。
【００１４】図７に示す別の実施形態について説明す
る。図７の範囲は２レベル形半導体電力変換装置のＵ相
回路２Ｕである。これは前記図３・図４の２Ｕに対応す
るその変形である。Ｖ相回路・Ｗ相回路も同様であるの
で、それらを割愛してＵ相回路２Ｕについてのみ説明す
る。Ｕ相回路２Ｕは第一Ｕ相回路２Ｕ１・第二Ｕ相回路
２Ｕ２に区分される。第一Ｕ相回路２Ｕ１・第二Ｕ相回
路２Ｕ２は互いに並列に接続される自己消弧形半導体ス
イッチ素子１１・１２を備える。これらの自己消弧形半
導体スイッチ素子１１・１２にはゲート抵抗４１・４２
およびゲート感度補正抵抗５０が付属する。この点は前
記図１同様である。各部品符号の末尾に付加される三桁
の符号のうちＵはＵ相回路を意味し、ＰまたはＮは正極
側・負極側の区分を意味し、１または２は第一Ｕ相回路
２Ｕ１・第二Ｕ相回路２Ｕ２の区分を意味する。ゲート
信号発生回路３６は前記図１・図３の３６に対応する
が、ここに示す範囲はＵ相・正極Ｐ向けの出力端子を形
成する３６ＵＰとＵ相・負極Ｎ向けの出力端子を形成す
る３６ＵＮである。６０Ｕ１は第一Ｕ相回路２Ｕ１に付
属する平滑コンデンサ、６０Ｕ２は第二Ｕ相回路２Ｕ２
に付属する平滑コンデンサである。第一Ｕ相回路２Ｕ１
は平滑コンデンサ６０Ｕ１と変換モジュール（１１ＵＰ
１・１２ＵＰ１と１１ＵＮ１・１２ＵＮ１を含み、それ
らの両端は直流端子となり中点は交流端子となる）が付
属する基本ユニットで構成される。この点は第二Ｕ相回
路２Ｕ２においても同様である。図７はそうした一対の
基本ユニットの並列接続形態である。各基本ユニットは
互いに協力して負荷電流を分担する。
る。図７の範囲は２レベル形半導体電力変換装置のＵ相
回路２Ｕである。これは前記図３・図４の２Ｕに対応す
るその変形である。Ｖ相回路・Ｗ相回路も同様であるの
で、それらを割愛してＵ相回路２Ｕについてのみ説明す
る。Ｕ相回路２Ｕは第一Ｕ相回路２Ｕ１・第二Ｕ相回路
２Ｕ２に区分される。第一Ｕ相回路２Ｕ１・第二Ｕ相回
路２Ｕ２は互いに並列に接続される自己消弧形半導体ス
イッチ素子１１・１２を備える。これらの自己消弧形半
導体スイッチ素子１１・１２にはゲート抵抗４１・４２
およびゲート感度補正抵抗５０が付属する。この点は前
記図１同様である。各部品符号の末尾に付加される三桁
の符号のうちＵはＵ相回路を意味し、ＰまたはＮは正極
側・負極側の区分を意味し、１または２は第一Ｕ相回路
２Ｕ１・第二Ｕ相回路２Ｕ２の区分を意味する。ゲート
信号発生回路３６は前記図１・図３の３６に対応する
が、ここに示す範囲はＵ相・正極Ｐ向けの出力端子を形
成する３６ＵＰとＵ相・負極Ｎ向けの出力端子を形成す
る３６ＵＮである。６０Ｕ１は第一Ｕ相回路２Ｕ１に付
属する平滑コンデンサ、６０Ｕ２は第二Ｕ相回路２Ｕ２
に付属する平滑コンデンサである。第一Ｕ相回路２Ｕ１
は平滑コンデンサ６０Ｕ１と変換モジュール（１１ＵＰ
１・１２ＵＰ１と１１ＵＮ１・１２ＵＮ１を含み、それ
らの両端は直流端子となり中点は交流端子となる）が付
属する基本ユニットで構成される。この点は第二Ｕ相回
路２Ｕ２においても同様である。図７はそうした一対の
基本ユニットの並列接続形態である。各基本ユニットは
互いに協力して負荷電流を分担する。
【００１５】図７の正極Ｐ側を例にとって補足する。自
己消弧形半導体スイッチ素子１１ＵＰ１・１２ＵＰ１は
互いに並列である。１１ＵＰ２・１２ＵＰ２も互いに並
列である。これらの点は図１同様である。しかし、１１
ＵＰ１・１２ＵＰ１と１１ＵＰ２・１２ＵＰ２との間に
は配線浮遊インピーダンスが介在し、配線浮遊インピー
ダンスを介して並列の関係となる。配線浮遊インピーダ
ンスは軽いバランサとしての機能を持つ。それは１１Ｕ
Ｐ１・１２ＵＰ１全体の電流と１１ＵＰ２・１２ＵＰ２
全体の電流をバランスさせるように作用する。
己消弧形半導体スイッチ素子１１ＵＰ１・１２ＵＰ１は
互いに並列である。１１ＵＰ２・１２ＵＰ２も互いに並
列である。これらの点は図１同様である。しかし、１１
ＵＰ１・１２ＵＰ１と１１ＵＰ２・１２ＵＰ２との間に
は配線浮遊インピーダンスが介在し、配線浮遊インピー
ダンスを介して並列の関係となる。配線浮遊インピーダ
ンスは軽いバランサとしての機能を持つ。それは１１Ｕ
Ｐ１・１２ＵＰ１全体の電流と１１ＵＰ２・１２ＵＰ２
全体の電流をバランスさせるように作用する。
【００１６】図８・図９に示す別の実施形態について説
明する。これは３レベル形の半導体電力変換装置に本発
明を適応したものである。図中の１Ｐは正側の直流電
源、１Ｎは負側の直流電源、７０はクランプ用ダイオー
ドである。各相２Ｕ・２Ｖ・２Ｗは４個直列の複合スイ
ッチ１００を具備する。ちなみにＵ相回路２Ｕは複合ス
イッチ１００ＵＰ１・１００ＵＰ２・１００ＵＮ２・１
００ＵＮ１を具備する。各複合スイッチ１００は互いに
並列に接続される自己消弧形半導体スイッチ素子１１・
１２を備え、また図１同様のゲート抵抗４１・４２およ
びゲート感度補正抵抗５０が付属する。図９はＵ相回路
２Ｕの要部２Ｕ’であるが、Ｖ相回路２Ｖ・Ｗ相回路２
Ｗも同様の構成である。
明する。これは３レベル形の半導体電力変換装置に本発
明を適応したものである。図中の１Ｐは正側の直流電
源、１Ｎは負側の直流電源、７０はクランプ用ダイオー
ドである。各相２Ｕ・２Ｖ・２Ｗは４個直列の複合スイ
ッチ１００を具備する。ちなみにＵ相回路２Ｕは複合ス
イッチ１００ＵＰ１・１００ＵＰ２・１００ＵＮ２・１
００ＵＮ１を具備する。各複合スイッチ１００は互いに
並列に接続される自己消弧形半導体スイッチ素子１１・
１２を備え、また図１同様のゲート抵抗４１・４２およ
びゲート感度補正抵抗５０が付属する。図９はＵ相回路
２Ｕの要部２Ｕ’であるが、Ｖ相回路２Ｖ・Ｗ相回路２
Ｗも同様の構成である。
【００１７】ここで３レベルの電力変換器主回路の一般
的動作の一例を図１０、図１１を用いて説明する。図１
０で、大きなマル印のスイッチがＯＮ、そうでないスイ
ッチがＯＦＦを示す。図１０の正側と負側に、各々二つ
の素子が接続され、素子のオンオフの組合せにより正零
負の三つのレベルの電圧を発生する。図１１に実際に発
生される電圧波形の一例を示す。５０１はＵ相電圧波形
の一例であり、正零負の三つのレベルの組合せと矩形波
の幅の変化を用いて任意の波形を得る。次に３レベル電
力変換器の線間電圧における出力電圧波形の１例を５０
２に示す。線間電圧ではＵ、Ｖ、Ｗ各相の合成により、
５つのレベルを有した波形となる。この様に２レベルと
比べ、３レベルの方がより正弦波に近い波形を発生でき
る。
的動作の一例を図１０、図１１を用いて説明する。図１
０で、大きなマル印のスイッチがＯＮ、そうでないスイ
ッチがＯＦＦを示す。図１０の正側と負側に、各々二つ
の素子が接続され、素子のオンオフの組合せにより正零
負の三つのレベルの電圧を発生する。図１１に実際に発
生される電圧波形の一例を示す。５０１はＵ相電圧波形
の一例であり、正零負の三つのレベルの組合せと矩形波
の幅の変化を用いて任意の波形を得る。次に３レベル電
力変換器の線間電圧における出力電圧波形の１例を５０
２に示す。線間電圧ではＵ、Ｖ、Ｗ各相の合成により、
５つのレベルを有した波形となる。この様に２レベルと
比べ、３レベルの方がより正弦波に近い波形を発生でき
る。
【００１８】上記各実施形態の複合スイッチ１００は２
並列形であり、互いに並列な２個の自己消弧形半導体ス
イッチ素子１１・１２を備え、また２個のゲート抵抗４
１・４２および１個のゲート感度補正抵抗５０を備え
る。３並列形の場合は３個の自己消弧形半導体スイッチ
素子、３個のゲート抵抗、３個のゲート感度補正抵抗の
構成となる。この場合の３個のゲート感度補正抵抗は３
個のゲート端子相互間に配置される。それは△結線の配
置でもこれに等価なスター（Ｙ）結線の配置でも良い。
同様にして、４並列形その他の多並列形の実施態様とす
ることも可能である。上記各実施形態の自己消弧形半導
体スイッチ素子はＩＧＢＴであるが、この点はトランジ
スタ・ＳＩＴ・ＩＧＣＴ等であっても同効であり、ゲー
ト感度電圧のバラツキを補正することができる。自己消
弧形半導体スイッチ素子についての素子選別を行う場合
は、ゲート感度電圧の許容幅をやや大きく設定してター
ンオン特性の均一化に重点を置いた選別方式とすること
ができ、選別がやり易くなる。
並列形であり、互いに並列な２個の自己消弧形半導体ス
イッチ素子１１・１２を備え、また２個のゲート抵抗４
１・４２および１個のゲート感度補正抵抗５０を備え
る。３並列形の場合は３個の自己消弧形半導体スイッチ
素子、３個のゲート抵抗、３個のゲート感度補正抵抗の
構成となる。この場合の３個のゲート感度補正抵抗は３
個のゲート端子相互間に配置される。それは△結線の配
置でもこれに等価なスター（Ｙ）結線の配置でも良い。
同様にして、４並列形その他の多並列形の実施態様とす
ることも可能である。上記各実施形態の自己消弧形半導
体スイッチ素子はＩＧＢＴであるが、この点はトランジ
スタ・ＳＩＴ・ＩＧＣＴ等であっても同効であり、ゲー
ト感度電圧のバラツキを補正することができる。自己消
弧形半導体スイッチ素子についての素子選別を行う場合
は、ゲート感度電圧の許容幅をやや大きく設定してター
ンオン特性の均一化に重点を置いた選別方式とすること
ができ、選別がやり易くなる。
【００１９】尚、図４において、直流電源１に並列に平
滑コンデンサを設けた例もありうる。同様に、図９でも
直流電源に並列に平滑コンデンサを設けた例もありう
る。
滑コンデンサを設けた例もありうる。同様に、図９でも
直流電源に並列に平滑コンデンサを設けた例もありう
る。
【００２０】更に、平滑コンデンサ設けた例にあって
は、平滑コンデンサと直結される１相モジュールの自己
消弧素子を多並列接続したユニットを基本ユニットと
し、該基本ユニットを各相毎に多並列接続することによ
り、自己消弧素子を多並列接続し、ＰＷＭ電力変換装置
を大容量化することも可能である。
は、平滑コンデンサと直結される１相モジュールの自己
消弧素子を多並列接続したユニットを基本ユニットと
し、該基本ユニットを各相毎に多並列接続することによ
り、自己消弧素子を多並列接続し、ＰＷＭ電力変換装置
を大容量化することも可能である。
【００２１】
【発明の効果】本発明は同一並列回路に属する各自己消
弧形半導体スイッチ素子におけるゲート端子相互間を接
続する、各ゲート抵抗よりも抵抗値の小さなゲート感度
補正抵抗を接続したものである。これによれば、各自己
消弧形半導体スイッチ素子のゲート感度電圧にバラツキ
があっても、素子相互間における電流負担バランスが向
上する。またゲート感度補正抵抗等を利用する簡単な構
造であり、安価に実施することができる。
弧形半導体スイッチ素子におけるゲート端子相互間を接
続する、各ゲート抵抗よりも抵抗値の小さなゲート感度
補正抵抗を接続したものである。これによれば、各自己
消弧形半導体スイッチ素子のゲート感度電圧にバラツキ
があっても、素子相互間における電流負担バランスが向
上する。またゲート感度補正抵抗等を利用する簡単な構
造であり、安価に実施することができる。
【図１】本発明方式の説明図であり、図１（ａ）は構成
図、図１（ｂ）はその動作波形図である。
図、図１（ｂ）はその動作波形図である。
【図２】図１との比較参考図であり、図２（ａ）は構成
図、図２（ｂ）はその動作波形図である。
図、図２（ｂ）はその動作波形図である。
【図３】本発明を適用した２レベル形の半導体電力変換
装置を示す構成図である。
装置を示す構成図である。
【図４】図３の要部を示す回路図である。
【図５】２レベル電力変換器の一般的動作説明図であ
る。
る。
【図６】２レベル電力変換器の波形図である。
【図７】本発明を適用した別の２レベル形の半導体電力
変換装置を示す要部回路図である。
変換装置を示す要部回路図である。
【図８】本発明を適用した３レベル形の半導体電力変換
装置を示す概略回路図である。
装置を示す概略回路図である。
【図９】図８の要部を示す回路図である。
【図１０】３レベルの電力変換器の一般的動作説明図で
ある。
ある。
【図１１】３レベル電力変換器波形図である。
１ 直流電源 ２ 変換装置主回路 ２Ｕ Ｕ相回路 ２Ｖ Ｖ相回路 ２Ｗ Ｗ相回路 ３ 誘導電動機 ４ 速度検出器 ５ 電流検出器 １０ 自己消弧形半導体スイッチ素子 ２０ 自己消弧形半導体スイッチ素子 ３０ ＰＷＭベクトル演算制御部 ３１ 速度制御指令 ３２ 磁束制御及び速度制御演算部 ３３ 三相交流電流制御及びｄ軸・ｑ軸電流制御演算部 ３４ 滑り周波数演算部 ３５ 一次周波数演算部 ３６ ゲート信号発生回路 ４１ ゲート抵抗 ４２ ゲート抵抗 ５０ ゲート感度補正抵抗 ６０ 平滑コンデンサ ７０ クランプ用ダイオード １００ 複合スイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 椙山 繁 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 国井 啓次 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内
Claims (5)
- 【請求項１】 互いに並列に接続される複数の自己消弧
形半導体スイッチ素子を備え、前記各自己消弧形半導体
スイッチ素子を制御するゲート信号発生回路を備え、前
記ゲート信号発生回路の出力端子と前記各自己消弧形半
導体スイッチ素子の各ゲート端子との間に接続されるゲ
ート抵抗を備え、 同一並列回路に属する前記各自己消弧形半導体スイッチ
素子におけるゲート端子相互間を接続する、前記各ゲー
ト抵抗よりも抵抗値の小さなゲート感度補正抵抗を備え
たことを特徴とする自己消弧形半導体スイッチ素子の並
列装置。 - 【請求項２】 互いに並列に接続される３個の自己消弧
形半導体スイッチ素子を備え、前記各自己消弧形半導体
スイッチ素子を制御するゲート信号発生回路を備え、前
記ゲート信号発生回路の出力端子と前記各自己消弧形半
導体スイッチ素子の各ゲート端子との間に接続される３
個のゲート抵抗を備え、 同一並列回路に属する前記各自己消弧形半導体スイッチ
素子におけるゲート端子相互間を接続する、前記各ゲー
ト抵抗よりも抵抗値の小さな３個のゲート感度補正抵抗
を備えたことを特徴とする自己消弧形半導体スイッチ素
子の並列装置。 - 【請求項３】 多数の複合スイッチを持ち、直流・多相
交流間の一方から他方へ電力を変換する半導体電力変換
装置において、前記各複合スイッチは互いに並列な複数
の自己消弧形半導体スイッチ素子を含み、前記各自己消
弧形半導体スイッチ素子をＰＷＭ制御するゲート信号発
生回路を備え、前記ゲート信号発生回路の各出力端子と
それに対応する前記各自己消弧形半導体スイッチ素子の
ゲート端子との間に接続されるをゲート抵抗を備え、 同一並列回路に属する前記各自己消弧形半導体スイッチ
素子におけるゲート端子相互間を接続する、前記各ゲー
ト抵抗よりも抵抗値の小さなゲート感度補正抵抗を備え
たことを特徴とする自己消弧形半導体スイッチ素子使用
の電力変換装置。 - 【請求項４】 多数の複合スイッチ及びクランプダイオ
ードを持ち、直流から多相交流へ電力を変換する３レベ
ル形の半導体電力変換装置において、前記各複合スイッ
チは互いに並列な複数の自己消弧形半導体スイッチ素子
を含み、前記各自己消弧形半導体スイッチ素子をＰＷＭ
制御するゲート信号発生回路を備え、前記ゲート信号発
生回路の各出力端子とそれに対応する前記各自己消弧形
半導体スイッチ素子のゲート端子との間に接続されるを
ゲート抵抗を備え、 同一並列回路に属する前記各自己消弧形半導体スイッチ
素子におけるゲート端子相互間を接続する、前記各ゲー
ト抵抗よりも抵抗値の小さなゲート感度補正抵抗を備え
たことを特徴とする自己消弧形半導体スイッチ素子使用
の電力変換装置。 - 【請求項５】 請求項３又は４の電力変換装置におい
て、平滑コンデンサと直結される１相モジュールの自己
消弧素子を多並列接続したユニットを基本ユニットと
し、該基本ユニットを各相毎に多並列接続することによ
り、自己消弧素子を多並列接続して大容量化することを
特徴とする自己消弧形半導体スイッチ使用の半導体電力
変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9000833A JPH10201243A (ja) | 1997-01-07 | 1997-01-07 | 自己消弧形半導体スイッチ素子の並列装置及び電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9000833A JPH10201243A (ja) | 1997-01-07 | 1997-01-07 | 自己消弧形半導体スイッチ素子の並列装置及び電力変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10201243A true JPH10201243A (ja) | 1998-07-31 |
Family
ID=11484630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9000833A Pending JPH10201243A (ja) | 1997-01-07 | 1997-01-07 | 自己消弧形半導体スイッチ素子の並列装置及び電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10201243A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002369496A (ja) * | 2001-06-05 | 2002-12-20 | Fuji Electric Co Ltd | Ｉｐｍ回路 |
| JP2006121834A (ja) * | 2004-10-22 | 2006-05-11 | Hitachi Ltd | 電力変換装置 |
| JP2007068302A (ja) * | 2005-08-30 | 2007-03-15 | Toshiba Corp | 電力用半導体素子及び半導体電力変換装置 |
| JP2007185089A (ja) * | 2006-01-04 | 2007-07-19 | General Electric Co <Ge> | 電気スイッチング装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0548434U (ja) * | 1991-11-26 | 1993-06-25 | 株式会社明電舎 | 半導体回路のドライブ回路 |
| JPH0746821A (ja) * | 1993-07-29 | 1995-02-14 | Toshiba Corp | スイッチング回路 |
| JPH08126349A (ja) * | 1994-10-26 | 1996-05-17 | Nippondenso Co Ltd | インバータ装置 |
| JPH08251940A (ja) * | 1995-03-08 | 1996-09-27 | Hitachi Ltd | 直列多重電力変換装置 |
-
1997
- 1997-01-07 JP JP9000833A patent/JPH10201243A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0548434U (ja) * | 1991-11-26 | 1993-06-25 | 株式会社明電舎 | 半導体回路のドライブ回路 |
| JPH0746821A (ja) * | 1993-07-29 | 1995-02-14 | Toshiba Corp | スイッチング回路 |
| JPH08126349A (ja) * | 1994-10-26 | 1996-05-17 | Nippondenso Co Ltd | インバータ装置 |
| JPH08251940A (ja) * | 1995-03-08 | 1996-09-27 | Hitachi Ltd | 直列多重電力変換装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002369496A (ja) * | 2001-06-05 | 2002-12-20 | Fuji Electric Co Ltd | Ｉｐｍ回路 |
| JP2006121834A (ja) * | 2004-10-22 | 2006-05-11 | Hitachi Ltd | 電力変換装置 |
| JP4547231B2 (ja) * | 2004-10-22 | 2010-09-22 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
| EP1650859A3 (en) * | 2004-10-22 | 2011-11-09 | Hitachi, Ltd. | Power converter |
| JP2007068302A (ja) * | 2005-08-30 | 2007-03-15 | Toshiba Corp | 電力用半導体素子及び半導体電力変換装置 |
| JP2007185089A (ja) * | 2006-01-04 | 2007-07-19 | General Electric Co <Ge> | 電気スイッチング装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3844060B2 (ja) | Ｐｗｍパルス制御方法 | |
| EP0116706B1 (en) | Control system for a voltage-type inverter | |
| JP6178433B2 (ja) | 電力変換装置 | |
| CN104578810A (zh) | 矩阵变换器 | |
| JP2001161071A (ja) | ３相ａｃ／ｄｃ電力回生変換器 | |
| JP3856689B2 (ja) | 中性点クランプ式電力変換器の制御装置 | |
| JP3323106B2 (ja) | 半導体電力変換装置 | |
| Salem | Design, implementation and control of a SiC-based T5MLC induction drive system | |
| JPH11262269A (ja) | パルス幅変調形インバータ装置の制御方法 | |
| JP2821168B2 (ja) | インバータ装置と交流電動機駆動システム | |
| JPH10201243A (ja) | 自己消弧形半導体スイッチ素子の並列装置及び電力変換装置 | |
| JP2000102257A (ja) | インバータのｐｗｍパルス発生方法および発生装置 | |
| JPH07111784A (ja) | 電力変換装置 | |
| JP2004120968A (ja) | 電力変換装置 | |
| JPH11113257A (ja) | 交流双方向スイッチ形回路を用いた直列形電力系統補償装置 | |
| JPH05308778A (ja) | 電気自動車駆動用インバータ | |
| JPH0937592A (ja) | ３レベルインバータのｐｗｍ制御方法および制御装置 | |
| US4247887A (en) | AC--AC Converter device | |
| JP4448294B2 (ja) | 電力変換装置 | |
| JP3800393B2 (ja) | Ｐｗｍインバータの出力電圧補償方法 | |
| JP2014054152A (ja) | 電力変換装置及び電力制御装置 | |
| JP5835736B2 (ja) | 電力変換装置 | |
| WO2021112108A1 (ja) | Ｐｗｍインバータ制御装置および制御方法 | |
| JP6933306B2 (ja) | 電力変換装置 | |
| WO2022158521A1 (ja) | インバータ、インバータの制御方法、インバータの制御プログラム、コンバータ、駆動装置 |