JP2000102257A - インバータのｐｗｍパルス発生方法および発生装置 - Google Patents
インバータのｐｗｍパルス発生方法および発生装置Info
- Publication number
- JP2000102257A JP2000102257A JP10266592A JP26659298A JP2000102257A JP 2000102257 A JP2000102257 A JP 2000102257A JP 10266592 A JP10266592 A JP 10266592A JP 26659298 A JP26659298 A JP 26659298A JP 2000102257 A JP2000102257 A JP 2000102257A
- Authority
- JP
- Japan
- Prior art keywords
- modulation rate
- inverter
- phase
- pwm pulse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 ３相２レベルや３相３レベルのインバータに
おいて、回生制動時等の低変調率で大電流が流れる場合
に、特定のスイッチ素子（ＩＧＢＴ）に大電流が集中し
てスイッチ素子の熱破壊が起きるのを防止できるように
する。 【解決手段】 キャリアと指令電圧を比較してＰＷＭパ
ルス波を生成する３相２レベルインバータのＰＷＭパル
ス発生方法において、変調率が低い時に線間出力電圧が
零になる２つのスイッチパターン０ｎ及び０ｐの発生時
間比率を指令電圧のシフト等の方法で変化させて、３相
２レベルインバータのスイッチ素子に発生する損失を調
節できるようにした。
おいて、回生制動時等の低変調率で大電流が流れる場合
に、特定のスイッチ素子（ＩＧＢＴ）に大電流が集中し
てスイッチ素子の熱破壊が起きるのを防止できるように
する。 【解決手段】 キャリアと指令電圧を比較してＰＷＭパ
ルス波を生成する３相２レベルインバータのＰＷＭパル
ス発生方法において、変調率が低い時に線間出力電圧が
零になる２つのスイッチパターン０ｎ及び０ｐの発生時
間比率を指令電圧のシフト等の方法で変化させて、３相
２レベルインバータのスイッチ素子に発生する損失を調
節できるようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、モータの可変速駆
動をおこなうインバータ・サーボドライブ等の電力変換
装置に関する。
動をおこなうインバータ・サーボドライブ等の電力変換
装置に関する。
【０００２】
【従来の技術】従来、インバータのＰＷＭパルス発生方
法としては、指令電圧と三角波キャリアとを比較してＰ
ＷＭパルスを作り出す方式や、空間ベクトルのベクトル
演算によってＰＷＭを作り出す方式が一般的である。す
なわち、直流電源の直流電力をインバータ主回路のスイ
ッチング素子の制御によって周波数・電圧（電流）を制
御した交流電力に変換して負荷に供給するＰＷＭインバ
ータでは、インバータ主回路の各相スイッチ素子をＰＷ
Ｍ波形にしたがって制御する。こうした従来のＰＷＭイ
ンバータのうち、中性点クランプ型ＰＷＭインバータの
波形生成回路の代表例としては、例えば、特開平８−９
８５４０号に開示されたものがある。図１２にそのＰＷ
Ｍインバータの回路図を示す、図の回路は中性点クラン
プ型ＰＷＭインバータの波形生成回路であって、２つの
搬送波発生器１０４Ａ、１０４Ｂから発生するキャリヤ
と、正弦波発生器１０５から発生する正弦波とをそれぞ
れコンパレータ１０６Ａ、１０６Ｂでレベル比較し、両
コンパレータの出力を加算器１０６Ｃで加算して、符号
反転回路１０６Ｄによって位相を戻すことによって、ハ
イレベルＨ、ローレベルＬ、及び零レベル０とを持つＰ
ＷＭ波形を生成する。この信号によってＩＧＢＴ等のス
イッチング素子で構成するスイッチング・アーム（図示
していない）を選択的にオン・オフして所望の出力電圧
が得られる。
法としては、指令電圧と三角波キャリアとを比較してＰ
ＷＭパルスを作り出す方式や、空間ベクトルのベクトル
演算によってＰＷＭを作り出す方式が一般的である。す
なわち、直流電源の直流電力をインバータ主回路のスイ
ッチング素子の制御によって周波数・電圧（電流）を制
御した交流電力に変換して負荷に供給するＰＷＭインバ
ータでは、インバータ主回路の各相スイッチ素子をＰＷ
Ｍ波形にしたがって制御する。こうした従来のＰＷＭイ
ンバータのうち、中性点クランプ型ＰＷＭインバータの
波形生成回路の代表例としては、例えば、特開平８−９
８５４０号に開示されたものがある。図１２にそのＰＷ
Ｍインバータの回路図を示す、図の回路は中性点クラン
プ型ＰＷＭインバータの波形生成回路であって、２つの
搬送波発生器１０４Ａ、１０４Ｂから発生するキャリヤ
と、正弦波発生器１０５から発生する正弦波とをそれぞ
れコンパレータ１０６Ａ、１０６Ｂでレベル比較し、両
コンパレータの出力を加算器１０６Ｃで加算して、符号
反転回路１０６Ｄによって位相を戻すことによって、ハ
イレベルＨ、ローレベルＬ、及び零レベル０とを持つＰ
ＷＭ波形を生成する。この信号によってＩＧＢＴ等のス
イッチング素子で構成するスイッチング・アーム（図示
していない）を選択的にオン・オフして所望の出力電圧
が得られる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例における、２レベルあるいは３レベルのインバータ
で、回生制動時などのインバータの指令電圧が低変調率
で、かつ、スイッチ素子に大電流が流れるような動作の
場合には、インバータのある特定のスイッチ素子に電流
が集中し、スイッチ素子の損失による熱でそのスイッチ
素子自身が熱破壊してしまうといった問題があった。そ
こで、本発明は、線間電圧に影響ないように零電圧ベク
トルの発生時間を調整することで、スイッチング素子に
流れる電流による損失をコントロールしてスイッチング
素子の熱破壊を防止できるインバータのＰＷＭパルス発
生方法および発生装置を提供することを目的としてい
る。
来例における、２レベルあるいは３レベルのインバータ
で、回生制動時などのインバータの指令電圧が低変調率
で、かつ、スイッチ素子に大電流が流れるような動作の
場合には、インバータのある特定のスイッチ素子に電流
が集中し、スイッチ素子の損失による熱でそのスイッチ
素子自身が熱破壊してしまうといった問題があった。そ
こで、本発明は、線間電圧に影響ないように零電圧ベク
トルの発生時間を調整することで、スイッチング素子に
流れる電流による損失をコントロールしてスイッチング
素子の熱破壊を防止できるインバータのＰＷＭパルス発
生方法および発生装置を提供することを目的としてい
る。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、３相２レベルインバータの
ＰＷＭパルス発生方法において、変調率が低い時に線間
出力電圧が零となる２つのスイッチパターンの発生時間
比率を変化させ前記３相２レベルインバータのスイッチ
素子に発生する損失を調節して前記スイッチ素子の熱破
壊を防止することを特徴としている。また、請求項２記
載の発明は、３相３レベルインバータのＰＷＭパルス発
生方法において、変調率が低い時に線間出力電圧が零と
なる３つのスイッチパターンの発生時間比率を変化させ
前記３相３レベルインバータのスイッチ素子に発生する
損失を調節して前記スイッチ素子の熱破壊を防止するこ
とを特徴としている。そして、請求項３記載の発明は、
請求項１又は２記載のＰＷＭパルス発生方法において、
線間出力電圧が零となるスイッチパターンの発生時間比
率を、３相分の指令電圧全体に同じオフセット値を加え
ることにより変化させることを特徴としている。さら
に、請求項４記載の発明は、３相２レベル又は３レベル
インバータのＰＷＭパルス発生装置において、さらに、
変調率検出手段と、変調率比較手段と、零電圧ベクトル
の発生時間比率調整手段と、を備えたことを特徴として
いる。
め、請求項１記載の発明は、３相２レベルインバータの
ＰＷＭパルス発生方法において、変調率が低い時に線間
出力電圧が零となる２つのスイッチパターンの発生時間
比率を変化させ前記３相２レベルインバータのスイッチ
素子に発生する損失を調節して前記スイッチ素子の熱破
壊を防止することを特徴としている。また、請求項２記
載の発明は、３相３レベルインバータのＰＷＭパルス発
生方法において、変調率が低い時に線間出力電圧が零と
なる３つのスイッチパターンの発生時間比率を変化させ
前記３相３レベルインバータのスイッチ素子に発生する
損失を調節して前記スイッチ素子の熱破壊を防止するこ
とを特徴としている。そして、請求項３記載の発明は、
請求項１又は２記載のＰＷＭパルス発生方法において、
線間出力電圧が零となるスイッチパターンの発生時間比
率を、３相分の指令電圧全体に同じオフセット値を加え
ることにより変化させることを特徴としている。さら
に、請求項４記載の発明は、３相２レベル又は３レベル
インバータのＰＷＭパルス発生装置において、さらに、
変調率検出手段と、変調率比較手段と、零電圧ベクトル
の発生時間比率調整手段と、を備えたことを特徴として
いる。
【０００５】上記構成によれば、回生制動時などインバ
ータの指令電圧が低変調率でかつ、スイッチ素子に大電
流が流れるような動作の場合にインバータのスイッチ素
子に集中する電流を線間電圧が零となるスイッチパター
ンの時間比率を変化させることで防ぐことが可能とな
り、スイッチ素子の損失による熱破壊を防止しインバー
タの安全性を向上させることができる。
ータの指令電圧が低変調率でかつ、スイッチ素子に大電
流が流れるような動作の場合にインバータのスイッチ素
子に集中する電流を線間電圧が零となるスイッチパター
ンの時間比率を変化させることで防ぐことが可能とな
り、スイッチ素子の損失による熱破壊を防止しインバー
タの安全性を向上させることができる。
【０００６】
【発明の実施の形態】以下、本発明の第１の実施の形態
について図面を参照して説明する。図１〜図６は本発明
の第１の実施の形態に係る一例の図である。図１は本発
明の第１の実施の形態に係る３相２レベルインバータの
指令電圧をシフトした場合のＰＷＭパルスを示す図であ
る。図２は図１に示す指令電圧を逆方向にシフトした場
合のＰＷＭパルスを示す図である。図３は図１に示すＰ
ＷＭパルスの生成装置の一相分の基本回路図である。図
４は図３の回路において生成されるＰＷＭパルスの一例
を示す図である。図５は図４に示すＰＷＭパルスが印加
される３相２レベルインバータの主回路図である。図６
は図５に示す３相２レベルインバータの零電圧出力時の
状態図である。図３において、１は三角波キャリア発生
器で、２は出力電圧や出力周波数等の情報を含む指令電
圧の発生器であり、発生キャリアと指令電圧を比較器３
により比較してＰＷＭパルスを作り出すもので、図３に
は一般的な回路構成を示している。又、３相２レベルイ
ンバータの主回路は図５に示すような回路構成であっ
て、４は直流電源で、５は平滑コンデンサであり、６〜
１１は上下ペアーで各相Ｕ、Ｖ、Ｗのスイッチングアー
ムを形成するスイッチ素子としてのＩＧＢＴで、１２〜
１７は各スイッチ素子ＩＧＢＴ６〜１１の帰還ダイオー
ドである。図３に示したように、三角波キャリアと指令
電圧を比較器３により比較してＰＷＭパルスを生成する
が、例えば、指令電圧が高ければ上段のＩＧＢＴ（６、
８、又は１０）をＯＮさせ、低い場合は下段のＩＧＢＴ
（７、９、又は１１）をＯＮさせることにより、三相の
正弦波状の相電圧が得られる。この場合の線間電圧は相
電圧Ｕ、Ｖ、Ｗの差電圧である。また、電動機の回生制
動の場合は、発電機動作となってブレーキが掛かり、そ
の回生エネルギーはインバータへ戻され平滑コンデンサ
５を充電して直流電圧が上昇するので、放電抵抗回路に
より放電するか、又は、コンバータ部による回生制御等
により処理される。図３の回路におけるＰＷＭパルス生
成の様子を、図４により更に詳しく説明する。ここでは
一つの三角波キャリアと３相（Ｕ相、Ｖ相、Ｗ相）の指
令電圧３つを比較して各相のＰＷＭパルスを作り出して
いる。図４において、０ｎ、０ｐ、ａ、ｂは３相２レベ
ルインバータの出力するベクトル（例えば、中点を零電
圧ベクトルとする回転ベクトル）の名前とし、０ｎ、０
ｐは図６のようにU, V, W 相が短絡された線間電圧が零
の電圧ベクトル（零電圧ベクトル）を出力した状態であ
る。０ｎは、負母線側の３つのスイッチ７、９、１１が
オンになった状態図６（ｂ）。０ｐは正母線側の３つの
スイッチ６、８、１０がオンになった状態図６（ａ）で
ある。
について図面を参照して説明する。図１〜図６は本発明
の第１の実施の形態に係る一例の図である。図１は本発
明の第１の実施の形態に係る３相２レベルインバータの
指令電圧をシフトした場合のＰＷＭパルスを示す図であ
る。図２は図１に示す指令電圧を逆方向にシフトした場
合のＰＷＭパルスを示す図である。図３は図１に示すＰ
ＷＭパルスの生成装置の一相分の基本回路図である。図
４は図３の回路において生成されるＰＷＭパルスの一例
を示す図である。図５は図４に示すＰＷＭパルスが印加
される３相２レベルインバータの主回路図である。図６
は図５に示す３相２レベルインバータの零電圧出力時の
状態図である。図３において、１は三角波キャリア発生
器で、２は出力電圧や出力周波数等の情報を含む指令電
圧の発生器であり、発生キャリアと指令電圧を比較器３
により比較してＰＷＭパルスを作り出すもので、図３に
は一般的な回路構成を示している。又、３相２レベルイ
ンバータの主回路は図５に示すような回路構成であっ
て、４は直流電源で、５は平滑コンデンサであり、６〜
１１は上下ペアーで各相Ｕ、Ｖ、Ｗのスイッチングアー
ムを形成するスイッチ素子としてのＩＧＢＴで、１２〜
１７は各スイッチ素子ＩＧＢＴ６〜１１の帰還ダイオー
ドである。図３に示したように、三角波キャリアと指令
電圧を比較器３により比較してＰＷＭパルスを生成する
が、例えば、指令電圧が高ければ上段のＩＧＢＴ（６、
８、又は１０）をＯＮさせ、低い場合は下段のＩＧＢＴ
（７、９、又は１１）をＯＮさせることにより、三相の
正弦波状の相電圧が得られる。この場合の線間電圧は相
電圧Ｕ、Ｖ、Ｗの差電圧である。また、電動機の回生制
動の場合は、発電機動作となってブレーキが掛かり、そ
の回生エネルギーはインバータへ戻され平滑コンデンサ
５を充電して直流電圧が上昇するので、放電抵抗回路に
より放電するか、又は、コンバータ部による回生制御等
により処理される。図３の回路におけるＰＷＭパルス生
成の様子を、図４により更に詳しく説明する。ここでは
一つの三角波キャリアと３相（Ｕ相、Ｖ相、Ｗ相）の指
令電圧３つを比較して各相のＰＷＭパルスを作り出して
いる。図４において、０ｎ、０ｐ、ａ、ｂは３相２レベ
ルインバータの出力するベクトル（例えば、中点を零電
圧ベクトルとする回転ベクトル）の名前とし、０ｎ、０
ｐは図６のようにU, V, W 相が短絡された線間電圧が零
の電圧ベクトル（零電圧ベクトル）を出力した状態であ
る。０ｎは、負母線側の３つのスイッチ７、９、１１が
オンになった状態図６（ｂ）。０ｐは正母線側の３つの
スイッチ６、８、１０がオンになった状態図６（ａ）で
ある。
【０００７】本実施の形態では、この零電圧ベクトルの
出力状態を利用してスイッチ素子の損失を低減するもの
である。０ｎ、０ｐの零電圧ベクトルを出力している状
態は線間電圧からみると全く同じ状態であるので、０
ｎ、０ｐベクトルの発生順序を入れ替えたとしても線間
出力電圧には影響はなく、また零電圧ベクトルの総出力
時間が同じであれば、０ｎ、０ｐベクトルの発生時間の
比率をかえても線間出力電圧には影響はない。例えば、
図４の状態から図１のように３つの指令電圧を同じ量だ
け上方向にシフトした場合には、０ｎベクトルの発生時
間が短くなり、０ｐベクトルの発生時間が長くなる。こ
こでａ、ｂ、ベクトルの発生時間に変化はないので、線
間で出力している平均の電圧はシフト前と変化しない。
だが０ｐベクトルの発生時間が長くなるということは、
時間平均的に図６（ａ）の状態が長くなって正母線側の
スイッチ素子に電流が流れる比率が大きくなる。つまり
正母線側のスイッチ素子の損失が増加して、負母線側の
スイッチ素子の損失が減少する。３相分の指令電圧を同
じ量だけシフトするには、指令電圧全体に同じオフセッ
ト値を加えることで実施できる。逆に図４の状態から図
２のように３つの指令電圧を同じ量だけ下方向にシフト
した場合、０ｎベクトルの発生時間が長くなり、０ｐベ
クトルの発生時間が短くなる。更に、この場合でもａ、
ｂベクトルの発生時間に変化はなく、線間出力として出
している平均の電圧はシフト前と変化しないが、０ｎベ
クトルの発生時間が長くなるということは、時間平均的
に図６（ｂ）の状態が長くなって負母線側のスイッチ素
子に電流が流れる比率が大きくなって、負母線側のスイ
ッチ素子の損失が増加して、正母線側のスイッチ素子の
損失が減少する。以上のことから、３相の指令電圧をシ
フトすることによって正母線側のスイッチ素子と負母線
側のスイッチ素子の損失分担を変化させることができ、
ある特定のスイッチ素子に電流が集中してしまうような
場合にはスイッチ素子の損失をコントロールしてスイッ
チ素子の熱破壊を防止することができる。例えば、電動
機の回生制動時などの低変調率で大電流がインバータに
流れる場合に、制御部（図示していない）の制御によっ
てスイッチ素子の損失分担を分散させることによって、
機器の安全が確保できる。
出力状態を利用してスイッチ素子の損失を低減するもの
である。０ｎ、０ｐの零電圧ベクトルを出力している状
態は線間電圧からみると全く同じ状態であるので、０
ｎ、０ｐベクトルの発生順序を入れ替えたとしても線間
出力電圧には影響はなく、また零電圧ベクトルの総出力
時間が同じであれば、０ｎ、０ｐベクトルの発生時間の
比率をかえても線間出力電圧には影響はない。例えば、
図４の状態から図１のように３つの指令電圧を同じ量だ
け上方向にシフトした場合には、０ｎベクトルの発生時
間が短くなり、０ｐベクトルの発生時間が長くなる。こ
こでａ、ｂ、ベクトルの発生時間に変化はないので、線
間で出力している平均の電圧はシフト前と変化しない。
だが０ｐベクトルの発生時間が長くなるということは、
時間平均的に図６（ａ）の状態が長くなって正母線側の
スイッチ素子に電流が流れる比率が大きくなる。つまり
正母線側のスイッチ素子の損失が増加して、負母線側の
スイッチ素子の損失が減少する。３相分の指令電圧を同
じ量だけシフトするには、指令電圧全体に同じオフセッ
ト値を加えることで実施できる。逆に図４の状態から図
２のように３つの指令電圧を同じ量だけ下方向にシフト
した場合、０ｎベクトルの発生時間が長くなり、０ｐベ
クトルの発生時間が短くなる。更に、この場合でもａ、
ｂベクトルの発生時間に変化はなく、線間出力として出
している平均の電圧はシフト前と変化しないが、０ｎベ
クトルの発生時間が長くなるということは、時間平均的
に図６（ｂ）の状態が長くなって負母線側のスイッチ素
子に電流が流れる比率が大きくなって、負母線側のスイ
ッチ素子の損失が増加して、正母線側のスイッチ素子の
損失が減少する。以上のことから、３相の指令電圧をシ
フトすることによって正母線側のスイッチ素子と負母線
側のスイッチ素子の損失分担を変化させることができ、
ある特定のスイッチ素子に電流が集中してしまうような
場合にはスイッチ素子の損失をコントロールしてスイッ
チ素子の熱破壊を防止することができる。例えば、電動
機の回生制動時などの低変調率で大電流がインバータに
流れる場合に、制御部（図示していない）の制御によっ
てスイッチ素子の損失分担を分散させることによって、
機器の安全が確保できる。
【０００８】次に、本発明の第２の実施の形態について
図を参照して説明する。図７は本発明の第２の実施の形
態に係る３相３レベルインバータのＰＷＭパルスを示す
一例の図である。図８は図７に示すＰＷＭパルスが印加
される３相３レベルインバータの主回路図である。図９
は図８に示す３相３レベルインバータの零電圧出力時の
状態図である。図１０は図９に示す零電圧出力時の下段
スイッチングアーム・オフの状態を示す図である。図１
１は図９に示す零電圧出力時の上段スイッチングアーム
・オフの状態を示す図である。第２の実施の形態の３相
３レベルインバータは、図８のような回路構成をしてい
る。Ｅｐ１９、Ｅｎ２０は直流電源Ｅｄ１８をＥｄ／２
に分圧して３レベルの電圧レベルを作成する分圧コンデ
ンサであり、４５及び４６はコンデンサ１９、２０の中
性点電圧を導出する整流素子（ダイオード）で、２１〜
２４は還流用の整流素子（ダイオード）３３〜３６を夫
々備えたＵ相一相分のスイッチングアームを構成するＩ
ＧＢＴである。同様にそれぞれ中性点用ダイオード４
７、４８および４９、５０と、還流ダイオード３７〜４
０、４１〜４４を夫々備えたスイッチングアーム用ＩＧ
ＢＴ２５〜２８および２９〜３２によって、Ｖ相および
Ｗ相用のスイッチングアームを構成している。この場合
のＰＷＭパルスの発生方法の一例としては、図７のよう
に一つの三角波キャリアと一相あたり二つの指令電圧で
計６つの指令電圧とを比較して各相のＰＷＭパルスを作
り出す方法がある。図７は低変調率時の状態である。図
７において０ｎ、ａｎ、ｂｎ、０ｏ、ａｐ、ｂｐ、０ｐ
は３相３レベルインバータの出力する電圧ベクトルの名
前とし、そのうち０ｏ、０ｎ、０ｐはそれぞれ図９、１
０、１１に示すようにＵ相、Ｖ相、Ｗ相が短絡された零
電圧ベクトルを出力した状態である。
図を参照して説明する。図７は本発明の第２の実施の形
態に係る３相３レベルインバータのＰＷＭパルスを示す
一例の図である。図８は図７に示すＰＷＭパルスが印加
される３相３レベルインバータの主回路図である。図９
は図８に示す３相３レベルインバータの零電圧出力時の
状態図である。図１０は図９に示す零電圧出力時の下段
スイッチングアーム・オフの状態を示す図である。図１
１は図９に示す零電圧出力時の上段スイッチングアーム
・オフの状態を示す図である。第２の実施の形態の３相
３レベルインバータは、図８のような回路構成をしてい
る。Ｅｐ１９、Ｅｎ２０は直流電源Ｅｄ１８をＥｄ／２
に分圧して３レベルの電圧レベルを作成する分圧コンデ
ンサであり、４５及び４６はコンデンサ１９、２０の中
性点電圧を導出する整流素子（ダイオード）で、２１〜
２４は還流用の整流素子（ダイオード）３３〜３６を夫
々備えたＵ相一相分のスイッチングアームを構成するＩ
ＧＢＴである。同様にそれぞれ中性点用ダイオード４
７、４８および４９、５０と、還流ダイオード３７〜４
０、４１〜４４を夫々備えたスイッチングアーム用ＩＧ
ＢＴ２５〜２８および２９〜３２によって、Ｖ相および
Ｗ相用のスイッチングアームを構成している。この場合
のＰＷＭパルスの発生方法の一例としては、図７のよう
に一つの三角波キャリアと一相あたり二つの指令電圧で
計６つの指令電圧とを比較して各相のＰＷＭパルスを作
り出す方法がある。図７は低変調率時の状態である。図
７において０ｎ、ａｎ、ｂｎ、０ｏ、ａｐ、ｂｐ、０ｐ
は３相３レベルインバータの出力する電圧ベクトルの名
前とし、そのうち０ｏ、０ｎ、０ｐはそれぞれ図９、１
０、１１に示すようにＵ相、Ｖ相、Ｗ相が短絡された零
電圧ベクトルを出力した状態である。
【０００９】第２の実施の形態の場合も前実施の形態と
同様に、この零電圧ベクトルを利用してスイッチ素子の
損失を低減する。０ｎ、０ｏ、０ｐの零電圧ベクトルを
出力している状態は相間電圧からみると同じ状態である
ので、線間出力電圧には０ｎ、０ｏ、０ｐベクトルの発
生順序を入れ替えたとしても影響はない。また、前実施
の形態と同様に、指令電圧Ｐ１〜Ｐ３を同じ量シフトし
た場合には、各零電圧ベクトルの発生時間比率が変化す
るが線間で出力している平均の電圧はシフト前と変化し
ない。よって３相３レベルインバータの場合も零電圧ベ
クトルの発生時間比率を調整することで、３相２レベル
インバータと同様に回生制動時等の低変調率時に各スイ
ッチの損失を調整することができ、スイッチ素子の熱破
壊を防止することができる。
同様に、この零電圧ベクトルを利用してスイッチ素子の
損失を低減する。０ｎ、０ｏ、０ｐの零電圧ベクトルを
出力している状態は相間電圧からみると同じ状態である
ので、線間出力電圧には０ｎ、０ｏ、０ｐベクトルの発
生順序を入れ替えたとしても影響はない。また、前実施
の形態と同様に、指令電圧Ｐ１〜Ｐ３を同じ量シフトし
た場合には、各零電圧ベクトルの発生時間比率が変化す
るが線間で出力している平均の電圧はシフト前と変化し
ない。よって３相３レベルインバータの場合も零電圧ベ
クトルの発生時間比率を調整することで、３相２レベル
インバータと同様に回生制動時等の低変調率時に各スイ
ッチの損失を調整することができ、スイッチ素子の熱破
壊を防止することができる。
【００１０】図１３は本発明による零電圧ベクトル発生
時間比率調整のフローチャートの一例であり、図１４は
本発明のブロック図の一例である。図１３において、フ
ローがスタートすると、１３１において変調率を検出
し、、１３２においてその検出値が所定の変調率値より
低いかどうかを比較する。所定の変調率とはこの場合、
０．５程度が考えられる。 その結果、 検出値が所定の変調率値より低くなけれ
ば、通常のＰＷＭ制御を続行する（１３３）。 検出値が所定の変調率値より低ければ、零電圧ベク
トル発生時間比率調整を行なう（１３４）。
時間比率調整のフローチャートの一例であり、図１４は
本発明のブロック図の一例である。図１３において、フ
ローがスタートすると、１３１において変調率を検出
し、、１３２においてその検出値が所定の変調率値より
低いかどうかを比較する。所定の変調率とはこの場合、
０．５程度が考えられる。 その結果、 検出値が所定の変調率値より低くなけれ
ば、通常のＰＷＭ制御を続行する（１３３）。 検出値が所定の変調率値より低ければ、零電圧ベク
トル発生時間比率調整を行なう（１３４）。
【００１１】図１４は上記フローを実現するための、具
体的な回路ブロックの一例である。図１４において、直
流電源４の直流電力をＰＷＭインバータ主回路９０（図
５、図８参照）のスイッチングモードの制御によって周
波数・電圧（電流）を制御した交流電力に変換し、負荷
である電動機Ｍに供給する。ＰＷＭインバータでは、主
回路９０の各相スイッチ素子をＰＷＭ波形にしたがって
制御する。このためのＰＷＭ波形は図３に記載の三角波
キャリア発生器１からのキャリア信号と、指令電圧発生
器２の信号とのレベル比較を比較器３により比較してＰ
ＷＭパルスを生成する。このＰＷＭパルスは、ゲート回
路９３によって、ＰＷＭインバータ主回路９０のスイッ
チング素子のターンオンに必要なゲート信号として分配
される。９１は、インバータ出力から高調波成分を除去
するためのフィルタである。このような回路において、
本発明により、変調率検出手段Ａを設け比較器３の出力
であるＰＷＭ波形をこの変調率検出手段Ａに入力する。
変調率検出手段Ａは例えばオン−オフ比対変調率の変換
テーブルを備えたメモリとＣＰＵで実現でき、入力され
たＰＷＭ波形のオン−オフ比から変調率を求める。求め
られた変調率は、本発明により設けられた変調率比較手
段Ｂのマイナス端子に入力され、一方、変調率比較手段
Ｂのプラス端子には変調率基準値が入力される。これに
より、変調率が基準値より高いときは変調率比較手段Ｂ
からは出力が出されず、変調率が基準値を下回ると変調
率比較手段Ｂから出力が出される。Ｃは本発明により設
けられた零電圧ベクトルの発生時間比率調整手段であ
る。時間比率調整手段Ｃは指令電圧発生器２の指令電圧
をシフトさせる機能をする。したがって、先の変調率比
較手段Ｂから出力が出されるとこの時間比率調整手段Ｃ
が作動し、指令電圧発生器２の指令電圧をシフトさせる
ことによって正母線側のスイッチ素子と負母線側のスイ
ッチ素子の損失分担を変化させることができ、ある特定
のスイッチ素子に電流が集中してしまうような場合には
スイッチ素子の損失をコントロールしてスイッチ素子の
熱破壊を防止することができる。
体的な回路ブロックの一例である。図１４において、直
流電源４の直流電力をＰＷＭインバータ主回路９０（図
５、図８参照）のスイッチングモードの制御によって周
波数・電圧（電流）を制御した交流電力に変換し、負荷
である電動機Ｍに供給する。ＰＷＭインバータでは、主
回路９０の各相スイッチ素子をＰＷＭ波形にしたがって
制御する。このためのＰＷＭ波形は図３に記載の三角波
キャリア発生器１からのキャリア信号と、指令電圧発生
器２の信号とのレベル比較を比較器３により比較してＰ
ＷＭパルスを生成する。このＰＷＭパルスは、ゲート回
路９３によって、ＰＷＭインバータ主回路９０のスイッ
チング素子のターンオンに必要なゲート信号として分配
される。９１は、インバータ出力から高調波成分を除去
するためのフィルタである。このような回路において、
本発明により、変調率検出手段Ａを設け比較器３の出力
であるＰＷＭ波形をこの変調率検出手段Ａに入力する。
変調率検出手段Ａは例えばオン−オフ比対変調率の変換
テーブルを備えたメモリとＣＰＵで実現でき、入力され
たＰＷＭ波形のオン−オフ比から変調率を求める。求め
られた変調率は、本発明により設けられた変調率比較手
段Ｂのマイナス端子に入力され、一方、変調率比較手段
Ｂのプラス端子には変調率基準値が入力される。これに
より、変調率が基準値より高いときは変調率比較手段Ｂ
からは出力が出されず、変調率が基準値を下回ると変調
率比較手段Ｂから出力が出される。Ｃは本発明により設
けられた零電圧ベクトルの発生時間比率調整手段であ
る。時間比率調整手段Ｃは指令電圧発生器２の指令電圧
をシフトさせる機能をする。したがって、先の変調率比
較手段Ｂから出力が出されるとこの時間比率調整手段Ｃ
が作動し、指令電圧発生器２の指令電圧をシフトさせる
ことによって正母線側のスイッチ素子と負母線側のスイ
ッチ素子の損失分担を変化させることができ、ある特定
のスイッチ素子に電流が集中してしまうような場合には
スイッチ素子の損失をコントロールしてスイッチ素子の
熱破壊を防止することができる。
【００１２】
【発明の効果】以上説明したように、本発明によれば、
３相２レベルや３相３レベルのインバータにおいて、低
変調率時の線間出力電圧が零となるスイッチパターンの
発生時間比率を変化させることで、電流が多く流れてい
る場合のスイッチ素子に発生する損失を調整することが
可能になり、スイッチ素子の熱破壊を防止しインバータ
の安全性を向上させる効果がある。なお、以上の説明は
一例であって、本発明はこれに限定されるものではな
い。
３相２レベルや３相３レベルのインバータにおいて、低
変調率時の線間出力電圧が零となるスイッチパターンの
発生時間比率を変化させることで、電流が多く流れてい
る場合のスイッチ素子に発生する損失を調整することが
可能になり、スイッチ素子の熱破壊を防止しインバータ
の安全性を向上させる効果がある。なお、以上の説明は
一例であって、本発明はこれに限定されるものではな
い。
【図１】本発明の第１の実施の形態に係る３相２レベル
インバータの指令電圧をシフトした場合のＰＷＭパルス
を示す図である
インバータの指令電圧をシフトした場合のＰＷＭパルス
を示す図である
【図２】図１に示す指令電圧を逆方向にシフトした場合
のＰＷＭパルスを示す図である。
のＰＷＭパルスを示す図である。
【図３】図１に示すＰＷＭパルスの生成装置の一相分の
基本回路図である
基本回路図である
【図４】図３に示す回路において生成されるＰＷＭパル
スの一例を示す図である。
スの一例を示す図である。
【図５】図４に示すＰＷＭパルスが印加される３相２レ
ベルインバータの主回路図である。
ベルインバータの主回路図である。
【図６】図５に示す３相２レベルインバータの零電圧出
力時の状態図である。
力時の状態図である。
【図７】本発明の第２の実施の形態に係る３相３レベル
インバータのＰＷＭパルスを示す図である。
インバータのＰＷＭパルスを示す図である。
【図８】図７に示すＰＷＭパルスが印加される３相３レ
ベルインバータの主回路図である。
ベルインバータの主回路図である。
【図９】図８に示す３相３レベルインバータの零電圧出
力時の状態図である。
力時の状態図である。
【図１０】図９に示す零電圧出力時の下段スイッチアー
ム・オフの状態を示す図である。
ム・オフの状態を示す図である。
【図１１】図９に示す零電圧出力時の上段スイッチアー
ム・オフの状態を示す図である。
ム・オフの状態を示す図である。
【図１２】従来の中性点クランプ型ＰＷＭインバータの
波形生成回路図である。
波形生成回路図である。
【図１３】本発明による零電圧ベクトル発生時間比率調
整のフローチャートである。
整のフローチャートである。
【図１４】本発明のブロック図の一例である。
１ 三角波キャリア発生器 ２ 指令電圧発生器 ３ 比較器 ４、１８ 直流電源 ５、１９、２０ コンデンサ ６〜１１、２１〜３２ 半導体スイッチ素子 １２〜１７、３３〜５０ 整流素子 ９０ ＰＷＭインバータ主回路 ９１ フィルタ ９２ 電動機 ９３ ゲート回路 Ａ 変調率検出手段 Ｂ 変調率比較手段 Ｃ 零電圧ベクトル発生時間比率調整手段
Claims (4)
- 【請求項１】３相２レベルインバータのＰＷＭパルス発
生方法において、 変調率が低い時に線間出力電圧が零となる２つのスイッ
チパターンの発生時間比率を変化させ前記３相２レベル
インバータのスイッチ素子に発生する損失を調節して前
記スイッチ素子の熱破壊を防止することを特徴としたイ
ンバータのＰＷＭパルス発生方法。 - 【請求項２】３相３レベルインバータのＰＷＭパルス発
生方法において、 変調率が低い時に線間出力電圧が零となる３つのスイッ
チパターンの発生時間比率を変化させ前記３相３レベル
インバータのスイッチ素子に発生する損失を調節して前
記スイッチ素子の熱破壊を防止することを特徴としたイ
ンバータのＰＷＭパルス発生方法。 - 【請求項３】請求項１又は２記載のＰＷＭパルス発生方
法において、 線間出力電圧が零となるスイッチパターンの発生時間比
率を、３相分の指令電圧全体に同じオフセット値を加え
ることにより変化させるものであるインバータのＰＷＭ
パルス発生方法。 - 【請求項４】３相２レベル又は３レベルインバータのＰ
ＷＭパルス発生装置において、 さらに、変調率検出手段と、変調率比較手段と、零電圧
ベクトルの発生時間比率調整手段と、を備えたことを特
徴とするインバータのＰＷＭパルス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26659298A JP3994243B2 (ja) | 1998-09-21 | 1998-09-21 | 電力変換装置とそのｐｗｍパルス発生方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26659298A JP3994243B2 (ja) | 1998-09-21 | 1998-09-21 | 電力変換装置とそのｐｗｍパルス発生方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000102257A true JP2000102257A (ja) | 2000-04-07 |
| JP3994243B2 JP3994243B2 (ja) | 2007-10-17 |
Family
ID=17432959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26659298A Expired - Fee Related JP3994243B2 (ja) | 1998-09-21 | 1998-09-21 | 電力変換装置とそのｐｗｍパルス発生方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3994243B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002345254A (ja) * | 2001-05-14 | 2002-11-29 | Mitsubishi Electric Corp | 電力変換装置の制御装置 |
| WO2003005552A1 (fr) * | 2001-07-02 | 2003-01-16 | Kabushiki Kaisha Yasukawa Denki | Onduleur |
| JP2006254671A (ja) * | 2005-03-14 | 2006-09-21 | Denso Corp | 三相電圧型インバータ装置 |
| WO2007113972A1 (ja) | 2006-04-06 | 2007-10-11 | Kabushiki Kaisha Yaskawa Denki | Ｐｗｍインバータ装置 |
| JP2007306705A (ja) * | 2006-05-11 | 2007-11-22 | Yaskawa Electric Corp | Ｐｗｍアンプ |
| WO2009090835A1 (ja) | 2008-01-17 | 2009-07-23 | Toyota Jidosha Kabushiki Kaisha | 電動車両の制御装置およびそれを備えた電動車両、ならびに電動車両の制御方法およびその制御方法をコンピュータに実行させるためのプログラムを記録したコンピュータ読取可能な記録媒体 |
| JP2010063239A (ja) * | 2008-09-02 | 2010-03-18 | Denso Corp | 多相回転機の制御装置及び多相回転機の制御システム |
| JP2011045214A (ja) * | 2009-08-24 | 2011-03-03 | Daikin Industries Ltd | インバータ装置 |
| EP2197096A4 (en) * | 2007-09-25 | 2016-05-18 | Daihen Corp | PWM SIGNAL GENERATOR AND CONVERTERS EQUIPPED WITH THIS PWM SIGNAL GENERATOR |
| JP2016213938A (ja) * | 2015-05-01 | 2016-12-15 | 日産自動車株式会社 | インバータ制御装置 |
-
1998
- 1998-09-21 JP JP26659298A patent/JP3994243B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002345254A (ja) * | 2001-05-14 | 2002-11-29 | Mitsubishi Electric Corp | 電力変換装置の制御装置 |
| CN100411292C (zh) * | 2001-07-02 | 2008-08-13 | 株式会社安川电机 | 电力变换装置 |
| WO2003005552A1 (fr) * | 2001-07-02 | 2003-01-16 | Kabushiki Kaisha Yasukawa Denki | Onduleur |
| EP1411624A1 (en) * | 2001-07-02 | 2004-04-21 | Kabushiki Kaisha Yasukawa Denki | Power inverter |
| US7016207B2 (en) | 2001-07-02 | 2006-03-21 | Kabushiki Kaisha Yaskawa Denki | Power inverter |
| EP1411624A4 (en) * | 2001-07-02 | 2008-09-03 | Yaskawa Denki Seisakusho Kk | INVERTER |
| JP2006254671A (ja) * | 2005-03-14 | 2006-09-21 | Denso Corp | 三相電圧型インバータ装置 |
| JP4492397B2 (ja) * | 2005-03-14 | 2010-06-30 | 株式会社デンソー | 三相電圧型インバータ装置 |
| WO2007113972A1 (ja) | 2006-04-06 | 2007-10-11 | Kabushiki Kaisha Yaskawa Denki | Ｐｗｍインバータ装置 |
| JP4730435B2 (ja) * | 2006-04-06 | 2011-07-20 | 株式会社安川電機 | Ｐｗｍインバータ装置 |
| US8189356B2 (en) | 2006-04-06 | 2012-05-29 | Kabushiki Kaisha Yaskawa Denki | PWM inverter |
| JP2007306705A (ja) * | 2006-05-11 | 2007-11-22 | Yaskawa Electric Corp | Ｐｗｍアンプ |
| EP2197096A4 (en) * | 2007-09-25 | 2016-05-18 | Daihen Corp | PWM SIGNAL GENERATOR AND CONVERTERS EQUIPPED WITH THIS PWM SIGNAL GENERATOR |
| WO2009090835A1 (ja) | 2008-01-17 | 2009-07-23 | Toyota Jidosha Kabushiki Kaisha | 電動車両の制御装置およびそれを備えた電動車両、ならびに電動車両の制御方法およびその制御方法をコンピュータに実行させるためのプログラムを記録したコンピュータ読取可能な記録媒体 |
| US9225280B2 (en) | 2008-01-17 | 2015-12-29 | Toyota Jidosha Kabushiki Kaisha | Control device for electric-powered vehicle, and electric-powered vehicle with control device as well as control method for electric-powered vehicle, and computer-readable recording medium bearing program for causing computer to execute control method |
| JP2010063239A (ja) * | 2008-09-02 | 2010-03-18 | Denso Corp | 多相回転機の制御装置及び多相回転機の制御システム |
| JP2011045214A (ja) * | 2009-08-24 | 2011-03-03 | Daikin Industries Ltd | インバータ装置 |
| JP2016213938A (ja) * | 2015-05-01 | 2016-12-15 | 日産自動車株式会社 | インバータ制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3994243B2 (ja) | 2007-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3178075B2 (ja) | 電力変換器の制御装置および電気車の制御装置 | |
| Kim et al. | Analysis and compensation of inverter nonlinearity for three-level T-type inverters | |
| US7881081B1 (en) | Systems and methods for reducing AC drive common-mode currents | |
| US6005783A (en) | Method of synthesizing poly-phase AC voltage | |
| JP5126550B2 (ja) | マトリクスコンバータ | |
| JP3625429B2 (ja) | 電力変換器の制御装置 | |
| JP7135604B2 (ja) | 回転電機制御装置 | |
| US10027271B2 (en) | Rotating electrical machine control device | |
| JP3994243B2 (ja) | 電力変換装置とそのｐｗｍパルス発生方法 | |
| JP2004304868A (ja) | モーター制御装置 | |
| JP2003169480A (ja) | 中性点クランプ式電力変換器の制御装置 | |
| JP6940370B2 (ja) | 電力変換装置及びランキンサイクルシステム | |
| JP7269576B2 (ja) | 回転電機制御装置 | |
| Oh et al. | Dead-time compensation of a current controlled inverter using the space vector modulation method | |
| JP2009131024A (ja) | 電力変換装置及びその制御方法 | |
| JPH05308778A (ja) | 電気自動車駆動用インバータ | |
| JP3177085B2 (ja) | 電力変換装置 | |
| JP4277360B2 (ja) | ３レベルインバータの制御装置 | |
| JP4448294B2 (ja) | 電力変換装置 | |
| JP3580133B2 (ja) | 電動機制御装置 | |
| WO2017034028A1 (ja) | インバータの制御方法及び制御装置、並びにインバータ装置 | |
| JP2654118B2 (ja) | Ｐｗｍ制御方法 | |
| JP2004312822A (ja) | 二相変調制御式インバータ装置 | |
| JP3781069B2 (ja) | インバータ制御方法及びその装置 | |
| JP3232615B2 (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060816 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070717 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140810 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |