JPH05103473A - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JPH05103473A JPH05103473A JP3256177A JP25617791A JPH05103473A JP H05103473 A JPH05103473 A JP H05103473A JP 3256177 A JP3256177 A JP 3256177A JP 25617791 A JP25617791 A JP 25617791A JP H05103473 A JPH05103473 A JP H05103473A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- command
- dead time
- delay time
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 出力電圧検出信号が発生しなくなった場合に
もスイッチング素子にオン指令あるいはオフ指令を供給
できるデッドタイム補償機能を有するインバータ装置を
提供する。 【構成】 ＰＷＭ指令信号にデッドタイム補償信号を付
加することによってインバータ出力電圧に生じる誤差を
補償する機能を有するインバータ装置において、ＰＷＭ
指令信号の遅れ時間を計測する遅れ時間計時手段２１
と、遅れ時間を記憶する遅れ時間記憶手段２３，２４
と、インバータ出力電圧のオフ或いはオンを遅らせる時
間を演算する遅延時間演算手段２５と、デッドタイム補
償信号のオフ指令或いはオン指令を遅らせるパルス信号
を出力する遅延手段２１と、上記パルス信号をカウント
するパルスカウント手段２６，２７と、上記パルス信号
に基づいて新たにニューデッドタイム補償信号を生成す
るデッドタイム補償信号生成手段２２と、パルス信号の
出力状態を基に、ニューデッドタイム補償信号と上記Ｐ
ＷＭ指令信号のいずれかに切り替える出力信号切り替え
手段３０を有する。
もスイッチング素子にオン指令あるいはオフ指令を供給
できるデッドタイム補償機能を有するインバータ装置を
提供する。 【構成】 ＰＷＭ指令信号にデッドタイム補償信号を付
加することによってインバータ出力電圧に生じる誤差を
補償する機能を有するインバータ装置において、ＰＷＭ
指令信号の遅れ時間を計測する遅れ時間計時手段２１
と、遅れ時間を記憶する遅れ時間記憶手段２３，２４
と、インバータ出力電圧のオフ或いはオンを遅らせる時
間を演算する遅延時間演算手段２５と、デッドタイム補
償信号のオフ指令或いはオン指令を遅らせるパルス信号
を出力する遅延手段２１と、上記パルス信号をカウント
するパルスカウント手段２６，２７と、上記パルス信号
に基づいて新たにニューデッドタイム補償信号を生成す
るデッドタイム補償信号生成手段２２と、パルス信号の
出力状態を基に、ニューデッドタイム補償信号と上記Ｐ
ＷＭ指令信号のいずれかに切り替える出力信号切り替え
手段３０を有する。
Description
［発明の目的］
【０００１】
【産業上の利用分野】本発明は、インバータ装置に係
り、特にデッドタイム補償機能を有するインバータ装置
に関する。
り、特にデッドタイム補償機能を有するインバータ装置
に関する。
【０００２】
【従来の技術】ＰＷＭインバータに使用されるスイッチ
ング素子にはベースにオフ信号が与えられてからしばら
くオン状態を持続するストレージタイムが存在するの
で、インバータ主回路のアーム短絡を避けるために短絡
防止時間、いわゆるデッドタイムをＰＷＭ指令信号に付
加している。この結果インバータ出力電圧に誤差が生
じ、出力電圧が歪むうえにトルクにも変動が発生する。
デッドタイムによって生じる出力電圧の誤差を補償する
ような電圧型インバータ装置の概略的構成を図４に示
す。
ング素子にはベースにオフ信号が与えられてからしばら
くオン状態を持続するストレージタイムが存在するの
で、インバータ主回路のアーム短絡を避けるために短絡
防止時間、いわゆるデッドタイムをＰＷＭ指令信号に付
加している。この結果インバータ出力電圧に誤差が生
じ、出力電圧が歪むうえにトルクにも変動が発生する。
デッドタイムによって生じる出力電圧の誤差を補償する
ような電圧型インバータ装置の概略的構成を図４に示
す。
【０００３】図４に示すように、デッドタイム補償回路
１ｕ，１ｖ，１ｗはＰＷＭ指令信号発生回路２とデッド
タイム回路３ｕ，３ｖ，３ｗの間に設置され、ＰＷＭ指
令信号ｕ* ，ｖ* ，ｗ* と電圧検出回路４によって検出
されるインバータ出力電圧の検出信号Ｖu ，Ｖv ，Ｖw
に基づいてデッドタイム補償回路出力信号ｕｏ* ，ｖｏ
* ，ｗｏ* を生成し、デッドタイム回路３ｕ，３ｖ，３
ｗに出力する。デッドタイム回路３ｕ，３ｖ，３ｗでは
ｕｏ* ，ｖｏ* ，ｗｏ* にデッドタイムを付加し、スイ
ッチング素子に５ｕ，５ｘ，５ｙ，５ｗ，５ｚのベース
信号とする。次に、図５に最近試みられているインバー
タ装置におけるデッドタイム補償回路のブロック図を示
す。図５は、Ｕ相分であり、Ｖ相，Ｗ相とも構成ならび
に動作は同様である。
１ｕ，１ｖ，１ｗはＰＷＭ指令信号発生回路２とデッド
タイム回路３ｕ，３ｖ，３ｗの間に設置され、ＰＷＭ指
令信号ｕ* ，ｖ* ，ｗ* と電圧検出回路４によって検出
されるインバータ出力電圧の検出信号Ｖu ，Ｖv ，Ｖw
に基づいてデッドタイム補償回路出力信号ｕｏ* ，ｖｏ
* ，ｗｏ* を生成し、デッドタイム回路３ｕ，３ｖ，３
ｗに出力する。デッドタイム回路３ｕ，３ｖ，３ｗでは
ｕｏ* ，ｖｏ* ，ｗｏ* にデッドタイムを付加し、スイ
ッチング素子に５ｕ，５ｘ，５ｙ，５ｗ，５ｚのベース
信号とする。次に、図５に最近試みられているインバー
タ装置におけるデッドタイム補償回路のブロック図を示
す。図５は、Ｕ相分であり、Ｖ相，Ｗ相とも構成ならび
に動作は同様である。
【０００４】プリセッタブルアップダウンカウンタ１１
は、ＰＷＭ指令信号ｕ* 、出力電圧検出信号Ｖu 、クロ
ック信号ｆCKを入力とし、カウント値が上限値に達する
とＣＹ１端子からキャリーパルスＡを、０になるとＣＹ
２端子からキャリーパルスＢを出力し、ＤＡＴＡ端子か
らはＰＷＭオン（またはオフ）指令が発生してから実際
に出力電圧がオン（またはオフ）するまでの遅れ時間に
相当するカウント値を出力する。また、ＰＷＭ指令発生
のタイミングでデータセット端子ＳＥＴにデッドタイム
補償出力を遅らせるカウント値が入力される。
は、ＰＷＭ指令信号ｕ* 、出力電圧検出信号Ｖu 、クロ
ック信号ｆCKを入力とし、カウント値が上限値に達する
とＣＹ１端子からキャリーパルスＡを、０になるとＣＹ
２端子からキャリーパルスＢを出力し、ＤＡＴＡ端子か
らはＰＷＭオン（またはオフ）指令が発生してから実際
に出力電圧がオン（またはオフ）するまでの遅れ時間に
相当するカウント値を出力する。また、ＰＷＭ指令発生
のタイミングでデータセット端子ＳＥＴにデッドタイム
補償出力を遅らせるカウント値が入力される。
【０００５】ラッチ回路１２は、キャリーパルスＡによ
りデッドタイム補償出力ｕｏ* をオン指令とし、キャリ
ーパルスＢによりデッドタイム補償出力ｕｏ* をオフ指
令とする。オン遅れ時間記憶回路１３は、前回のＰＷＭ
オン指令に対する出力電圧のオン遅れ時間をカウント値
として記憶し、オフ遅れ時間記憶回路１４は、前回のＰ
ＷＭオフ指令に対する出力電圧のオフ遅れ時間をカウン
ト値として記憶している。
りデッドタイム補償出力ｕｏ* をオン指令とし、キャリ
ーパルスＢによりデッドタイム補償出力ｕｏ* をオフ指
令とする。オン遅れ時間記憶回路１３は、前回のＰＷＭ
オン指令に対する出力電圧のオン遅れ時間をカウント値
として記憶し、オフ遅れ時間記憶回路１４は、前回のＰ
ＷＭオフ指令に対する出力電圧のオフ遅れ時間をカウン
ト値として記憶している。
【０００６】カウント開始データ生成回路１５は、オン
遅れ時間記憶回路１３またはオフ遅れ時間記憶回路１４
が記憶している前回の出力電圧のオン（オフ）遅れ時間
とプリセッタブルカウンタ１１が出力する今回の出力電
圧オン（オフ）遅れ時間から次のＰＷＭオフ（オン）指
令に対して出力電圧のオフ（オン）を遅らせる時間を演
算し、カウントデータとしてプリセッタブルアップダウ
ンカウンタ１１に出力する。
遅れ時間記憶回路１３またはオフ遅れ時間記憶回路１４
が記憶している前回の出力電圧のオン（オフ）遅れ時間
とプリセッタブルカウンタ１１が出力する今回の出力電
圧オン（オフ）遅れ時間から次のＰＷＭオフ（オン）指
令に対して出力電圧のオフ（オン）を遅らせる時間を演
算し、カウントデータとしてプリセッタブルアップダウ
ンカウンタ１１に出力する。
【０００７】図６は図４に示した電流Ｉu が正方向の場
合の従来デッドタイム補償回路の動作タイミングチャー
トである。時刻Ａ´でデッドタイム補償出力がオン指令
となったとすると出力電圧は時刻Ａ´からデッドタイム
Ｔd 遅れた時刻Ａ”でオンとなる。プリセッタブルアッ
プダウンカウンタ１１は時刻Ａ”でカウントアップを停
止し、カウント値ＮA"はＴdを計測していることにな
る。
合の従来デッドタイム補償回路の動作タイミングチャー
トである。時刻Ａ´でデッドタイム補償出力がオン指令
となったとすると出力電圧は時刻Ａ´からデッドタイム
Ｔd 遅れた時刻Ａ”でオンとなる。プリセッタブルアッ
プダウンカウンタ１１は時刻Ａ”でカウントアップを停
止し、カウント値ＮA"はＴdを計測していることにな
る。
【０００８】次に、時刻ＢでＰＷＭオフ指令が発生する
と、カウント開始データ生成回路１５により生成された
カウント値ＮB からプリセッタブルアップダウンカウン
タ１１はカウントダウンを開始する。なお、この場合は
ＮA"とＮB は等しい。プリセッタブルアップダウンカウ
ンタ１１はカウント値が０となった時刻Ｂ´でキャリー
パルスＢを発生し、デッドタイム補償出力がオフ指令と
なる。カウント値ＮBはＴd に相当するので、時刻Ｂ´
は時刻ＢからＴd 遅れることになる。
と、カウント開始データ生成回路１５により生成された
カウント値ＮB からプリセッタブルアップダウンカウン
タ１１はカウントダウンを開始する。なお、この場合は
ＮA"とＮB は等しい。プリセッタブルアップダウンカウ
ンタ１１はカウント値が０となった時刻Ｂ´でキャリー
パルスＢを発生し、デッドタイム補償出力がオフ指令と
なる。カウント値ＮBはＴd に相当するので、時刻Ｂ´
は時刻ＢからＴd 遅れることになる。
【０００９】そして、出力電圧は時刻Ｂ´から更にスト
レージタイムＴs 遅れた時刻Ｂ”でオフとなり、カウン
ト値ＮB"はＴS を計測している。次に、時刻ＣでＰＷＭ
オン指令が発生すると、カウント開始データ生成回路１
５により生成されたカウント値ＮC からプリセッタブル
アップダウンカウンタ１１はカウントアップを開始す
る。なお、この場合はＮB"とＮC は等しい。
レージタイムＴs 遅れた時刻Ｂ”でオフとなり、カウン
ト値ＮB"はＴS を計測している。次に、時刻ＣでＰＷＭ
オン指令が発生すると、カウント開始データ生成回路１
５により生成されたカウント値ＮC からプリセッタブル
アップダウンカウンタ１１はカウントアップを開始す
る。なお、この場合はＮB"とＮC は等しい。
【００１０】プリセッタブルアップダウンカウンタ１１
はカウント値が上限値ＮL となった時刻Ｃ´でキャリー
パルスＡを発生し、デッドタイム補償出力がオン指令と
なる。カウント値ＮB"はＴS に相当するので、時刻Ｃ´
は時刻ＣからＴs 遅れることになる。そして、出力電圧
は時刻Ｃ´から更にＴd 遅れた時刻Ｃ”でオフとなる。
はカウント値が上限値ＮL となった時刻Ｃ´でキャリー
パルスＡを発生し、デッドタイム補償出力がオン指令と
なる。カウント値ＮB"はＴS に相当するので、時刻Ｃ´
は時刻ＣからＴs 遅れることになる。そして、出力電圧
は時刻Ｃ´から更にＴd 遅れた時刻Ｃ”でオフとなる。
【００１１】こうしてＰＷＭオフ指令に対して出力電圧
のオフは（Ｔd ＋Ｔs ）遅れ、ＰＷＭオン指令に対して
出力電圧のオンも（Ｔs ＋Ｔd ）遅れるので、インバー
タ出力にはＰＷＭ指令信号が（Ｔd ＋Ｔs ）遅れた形の
電圧が発生する。この結果出力電流は歪まず、トルクの
変動も抑制される。
のオフは（Ｔd ＋Ｔs ）遅れ、ＰＷＭオン指令に対して
出力電圧のオンも（Ｔs ＋Ｔd ）遅れるので、インバー
タ出力にはＰＷＭ指令信号が（Ｔd ＋Ｔs ）遅れた形の
電圧が発生する。この結果出力電流は歪まず、トルクの
変動も抑制される。
【００１２】
【発明が解決しようとする課題】しかし、上述のような
構成のものでは、インバータ出力電圧の検出信号が不測
の事態によって発生しなくなった場合以下に示す不具合
が生じる。その不具合について、図７を用いて説明す
る。
構成のものでは、インバータ出力電圧の検出信号が不測
の事態によって発生しなくなった場合以下に示す不具合
が生じる。その不具合について、図７を用いて説明す
る。
【００１３】図７は従来のデッドタイム補償回路の動作
タイミングを示したものである。たとえば時刻Ａにおい
て、出力電圧検出信号が発生しなくなったとすると、プ
リセッタブルアップダウンカウンタ１１は、ＰＷＭ指令
のオン指令が発生する度にカウントアップを開始し、オ
フ指令が発生したらカウントを停止するという動作を繰
り返す。
タイミングを示したものである。たとえば時刻Ａにおい
て、出力電圧検出信号が発生しなくなったとすると、プ
リセッタブルアップダウンカウンタ１１は、ＰＷＭ指令
のオン指令が発生する度にカウントアップを開始し、オ
フ指令が発生したらカウントを停止するという動作を繰
り返す。
【００１４】通常はキャリーパルスＡとキャリーパルス
Ｂが交互に出力されてデッドタイム補償出力がオン指令
またはオフ指令となるが、出力電圧検出信号が発生しな
くなった後はキャリーパルスＡが出力されるのみで、補
償出力はオン指令のままとなる。この結果、Ｕアームの
スイッチング素子がオンし続け、スイッチングを行なわ
なくなってしまうという不具合がある。
Ｂが交互に出力されてデッドタイム補償出力がオン指令
またはオフ指令となるが、出力電圧検出信号が発生しな
くなった後はキャリーパルスＡが出力されるのみで、補
償出力はオン指令のままとなる。この結果、Ｕアームの
スイッチング素子がオンし続け、スイッチングを行なわ
なくなってしまうという不具合がある。
【００１５】そこで、本発明は、上記問題点を鑑みて成
されたもので、出力電圧検出信号が発生しなくなった場
合にもスイッチング素子にオン指令あるいはオフ指令を
供給できるデッドタイム補償機能を有するインバータ装
置を提供するにある。 ［発明の構成］
されたもので、出力電圧検出信号が発生しなくなった場
合にもスイッチング素子にオン指令あるいはオフ指令を
供給できるデッドタイム補償機能を有するインバータ装
置を提供するにある。 ［発明の構成］
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、ＰＷＭ指令信号にデッドタイム補償信号
を付加することによってインバータ出力電圧に生じる誤
差を補償する機能を有するインバータ装置において、Ｐ
ＷＭ指令信号のオン指令或いはオフ指令が発生してから
実際にインバータ出力電圧がオン或いはオフするまでの
遅れ時間を計測する遅れ時間計時手段と、この遅れ時間
計時手段にて計時された遅れ時間を記憶する遅れ時間記
憶手段と、この遅れ時間記憶手段に記憶しておいた前回
の遅れ時間と今回の遅れ時間から次のＰＷＭ信号のオフ
指令或いはオン指令に対してインバータ出力電圧のオフ
或いはオンを遅らせる時間を演算する遅延時間演算手段
と、この遅延時間演算手段にて演算された時間だけイン
バータ出力電圧のオフ或いはオンが遅れるように上記デ
ッドタイム補償記号のオフ指令或いはオン指令を遅らせ
るパルス信号を出力する遅延手段と、上記デッドタイム
補償信号をオフ指令或いはオン指令にする上記パルス信
号をカウントするパルスカウント手段と、上記パルス信
号に基づいて新たにニューデッドタイム補償信号を生成
するデッドタイム補償信号生成手段と、デッドタイム補
償信号をオフ指令或いはオン指令にするパルス信号の出
力状態を基に、上記デッドタイム補償信号を上記デッド
タイム補償信号生成手段からのニューデッドタイム補償
信号と上記ＰＷＭ指令信号のいずれかに切り替える出力
信号切り替え手段を備えたインバータ装置に特徴を有す
る。
に、本発明は、ＰＷＭ指令信号にデッドタイム補償信号
を付加することによってインバータ出力電圧に生じる誤
差を補償する機能を有するインバータ装置において、Ｐ
ＷＭ指令信号のオン指令或いはオフ指令が発生してから
実際にインバータ出力電圧がオン或いはオフするまでの
遅れ時間を計測する遅れ時間計時手段と、この遅れ時間
計時手段にて計時された遅れ時間を記憶する遅れ時間記
憶手段と、この遅れ時間記憶手段に記憶しておいた前回
の遅れ時間と今回の遅れ時間から次のＰＷＭ信号のオフ
指令或いはオン指令に対してインバータ出力電圧のオフ
或いはオンを遅らせる時間を演算する遅延時間演算手段
と、この遅延時間演算手段にて演算された時間だけイン
バータ出力電圧のオフ或いはオンが遅れるように上記デ
ッドタイム補償記号のオフ指令或いはオン指令を遅らせ
るパルス信号を出力する遅延手段と、上記デッドタイム
補償信号をオフ指令或いはオン指令にする上記パルス信
号をカウントするパルスカウント手段と、上記パルス信
号に基づいて新たにニューデッドタイム補償信号を生成
するデッドタイム補償信号生成手段と、デッドタイム補
償信号をオフ指令或いはオン指令にするパルス信号の出
力状態を基に、上記デッドタイム補償信号を上記デッド
タイム補償信号生成手段からのニューデッドタイム補償
信号と上記ＰＷＭ指令信号のいずれかに切り替える出力
信号切り替え手段を備えたインバータ装置に特徴を有す
る。
【００１７】
【作用】本発明のインバータ装置によれば、遅れ時間計
時手段はＰＷＭ指令のオン（オフ）指令が発生してから
インバータ出力電圧がオン（オフ）するまでの遅れ時間
を計測し、遅延時間演算手段は遅れ時間記憶手段に記憶
されている前回のオン（オフ）遅れ時間と今回のオン
（オフ）遅れ時間から次のＰＷＭオフ（オン）指令に対
してインバータ出力電圧のオフ（オン）を遅らせる時間
を演算する。遅延手段は遅延時間演算手段で演算された
結果に基づいてデッドタイム補償信号のオフ（オン）指
令とするパルス信号を出力する。
時手段はＰＷＭ指令のオン（オフ）指令が発生してから
インバータ出力電圧がオン（オフ）するまでの遅れ時間
を計測し、遅延時間演算手段は遅れ時間記憶手段に記憶
されている前回のオン（オフ）遅れ時間と今回のオン
（オフ）遅れ時間から次のＰＷＭオフ（オン）指令に対
してインバータ出力電圧のオフ（オン）を遅らせる時間
を演算する。遅延手段は遅延時間演算手段で演算された
結果に基づいてデッドタイム補償信号のオフ（オン）指
令とするパルス信号を出力する。
【００１８】いまインバータ出力電圧を検出する信号が
正常に送られてこなくなった場合には、デッドタイム補
償信号をオン指令にするパルス信号のみ、あるいはオフ
指令にするパルス信号のみが連続して出力されるので、
これをパルスカウント手段がカウントする。パルスカウ
ント手段はある決められた回数カウントしたら出力信号
切り替え手段に信号を送り、ＰＷＭ指令信号がデッドタ
イム補償信号として出力される。この結果、インバータ
出力電圧の検出信号が正常に送られてこなくなった場合
にも、スイッチング素子にはオン指令またはオフ指令が
与えられ、スイッチングが行われないといった不具合が
なくなる。
正常に送られてこなくなった場合には、デッドタイム補
償信号をオン指令にするパルス信号のみ、あるいはオフ
指令にするパルス信号のみが連続して出力されるので、
これをパルスカウント手段がカウントする。パルスカウ
ント手段はある決められた回数カウントしたら出力信号
切り替え手段に信号を送り、ＰＷＭ指令信号がデッドタ
イム補償信号として出力される。この結果、インバータ
出力電圧の検出信号が正常に送られてこなくなった場合
にも、スイッチング素子にはオン指令またはオフ指令が
与えられ、スイッチングが行われないといった不具合が
なくなる。
【００１９】
【実施例】以下、本発明の第１の実施例を図面によって
説明する。本発明が適用される電圧型インバータ装置の
概略的構成は図４と同様である。図１はＵ相分であり、
Ｖ相，Ｗ相とも構成は同様である。
説明する。本発明が適用される電圧型インバータ装置の
概略的構成は図４と同様である。図１はＵ相分であり、
Ｖ相，Ｗ相とも構成は同様である。
【００２０】図１に示すように、オン遅れ時間計時手段
かつオフ遅れ時間計時手段たるプリセッタブルアップダ
ウンカウンタ２１はＰＷＭ指令信号ｕ* 、出力電圧検出
信号Ｖu 、クロック信号ｆCKを入力として、カウント値
が上限値に達したら出力端子ＣＹ１からキャリーパルス
Ａを、カウント値が０になったら出力端子ＣＹ２からキ
ャリーパルスＢを出力し、ＤＡＴＡ端子からはＰＷＭオ
ン（またはオフ）指令が発生してから実際に出力電圧が
オン（またはオフ）するまでの遅れ時間に相当するカウ
ント値を出力する。
かつオフ遅れ時間計時手段たるプリセッタブルアップダ
ウンカウンタ２１はＰＷＭ指令信号ｕ* 、出力電圧検出
信号Ｖu 、クロック信号ｆCKを入力として、カウント値
が上限値に達したら出力端子ＣＹ１からキャリーパルス
Ａを、カウント値が０になったら出力端子ＣＹ２からキ
ャリーパルスＢを出力し、ＤＡＴＡ端子からはＰＷＭオ
ン（またはオフ）指令が発生してから実際に出力電圧が
オン（またはオフ）するまでの遅れ時間に相当するカウ
ント値を出力する。
【００２１】また、ＰＷＭ指令発生のタイミングでデー
タセット端子ＳＥＴにデッドタイム補償出力を遅らせる
カウント量が入力される。デッドタイム補償信号生成手
段たるラッチ回路２２は、キャリーパルスＡによりニュ
ーデッドタイム補償信号ｕｃ* をオン指令とし、キャリ
ーパルスＢによりニューデッドタイム補償信号ｕｃ* を
オフ指令とする。
タセット端子ＳＥＴにデッドタイム補償出力を遅らせる
カウント量が入力される。デッドタイム補償信号生成手
段たるラッチ回路２２は、キャリーパルスＡによりニュ
ーデッドタイム補償信号ｕｃ* をオン指令とし、キャリ
ーパルスＢによりニューデッドタイム補償信号ｕｃ* を
オフ指令とする。
【００２２】オン遅れ時間記憶手段たる記憶回路２３
は、前回のＰＷＭオン指令に対する出力電圧のオン遅れ
時間をカウント値として記憶し、オフ遅れ時間記憶手段
たる記憶回路２４は、前回のＰＷＭオフ指令に対する出
力電圧のオフ遅れ時間をカウント値として記憶してい
る。
は、前回のＰＷＭオン指令に対する出力電圧のオン遅れ
時間をカウント値として記憶し、オフ遅れ時間記憶手段
たる記憶回路２４は、前回のＰＷＭオフ指令に対する出
力電圧のオフ遅れ時間をカウント値として記憶してい
る。
【００２３】遅延時間演算手段たるカウント開始データ
生成回路２５は、オン遅れ時間記憶回路２３が記憶して
いる前回の出力電圧のオン遅れ時間とプリセッタブルカ
ウンタ２１が出力する今回の出力電圧オン遅れ時間から
次のＰＷＭオフ指令に対して出力電圧のオフを遅らせる
時間を演算し、また、オフ遅れ時間記憶回路２４が記憶
している前回の出力電圧のオフ遅れ時間とプリセッタブ
ルカウンタ２１が出力する今回の出力電圧オフ遅れ時間
から次のＰＷＭオン指令に対して出力電圧のオンを遅ら
せる時間を演算し、カウントデータとしてオン遅延手段
かつオフ遅延手段たるプリセッタブルアップダウンカウ
ンタ２１に出力する。
生成回路２５は、オン遅れ時間記憶回路２３が記憶して
いる前回の出力電圧のオン遅れ時間とプリセッタブルカ
ウンタ２１が出力する今回の出力電圧オン遅れ時間から
次のＰＷＭオフ指令に対して出力電圧のオフを遅らせる
時間を演算し、また、オフ遅れ時間記憶回路２４が記憶
している前回の出力電圧のオフ遅れ時間とプリセッタブ
ルカウンタ２１が出力する今回の出力電圧オフ遅れ時間
から次のＰＷＭオン指令に対して出力電圧のオンを遅ら
せる時間を演算し、カウントデータとしてオン遅延手段
かつオフ遅延手段たるプリセッタブルアップダウンカウ
ンタ２１に出力する。
【００２４】パルスカウント手段たるパルスカウンタ２
６は、クロック端子ＣＫからキャリーパルスＡが、リセ
ット端子ＲＳからキャリーパルスＢが入力され、キャリ
ーパルスＡをカウントする一方、キャリーパルスＢによ
ってリセットされ、カウント値が３となったら出力端子
Ｑを「Ｌ」レベルにする。
６は、クロック端子ＣＫからキャリーパルスＡが、リセ
ット端子ＲＳからキャリーパルスＢが入力され、キャリ
ーパルスＡをカウントする一方、キャリーパルスＢによ
ってリセットされ、カウント値が３となったら出力端子
Ｑを「Ｌ」レベルにする。
【００２５】パルスカウント手段たるパルスカウンタ２
７はクロック端子ＣＫからキャリーパルスＢが、リセッ
ト端子ＲＳからキャリーパルスＡが入力され、キャリー
パルスＢをカウントする一方、キャリーパルスＡによっ
てリセットされ、カウント値が３となったら出力端子Ｑ
を「Ｌ」レベルにする。ＡＮＤ回路２８は、パルスカウ
ンタ２６およびパルスカウンタ２７のいずれかの出力が
「Ｌ」レベルとなったら、出力信号ＡＢＮを「Ｌ」レベ
ルにする。
７はクロック端子ＣＫからキャリーパルスＢが、リセッ
ト端子ＲＳからキャリーパルスＡが入力され、キャリー
パルスＢをカウントする一方、キャリーパルスＡによっ
てリセットされ、カウント値が３となったら出力端子Ｑ
を「Ｌ」レベルにする。ＡＮＤ回路２８は、パルスカウ
ンタ２６およびパルスカウンタ２７のいずれかの出力が
「Ｌ」レベルとなったら、出力信号ＡＢＮを「Ｌ」レベ
ルにする。
【００２６】スイッチ２９は、信号ＡＢＮが「Ｌ」レベ
ルの時にはＳＩ側に切り替わり、ＰＷＭ指令信号ｕ* を
デッドタイム補償信号ｕｏ* として出力し、信号ＡＢＮ
が「Ｈ」レベルの時にはＳ２側に切り替わり、ニューデ
ッドタイム補償信号ｕｃ* をデッドタイム補償信号ｕｏ
* として出力し、ＡＮＤ回路２８とともに出力信号切り
替え手段３０を構成する。次に、本実施例の作用につい
て図２を参照しながら説明する。
ルの時にはＳＩ側に切り替わり、ＰＷＭ指令信号ｕ* を
デッドタイム補償信号ｕｏ* として出力し、信号ＡＢＮ
が「Ｈ」レベルの時にはＳ２側に切り替わり、ニューデ
ッドタイム補償信号ｕｃ* をデッドタイム補償信号ｕｏ
* として出力し、ＡＮＤ回路２８とともに出力信号切り
替え手段３０を構成する。次に、本実施例の作用につい
て図２を参照しながら説明する。
【００２７】図２は図４に示した電流Ｉu が正方向の場
合の本デッドタイム補償回路の動作タイミングチャート
である。出力電圧検出信号に異常がない場合の動作は従
来例と同様である。
合の本デッドタイム補償回路の動作タイミングチャート
である。出力電圧検出信号に異常がない場合の動作は従
来例と同様である。
【００２８】図２に示すように、いま時刻Ａで出力電圧
検出信号に異常が生じ、「Ｌ」レベルになったとする
と、時刻Ａ以後はニューデッドタイム補償信号ｕｃ* は
オン指令のままでキャリーパルスＢは発生しなくなり、
キャリーパルスＡのみが発生することになる。
検出信号に異常が生じ、「Ｌ」レベルになったとする
と、時刻Ａ以後はニューデッドタイム補償信号ｕｃ* は
オン指令のままでキャリーパルスＢは発生しなくなり、
キャリーパルスＡのみが発生することになる。
【００２９】パルスカウンタ２６はキャリーパルスＡを
カウントし、キャリーパルスＢでリセットされるため、
通常はパルスカウンタ２６のカウント値は１→０→１→
０→１→０・・・・のように１と０を繰り返す。ところ
が、この場合はキャリーパルスＡだけしか発生しないの
で、パルスカウンタ２６のカウント値は１→２→３・・
・・と増えてゆくパルスカウンタ２６は、カウント値が
３となったら「Ｌ」レベルの信号を出力することから、
キャリーパルスＡが３回連続して発生した時刻ＢでＡＮ
Ｄ回路２８の一方の入力端子が「Ｌ」レベルとなり、こ
れにより、信号ＡＢＮが「Ｌ」レベルとなる。
カウントし、キャリーパルスＢでリセットされるため、
通常はパルスカウンタ２６のカウント値は１→０→１→
０→１→０・・・・のように１と０を繰り返す。ところ
が、この場合はキャリーパルスＡだけしか発生しないの
で、パルスカウンタ２６のカウント値は１→２→３・・
・・と増えてゆくパルスカウンタ２６は、カウント値が
３となったら「Ｌ」レベルの信号を出力することから、
キャリーパルスＡが３回連続して発生した時刻ＢでＡＮ
Ｄ回路２８の一方の入力端子が「Ｌ」レベルとなり、こ
れにより、信号ＡＢＮが「Ｌ」レベルとなる。
【００３０】そして、スイッチ２９はＳＩ側に切り替わ
り、ＰＷＭ指令信号ｕ* をデッドタイム補償信号とす
る。この結果、スイッチング素子のベースにはＰＷＭ指
令信号ｕ* にデッドタイムが付加された信号が加わるた
め、図２に示すように、出力電圧検出信号に異常が発生
した後にもスイッチングが行われる。
り、ＰＷＭ指令信号ｕ* をデッドタイム補償信号とす
る。この結果、スイッチング素子のベースにはＰＷＭ指
令信号ｕ* にデッドタイムが付加された信号が加わるた
め、図２に示すように、出力電圧検出信号に異常が発生
した後にもスイッチングが行われる。
【００３１】また、出力電圧検出信号に異常が発生し、
「Ｈ」レベルとなった場合はキャリーパルスＢのみが発
生するようになり、パルスカウンタ２７の出力が「Ｌ」
レベルとなることでデッドタイム補償信号がＰＷＭ指令
信号に切り替わる。
「Ｈ」レベルとなった場合はキャリーパルスＢのみが発
生するようになり、パルスカウンタ２７の出力が「Ｌ」
レベルとなることでデッドタイム補償信号がＰＷＭ指令
信号に切り替わる。
【００３２】このような本実施例によれば、デッドタイ
ム補償信号をＰＷＭ指令信号ｕ* あるいはニューデッド
タイム補償信号ｕｃ* に切り替えるスイッチ２９を備
え、スイッチ２９はデッドタイム補償信号ｕｏ* をオン
指令またはオフ指令にするキャリーパルスのカウント量
によって切り替わるようにしたので、出力電圧検出信号
に異常が起こり、どちらかのキャリーパルスしか発生し
なくなって、デッドタイム補償信号ｕｏ* がオン指令ま
たはオフ指令のままとなっても、デッドタイム補償出力
信号ｕｏ* をＰＷＭ指令信号ｕ* とすることにより、ス
イッチング素子をスイッチングさせることができる。
ム補償信号をＰＷＭ指令信号ｕ* あるいはニューデッド
タイム補償信号ｕｃ* に切り替えるスイッチ２９を備
え、スイッチ２９はデッドタイム補償信号ｕｏ* をオン
指令またはオフ指令にするキャリーパルスのカウント量
によって切り替わるようにしたので、出力電圧検出信号
に異常が起こり、どちらかのキャリーパルスしか発生し
なくなって、デッドタイム補償信号ｕｏ* がオン指令ま
たはオフ指令のままとなっても、デッドタイム補償出力
信号ｕｏ* をＰＷＭ指令信号ｕ* とすることにより、ス
イッチング素子をスイッチングさせることができる。
【００３３】なお、上記実施例においては、パルスカウ
ンタ２６あるいはパルスカウンタ２７のカウント値が３
となったときに「Ｌ」レベルの信号を出力するようにし
たが、このカウント値は３に限るものではなく２以上で
あれば良い。次に、本発明の第２の実施例を図面を用い
て説明する。図３は、本発明の第２の実施例を示し、以
下第１の実施例と異なる部分について説明する。
ンタ２６あるいはパルスカウンタ２７のカウント値が３
となったときに「Ｌ」レベルの信号を出力するようにし
たが、このカウント値は３に限るものではなく２以上で
あれば良い。次に、本発明の第２の実施例を図面を用い
て説明する。図３は、本発明の第２の実施例を示し、以
下第１の実施例と異なる部分について説明する。
【００３４】即ち、キャリーパルスＡはパルスカウント
手段たるアップダウンパルスカウンタ３１のカウントア
ップ用クロック端子ＵＣＫ、キャリーパルスＢは上記ア
ップダウンパルスカウンタ３１のカウントダウン用クロ
ック端子ＤＣＫに入力され、アップダウンパルスカウン
タ３１はキャリーパルスＡが入力されたらカウントアッ
プ、キャリーパルスＢが入力されたらカウントダウンす
る。また、アップダウンパルスカウンタ３１はカウント
値がＮ（Ｎは整数）からカウントを開始し、カウント値
がＮ＋３となったら出力端子Ｑ１から「Ｌ」レベルの信
号を出力し、カウント値がＮ−３となったら出力端子Ｑ
２から「Ｌ」レベルの信号を出力するようになってい
る。
手段たるアップダウンパルスカウンタ３１のカウントア
ップ用クロック端子ＵＣＫ、キャリーパルスＢは上記ア
ップダウンパルスカウンタ３１のカウントダウン用クロ
ック端子ＤＣＫに入力され、アップダウンパルスカウン
タ３１はキャリーパルスＡが入力されたらカウントアッ
プ、キャリーパルスＢが入力されたらカウントダウンす
る。また、アップダウンパルスカウンタ３１はカウント
値がＮ（Ｎは整数）からカウントを開始し、カウント値
がＮ＋３となったら出力端子Ｑ１から「Ｌ」レベルの信
号を出力し、カウント値がＮ−３となったら出力端子Ｑ
２から「Ｌ」レベルの信号を出力するようになってい
る。
【００３５】このような構成によれば、出力電圧検出信
号に異常が生じて「Ｌ」レベルのままとなり、キャリー
パルスＡしか発生しなくなった場合、アップダウンパル
スカウンタ３１のカウント値がＮ＋３となった時点で信
号ＡＢＮが「Ｌ」レベルとなる。以下、第１の実施例と
略同様にして動作することにより、同様の作用効果が得
られる。
号に異常が生じて「Ｌ」レベルのままとなり、キャリー
パルスＡしか発生しなくなった場合、アップダウンパル
スカウンタ３１のカウント値がＮ＋３となった時点で信
号ＡＢＮが「Ｌ」レベルとなる。以下、第１の実施例と
略同様にして動作することにより、同様の作用効果が得
られる。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
デッドタイム補償信号をオン（オフ）指令とするパルス
信号が複数回連続して発生したら、ＰＷＭ指令信号をデ
ッドタイム補償信号とするようにしたので、出力電圧検
出信号に異常が起こり、デッドタイム補償信号がオン
（オフ）指令のままでも主回路のスイッチング素子がス
イッチングを行うという優れた効果を奏する。
デッドタイム補償信号をオン（オフ）指令とするパルス
信号が複数回連続して発生したら、ＰＷＭ指令信号をデ
ッドタイム補償信号とするようにしたので、出力電圧検
出信号に異常が起こり、デッドタイム補償信号がオン
（オフ）指令のままでも主回路のスイッチング素子がス
イッチングを行うという優れた効果を奏する。
【図１】本発明の第１の実施例を示す概要ブロック図
【図２】本発明の第１の実施例における動作タイミング
を示す作用説明図
を示す作用説明図
【図３】本発明の第２の実施例を示す概要ブロック図
【図４】従来ならびに本発明の一実施例のデッドタイム
補償機能を有する電圧型インバータ装置の概略的構成図
補償機能を有する電圧型インバータ装置の概略的構成図
【図５】従来のデッドタイム補償回路を示す概要ブロッ
ク図
ク図
【図６】従来例における動作タイミングを示す作用説明
図
図
【図７】従来例の不具合状態を示す図
２１…プリセッタブルアップダウンカウンタ（遅れ時間
計時手段かつ遅延手段）、 ２２…ラッチ回路（デッドタイム補償回路信号生成手
段）、 ２３…オン遅れ時間記憶回路（遅れ時間記憶手段）、 ２４…オフ遅れ時間記憶回路（遅れ時間記憶手段）、 ２５…カウント開始データ生成回路（遅延時間演算手
段）、 ２６…パルスカウンタ（パルスカウント手段）、 ２７…パルスカウンタ（パルスカウント手段）、 ２８…ＡＮＤ回路、 ２９…スイッチ、 ３０…出力信
号切り替え手段、 ３１…アップダウンパルスカウンタ。
計時手段かつ遅延手段）、 ２２…ラッチ回路（デッドタイム補償回路信号生成手
段）、 ２３…オン遅れ時間記憶回路（遅れ時間記憶手段）、 ２４…オフ遅れ時間記憶回路（遅れ時間記憶手段）、 ２５…カウント開始データ生成回路（遅延時間演算手
段）、 ２６…パルスカウンタ（パルスカウント手段）、 ２７…パルスカウンタ（パルスカウント手段）、 ２８…ＡＮＤ回路、 ２９…スイッチ、 ３０…出力信
号切り替え手段、 ３１…アップダウンパルスカウンタ。
Claims (1)
- 【請求項１】 ＰＷＭ指令信号にデッドタイム補償信号
を付加することによってインバータ出力電圧に生じる誤
差を補償する機能を有するインバータ装置において、前
記ＰＷＭ指令信号のオン指令或いはオフ指令が発生して
から実際にインバータ出力電圧がオン或いはオフするま
での遅れ時間を計測する遅れ時間計時手段と、この遅れ
時間計時手段にて計時された遅れ時間を記憶する遅れ時
間記憶手段と、この遅れ時間記憶手段に記憶しておいた
前回の遅れ時間と今回の遅れ時間から次のＰＷＭ信号の
オフ指令或いはオン指令に対してインバータ出力電圧の
オフ或いはオンを遅らせる時間を演算する遅延時間演算
手段と、この遅延時間演算手段にて演算された時間だけ
インバータ出力電圧のオフ或いはオンが遅れるように前
記デッドタイム補償信号のオフ指令或いはオン指令を遅
らせるパルス信号を出力する遅延手段と、前記デッドタ
イム補償信号をオフ指令或いはオン指令にする前記パル
ス信号をカウントするパルスカウント手段と、前記パル
ス信号に基づいて新たにニューデッドタイム補償信号を
生成するデッドタイム補償信号生成手段と、デッドタイ
ム補償信号をオフ指令或いはオン指令にするパルス信号
の出力状態を基に、前記デッドタイム補償信号を前記デ
ッドタイム補償信号生成手段からのニューデッドタイム
補償信号と前記ＰＷＭ指令信号のいずれかに切り替える
出力信号切り替え手段とを具備したことを特徴とするイ
ンバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3256177A JPH05103473A (ja) | 1991-10-03 | 1991-10-03 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3256177A JPH05103473A (ja) | 1991-10-03 | 1991-10-03 | インバータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05103473A true JPH05103473A (ja) | 1993-04-23 |
Family
ID=17288982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3256177A Pending JPH05103473A (ja) | 1991-10-03 | 1991-10-03 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05103473A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100618236B1 (ko) * | 1998-12-31 | 2007-04-25 | 두산인프라코어 주식회사 | 서보 드라이버에서 데드타임 발생장치_ |
| US7352220B2 (en) | 2005-02-11 | 2008-04-01 | Abb Oy | Measuring average of phase voltage of a frequency converter based on an idealized waveform |
| JP2012016232A (ja) * | 2010-07-05 | 2012-01-19 | Meidensha Corp | Ｐｗｍ電力変換装置のデッドタイム補償装置 |
| JP2012244674A (ja) * | 2011-05-17 | 2012-12-10 | Meidensha Corp | Ｐｗｍ電力変換器の並列運転装置および並列運転方法 |
| CN107707164A (zh) * | 2016-08-08 | 2018-02-16 | 东莞市能机电技术有限公司 | 一种步进驱动器系统及其控制pwm时序和死区的方法 |
| WO2018147465A1 (ja) * | 2017-02-13 | 2018-08-16 | 日本精工株式会社 | 電動パワーステアリング装置 |
-
1991
- 1991-10-03 JP JP3256177A patent/JPH05103473A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100618236B1 (ko) * | 1998-12-31 | 2007-04-25 | 두산인프라코어 주식회사 | 서보 드라이버에서 데드타임 발생장치_ |
| US7352220B2 (en) | 2005-02-11 | 2008-04-01 | Abb Oy | Measuring average of phase voltage of a frequency converter based on an idealized waveform |
| JP2012016232A (ja) * | 2010-07-05 | 2012-01-19 | Meidensha Corp | Ｐｗｍ電力変換装置のデッドタイム補償装置 |
| JP2012244674A (ja) * | 2011-05-17 | 2012-12-10 | Meidensha Corp | Ｐｗｍ電力変換器の並列運転装置および並列運転方法 |
| CN107707164A (zh) * | 2016-08-08 | 2018-02-16 | 东莞市能机电技术有限公司 | 一种步进驱动器系统及其控制pwm时序和死区的方法 |
| CN107707164B (zh) * | 2016-08-08 | 2020-03-17 | 东莞市一能机电技术有限公司 | 一种步进驱动器系统及其控制pwm时序和死区的方法 |
| WO2018147465A1 (ja) * | 2017-02-13 | 2018-08-16 | 日本精工株式会社 | 電動パワーステアリング装置 |
| US10807635B2 (en) | 2017-02-13 | 2020-10-20 | Nsk Ltd. | Electric power steering apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002290218A (ja) | 半導体装置 | |
| US6943590B2 (en) | Clock monitoring apparatus | |
| JPH05103473A (ja) | インバータ装置 | |
| JPH0736708B2 (ja) | インバ−タ制御回路 | |
| JP3431053B2 (ja) | タイミング発生装置 | |
| EP0673121B1 (en) | Phase lock detector | |
| JP2993621B2 (ja) | タイミング校正装置 | |
| JP2000009809A (ja) | 誤設定検出機能を具備したｉｃ試験装置 | |
| JP2782780B2 (ja) | トランジスタインバータにおけるデットタイム補償装置 | |
| JPH088889A (ja) | 外部同期装置 | |
| JP2000315147A (ja) | データ速度変換回路 | |
| JPH08140362A (ja) | デッドタイム補償回路 | |
| US11287471B1 (en) | Electronic circuit for online monitoring a clock signal | |
| US20240151755A1 (en) | Fault detection circuit | |
| JP3282195B2 (ja) | 交流電源装置の位相差検出回路 | |
| JP2757714B2 (ja) | フレームパルス生成回路 | |
| JP2955038B2 (ja) | Ｐｗｍ波形発生回路 | |
| JPH0538156A (ja) | インバータ装置 | |
| JP2000312486A (ja) | Ｐｗｍ変調形電力変換器の制御装置 | |
| JP3033206B2 (ja) | トリガ発生回路 | |
| JPH04350572A (ja) | 商用電源異常検出回路 | |
| SU647685A1 (ru) | Накапливающий сумматор с коррекцией ошибок | |
| JPH05219097A (ja) | タイミング信号監視回路 | |
| JPH03258055A (ja) | 系選択制御回路 | |
| JP2002217699A (ja) | 位相比較回路 |