JPH04350572A - 商用電源異常検出回路 - Google Patents
商用電源異常検出回路Info
- Publication number
- JPH04350572A JPH04350572A JP15245791A JP15245791A JPH04350572A JP H04350572 A JPH04350572 A JP H04350572A JP 15245791 A JP15245791 A JP 15245791A JP 15245791 A JP15245791 A JP 15245791A JP H04350572 A JPH04350572 A JP H04350572A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- count value
- commercial power
- frequency
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 55
- 238000001514 detection method Methods 0.000 claims abstract description 42
- 230000002159 abnormal effect Effects 0.000 claims 1
- 230000004075 alteration Effects 0.000 abstract 4
- 230000007257 malfunction Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Electric Clocks (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は商用電源異常検出回路に
関するもので、さらに詳しく言えば、ディジタルカウン
ターによって基準クロックパルスの数をカウントし、こ
のカウント値と基準カウント値とをディジタルコンパレ
ータで比較して商用電源の異常を検出する回路に関する
ものである。
関するもので、さらに詳しく言えば、ディジタルカウン
ターによって基準クロックパルスの数をカウントし、こ
のカウント値と基準カウント値とをディジタルコンパレ
ータで比較して商用電源の異常を検出する回路に関する
ものである。
【０００２】
【従来の技術】ディジタルカウンターを用いて商用電源
の異常を検出する回路としては、商用電源の出力と同期
させたパルス信号でリセットしながら基準クロックパル
スの数をカウントし、このカウント値を論理演算するこ
とによって検出する回路が知られている。
の異常を検出する回路としては、商用電源の出力と同期
させたパルス信号でリセットしながら基準クロックパル
スの数をカウントし、このカウント値を論理演算するこ
とによって検出する回路が知られている。
【０００３】
【発明が解決しようとする課題】上記した従来の商用電
源異常検出回路では、ディジタルカウンターをリセット
させるパルス信号のタイミングによって誤動作したり、
このパルス信号の入力部にノイズが入って誤動作すると
いう問題があった。
源異常検出回路では、ディジタルカウンターをリセット
させるパルス信号のタイミングによって誤動作したり、
このパルス信号の入力部にノイズが入って誤動作すると
いう問題があった。
【０００４】また、前記論理演算するための論理演算回
路が固定されているため、商用電源の周波数異常を検出
するための最大値や最小値を変更しようとする場合には
、前記回路を変更しなければならないという問題があっ
た。
路が固定されているため、商用電源の周波数異常を検出
するための最大値や最小値を変更しようとする場合には
、前記回路を変更しなければならないという問題があっ
た。
【０００５】また、基準クロックパルスの周波数を高く
することにより、商用電源の周波数異常の検出精度を高
めることができるが、ディジタルカウンターから出力さ
れるカウント値が大きくなって論理演算が複雑になり、
そのために論理演算回路を変更しなければならないとい
う問題があった。
することにより、商用電源の周波数異常の検出精度を高
めることができるが、ディジタルカウンターから出力さ
れるカウント値が大きくなって論理演算が複雑になり、
そのために論理演算回路を変更しなければならないとい
う問題があった。
【０００６】さらに、商用電源の出力と同期させたパル
ス信号として商用電源の零クロスを検出して得た零クロ
ス信号を用いた場合、停電時にノイズが零クロス信号と
なって誤動作するという問題があった。
ス信号として商用電源の零クロスを検出して得た零クロ
ス信号を用いた場合、停電時にノイズが零クロス信号と
なって誤動作するという問題があった。
【０００７】
【課題を解決するための手段】上記課題を解決するため
、本発明は、商用電源の周波数異常を検出する周波数異
常検出回路と、商用電源の停電を検出する停電検出回路
とからなる商用電源異常検出回路において、前記周波数
異常検出回路を、商用電源電圧の零クロスを検出して零
クロス信号を発生させる零クロス検出コンパレータと、
基準クロックパルスを出力する基準クロック発生器と、
前記零クロス信号の一定期間ごとに前記基準クロックパ
ルスの数をカウントするディジタルカウンターと、この
ディジタルカウンターのカウント値を最大許容周波数に
対応する最大基準カウント値または最小許容周波数に対
応する最小基準カウント値と比較して周波数異常信号を
送出するディジタルコンパレータとで構成し、この周波
数異常信号と前記停電検出回路からの停電信号とを論理
和回路に入力して商用電源異常信号を送出させることを
特徴とするものである。
、本発明は、商用電源の周波数異常を検出する周波数異
常検出回路と、商用電源の停電を検出する停電検出回路
とからなる商用電源異常検出回路において、前記周波数
異常検出回路を、商用電源電圧の零クロスを検出して零
クロス信号を発生させる零クロス検出コンパレータと、
基準クロックパルスを出力する基準クロック発生器と、
前記零クロス信号の一定期間ごとに前記基準クロックパ
ルスの数をカウントするディジタルカウンターと、この
ディジタルカウンターのカウント値を最大許容周波数に
対応する最大基準カウント値または最小許容周波数に対
応する最小基準カウント値と比較して周波数異常信号を
送出するディジタルコンパレータとで構成し、この周波
数異常信号と前記停電検出回路からの停電信号とを論理
和回路に入力して商用電源異常信号を送出させることを
特徴とするものである。
【０００８】
【作 用】従って、本発明は、零クロス信号の一定期
間ごとにディジタルカウンターによって基準クロックパ
ルスの数をカウントし、このカウント値をディジタルコ
ンパレータで最大基準カウント値または最小基準カウン
ト値と比較しているので、周波数異常を検出するための
最大値や最小値の変更または周波数異常の検出精度の変
更は、前記最大基準カウント値や最小基準カウント値の
変更または基準クロックパルスの周波数の変更によって
容易に行うことができる。
間ごとにディジタルカウンターによって基準クロックパ
ルスの数をカウントし、このカウント値をディジタルコ
ンパレータで最大基準カウント値または最小基準カウン
ト値と比較しているので、周波数異常を検出するための
最大値や最小値の変更または周波数異常の検出精度の変
更は、前記最大基準カウント値や最小基準カウント値の
変更または基準クロックパルスの周波数の変更によって
容易に行うことができる。
【０００９】また、本発明は、零クロス信号の一定期間
ごとにディジタルカウンターによって基準クロックパル
スの数をカウントしているので、ディジタルカウンター
をリセットするためのパルス信号のタイミングを任意に
設定することができ、ノイズによる誤動作が防止できる
。
ごとにディジタルカウンターによって基準クロックパル
スの数をカウントしているので、ディジタルカウンター
をリセットするためのパルス信号のタイミングを任意に
設定することができ、ノイズによる誤動作が防止できる
。
【００１０】
【実施例】図１は、本発明の商用電源異常検出回路の回
路図である。
路図である。
【００１１】図２は、図１の商用電源異常検出回路にお
けるタイミングチャートである。
けるタイミングチャートである。
【００１２】本発明の特徴は、商用電源１からトランス
２を介して周波数異常検出回路１０と停電検出回路２０
とからなる商用電源異常検出回路に接続し、この周波数
異常検出回路１０からの周波数異常信号と停電検出回路
２０からの停電信号とを論理和回路３に入力して商用電
源異常信号を送出させるものである。
２を介して周波数異常検出回路１０と停電検出回路２０
とからなる商用電源異常検出回路に接続し、この周波数
異常検出回路１０からの周波数異常信号と停電検出回路
２０からの停電信号とを論理和回路３に入力して商用電
源異常信号を送出させるものである。
【００１３】前記周波数異常検出回路１０は、商用電源
電圧の零クロスを検出して零クロス信号を発生させる零
クロス検出コンパレータ１１と、この零クロス信号を２
分の１分周する分周器１２と、基準クロックパルスを出
力する基準クロック発生器１３とを有し、前記分周器１
２の出力と基準クロック発生器１３からの基準クロック
パルスとが論理積回路１４に入力され、この論理積回路
１４の出力がディジタルカウンター１５に入力されて商
用電源１の１周期ごとに１周期間だけ前記基準クロック
パルスの数がカウントされるように構成されている。
電圧の零クロスを検出して零クロス信号を発生させる零
クロス検出コンパレータ１１と、この零クロス信号を２
分の１分周する分周器１２と、基準クロックパルスを出
力する基準クロック発生器１３とを有し、前記分周器１
２の出力と基準クロック発生器１３からの基準クロック
パルスとが論理積回路１４に入力され、この論理積回路
１４の出力がディジタルカウンター１５に入力されて商
用電源１の１周期ごとに１周期間だけ前記基準クロック
パルスの数がカウントされるように構成されている。
【００１４】一方、前記ディジタルカウンター１５をリ
セットするため、ディジタルカウンター１５の非カウン
ト動作時、すなわち分周器１２の出力がＬレベルの期間
ごとにリセット信号発生器１６から前記ディジタルカウ
ンター１５にリセット信号が送出されるように構成する
。
セットするため、ディジタルカウンター１５の非カウン
ト動作時、すなわち分周器１２の出力がＬレベルの期間
ごとにリセット信号発生器１６から前記ディジタルカウ
ンター１５にリセット信号が送出されるように構成する
。
【００１５】このリセット信号は、分周器１２の出力が
Ｌレベルの期間であればいつでもよく、確実にディジタ
ルカウンター１５のリセットが行えるだけの時間を確保
することができる。
Ｌレベルの期間であればいつでもよく、確実にディジタ
ルカウンター１５のリセットが行えるだけの時間を確保
することができる。
【００１６】前記ディジタルカウンター１５によってカ
ウントされた基準クロックパルスのカウント値は、下位
ビットのみをディジタルカウンター１５から出力させる
ようにする。図１のディジタルカウンター１５は下位８
ビットを出力させたもので、実際の商用電源１の周波数
変動範囲は小さく、上位ビットの値は一定と見なすこと
ができるからである。このように下位ビットのみを出力
させているので、基準クロックパルスの周波数を高くし
、ディジタルカウンター１５のカウント値が大きくなっ
ても、後述する最大基準カウント値または最小基準カウ
ント値の設定を変更するだけで周波数異常の検出精度を
高くすることができる。
ウントされた基準クロックパルスのカウント値は、下位
ビットのみをディジタルカウンター１５から出力させる
ようにする。図１のディジタルカウンター１５は下位８
ビットを出力させたもので、実際の商用電源１の周波数
変動範囲は小さく、上位ビットの値は一定と見なすこと
ができるからである。このように下位ビットのみを出力
させているので、基準クロックパルスの周波数を高くし
、ディジタルカウンター１５のカウント値が大きくなっ
ても、後述する最大基準カウント値または最小基準カウ
ント値の設定を変更するだけで周波数異常の検出精度を
高くすることができる。
【００１７】前記ディジタルカウンター１５からの下位
ビットの出力はディジタルコンパレータ１７−１，１７
−２に入力される。
ビットの出力はディジタルコンパレータ１７−１，１７
−２に入力される。
【００１８】一方、最大許容周波数に対応する最大基準
カウント値は、デイップスイッチの如き最大基準カウン
ト値設定器１８−１によって前記下位ビットに対応した
ビットが設定され、前記ディジタルコンパレータ１７−
１によって比較される。
カウント値は、デイップスイッチの如き最大基準カウン
ト値設定器１８−１によって前記下位ビットに対応した
ビットが設定され、前記ディジタルコンパレータ１７−
１によって比較される。
【００１９】また、最小許容周波数に対応する最小基準
カウント値は、デイップスイッチの如き最小基準カウン
ト値設定器１８−２によって前記下位ビットに対応した
ビットが設定され、前記ディジタルコンパレータ１７−
２によって比較される。
カウント値は、デイップスイッチの如き最小基準カウン
ト値設定器１８−２によって前記下位ビットに対応した
ビットが設定され、前記ディジタルコンパレータ１７−
２によって比較される。
【００２０】前記ディジタルコンパレータ１７−１から
は、基準クロックパルスのカウント値が前記最大基準カ
ウント値以上になった時に、前記ディジタルコンパレー
タ１７−２からは、基準クロックパルスのカウント値が
前記最小基準カウント値以下になった時に周波数異常信
号が送出される。
は、基準クロックパルスのカウント値が前記最大基準カ
ウント値以上になった時に、前記ディジタルコンパレー
タ１７−２からは、基準クロックパルスのカウント値が
前記最小基準カウント値以下になった時に周波数異常信
号が送出される。
【００２１】なお、この場合、前記周波数異常信号は、
前記カウント値と最大基準カウント値または最小基準カ
ウント値とが下位ビット同士で比較されるため、商用電
源１の１周期間すなわち分周器１２の出力がＨレベルの
期間の最後で送出された場合のみをフリップフロップ１
９−１，１９−２を介して前記論理和回路３に入力して
商用電源異常信号として出力させるようにする。
前記カウント値と最大基準カウント値または最小基準カ
ウント値とが下位ビット同士で比較されるため、商用電
源１の１周期間すなわち分周器１２の出力がＨレベルの
期間の最後で送出された場合のみをフリップフロップ１
９−１，１９−２を介して前記論理和回路３に入力して
商用電源異常信号として出力させるようにする。
【００２２】前記フリップフロップ１９−１，１９−２
に、前記分周器１２の出力を入力すれば、分周器１２の
出力がＨレベルの期間の最後でディジタルコンパレータ
１７−１，１７−２から周波数異常信号が送出された場
合、その周波数異常信号を分周器１２の１周期間保持す
ることができ、商用電源異常信号の送出を確実に知らせ
ることができる。
に、前記分周器１２の出力を入力すれば、分周器１２の
出力がＨレベルの期間の最後でディジタルコンパレータ
１７−１，１７−２から周波数異常信号が送出された場
合、その周波数異常信号を分周器１２の１周期間保持す
ることができ、商用電源異常信号の送出を確実に知らせ
ることができる。
【００２３】次に、図２のタイミングチャートを説明す
る。（ａ）は商用電源１の電圧波形、（ｂ）は零クロス
検出コンパレータ１１の出力波形、（ｃ）は分周器１２
の出力波形、（ｄ）は基準クロック発生器１３の出力波
形、（ｅ）は論理積回路１４の出力波形、（ｆ）はリセ
ット信号発生器１６の出力波形、（ｇ）はディジタルカ
ウンター１５の出力波形、（ｈ）はディジタルコンパレ
ータ１７−１の出力波形、（ｉ）はフリップフロップ１
９−１，１９−２の出力波形で、図１中の符号ａ〜ｉに
対応させている。
る。（ａ）は商用電源１の電圧波形、（ｂ）は零クロス
検出コンパレータ１１の出力波形、（ｃ）は分周器１２
の出力波形、（ｄ）は基準クロック発生器１３の出力波
形、（ｅ）は論理積回路１４の出力波形、（ｆ）はリセ
ット信号発生器１６の出力波形、（ｇ）はディジタルカ
ウンター１５の出力波形、（ｈ）はディジタルコンパレ
ータ１７−１の出力波形、（ｉ）はフリップフロップ１
９−１，１９−２の出力波形で、図１中の符号ａ〜ｉに
対応させている。
【００２４】なお、停電検出回路２０は、前記トランス
２の出力を整流して得た直流電圧を設定電圧と比較し、
この直流電圧が設定電圧より低下した時に停電信号を前
記論理和回路３に送出されるように構成し、前記周波数
異常信号または前記停電信号のいずれかが論理和回路３
に入力された場合に商用電源異常信号が送出されるよう
に構成する。
２の出力を整流して得た直流電圧を設定電圧と比較し、
この直流電圧が設定電圧より低下した時に停電信号を前
記論理和回路３に送出されるように構成し、前記周波数
異常信号または前記停電信号のいずれかが論理和回路３
に入力された場合に商用電源異常信号が送出されるよう
に構成する。
【００２５】
【発明の効果】上記した如く、本発明によれば、周波数
異常を検出する範囲や検出精度の変更が容易な商用電源
異常検出回路を得ることができる。
異常を検出する範囲や検出精度の変更が容易な商用電源
異常検出回路を得ることができる。
【００２６】また、本発明はディジタルカウンターをリ
セットするためのパルス信号を任意に設定することがで
きるので、ノイズによる誤動作が防止できる。
セットするためのパルス信号を任意に設定することがで
きるので、ノイズによる誤動作が防止できる。
【図１】本発明の商用電源異常検出回路の回路図である
。
。
【図２】図１の商用電源異常検出回路におけるタイミン
グチャートである。
グチャートである。
【符号の説明】
１０ 周波数異常検出回路
１１ 零クロス検出コンパレータ
１２ 分周器
１３ 基準クロック発生器
１５ ディジタルカウンター
１６ リセット信号発生器
１７−１，１７−２ ディジタルコンパレータ１８−
１ 最大基準カウント値設定器１８−２ 最小基準
カウント値設定器１９−１，１９−２ フリップフロ
ップ２０ 停電検出回路
１ 最大基準カウント値設定器１８−２ 最小基準
カウント値設定器１９−１，１９−２ フリップフロ
ップ２０ 停電検出回路
Claims (2)
- 【請求項１】 商用電源の周波数異常を検出する周波
数異常検出回路と、商用電源の停電を検出する停電検出
回路とからなる商用電源異常検出回路において、前記周
波数異常検出回路を、商用電源電圧の零クロスを検出し
て零クロス信号を発生させる零クロス検出コンパレータ
と、基準クロックパルスを出力する基準クロック発生器
と、前記零クロス信号の一定期間ごとに前記基準クロッ
クパルスの数をカウントするディジタルカウンターと、
このディジタルカウンターのカウント値を最大許容周波
数に対応する最大基準カウント値または最小許容周波数
に対応する最小基準カウント値と比較して周波数異常信
号を送出するディジタルコンパレータとで構成し、この
周波数異常信号と前記停電検出回路からの停電信号とを
論理和回路に入力して商用電源異常信号を送出させるこ
とを特徴とする商用電源異常検出回路。 - 【請求項２】 ディジタルカウンターによってカウン
トされた基準クロックパルスのカウント値は、下位ビッ
トのみをディジタルカウンターから出力させ、この下位
ビットに対応する最大基準カウント値または最小基準カ
ウント値と前記カウント値とをディジタルコンパレータ
で比較し、前記基準クロックパルスがカウントされる期
間の最後でディジタルコンパレータから周波数異常信号
が送出された場合のみ論理和回路を介して商用電源異常
信号を送出することを特徴とする請求項第１項記載の商
用電源異常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15245791A JPH04350572A (ja) | 1991-05-27 | 1991-05-27 | 商用電源異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15245791A JPH04350572A (ja) | 1991-05-27 | 1991-05-27 | 商用電源異常検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04350572A true JPH04350572A (ja) | 1992-12-04 |
Family
ID=15540938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15245791A Pending JPH04350572A (ja) | 1991-05-27 | 1991-05-27 | 商用電源異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04350572A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013024787A (ja) * | 2011-07-25 | 2013-02-04 | Nec Access Technica Ltd | ジッタ検出装置、ジッタ検出方法、及びジッタ検出プログラム |
-
1991
- 1991-05-27 JP JP15245791A patent/JPH04350572A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013024787A (ja) * | 2011-07-25 | 2013-02-04 | Nec Access Technica Ltd | ジッタ検出装置、ジッタ検出方法、及びジッタ検出プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900001507B1 (ko) | 자동이득 조절시스템 | |
| JPS6132894B2 (ja) | ||
| FI105501B (fi) | Digitaalinen vaihekomparaattori sekä vaiheensäätöpiiri | |
| JP2006502626A (ja) | パルス幅変調アナログデジタル変換 | |
| JP2917519B2 (ja) | データスライス回路 | |
| US6950375B2 (en) | Multi-phase clock time stamping | |
| JPH04350572A (ja) | 商用電源異常検出回路 | |
| JP2005168163A (ja) | ゼロクロス信号発生装置 | |
| JPH01153969A (ja) | 繰返し波形の異常検出装置 | |
| US4438487A (en) | Digital phase-shifting circuit | |
| JPH05103473A (ja) | インバータ装置 | |
| JPH07162294A (ja) | パルス計数回路およびパルス切換回路 | |
| JPH0210915A (ja) | パルス状信号の極性統一回路 | |
| JP3282195B2 (ja) | 交流電源装置の位相差検出回路 | |
| JP2996266B2 (ja) | デジタルｐｌｌ回路 | |
| JPH0136733B2 (ja) | ||
| KR100576187B1 (ko) | 전원 감시 회로 | |
| JPS6211818B2 (ja) | ||
| KR100260446B1 (ko) | 전송시스템의 디지털 처리 위상동기루프장치 | |
| JPH0451083U (ja) | ||
| JP2001111422A (ja) | 比較形ａ／ｄ変換回路 | |
| JPS6258572B2 (ja) | ||
| JP2955038B2 (ja) | Ｐｗｍ波形発生回路 | |
| JP2658527B2 (ja) | 停電検出回路 | |
| JPH0360525A (ja) | Ｐｗｍ方式ａ／ｄ変換器 |