KR100576187B1 - 전원 감시 회로 - Google Patents

Abstract

본 발명은 전원 감시 회로에 관한 것으로, 종래의 기술에 있어서는 마이크로 프로세서가 결상과 정전 유무를 판단하기 위해서 3상 전원의 정류 레벨이 입력되는 포트를 항상 감시해야 하기 때문에 운영 프로그램의 부담이 증가되어 효율성이 떨어지는 문제점이 있었다. 따라서, 본 발명은 3상 전원이 모두 정상 입력되었을 때는 일정 논리레벨을 유지하고, 그 중 어느 1상이 결상되었을 때는 다른 논리레벨로 전환되어 구형파 신호를 출력하는 논리레벨 변환부와; 상기 논리레벨 변환부에서 출력되는 논리레벨 신호를 입력받아 카운트함으로써, 그 카운트 개수가 지정된 개수를 넘을 경우 1상이 결상된 것으로 검출하는 1결상 검출부와; 상기 논리레벨 변환부에서 출력되는 논리레벨을 입력받아 필터링함으로써, 출력되는 신호가 지정된 전압 레벨인 경우 2상이 결상된 것으로 검출하는 2결상 검출부로 구성하여, 마이크로 프로세서에 의한 연산 프로그램을 이용하지 않고 로직 회로에 의해 1결상이나 2결상 이상을 검출할 수 있도록 하므로써 결상 상태에 따라 제어시 적절히 대응할 수 있도록 하고, 운영 프로그램의 부담을 줄이며 결상 발생 즉시 이를 검출할 수 있도록 하여 안전성을 높여 줄 수 있도록 하는 효과가 있다.

Description

전원 감시 회로{SUPERVISORY CIRCUIT FOR POWER SUPPLY}

도1은 종래 전원 감시 회로의 개략적인 구성도.

도2는 3상 전원이 정상일 경우와 결상이 발생할 경우 마이크로 프로세서에 입력되는 신호의 파형도.

도3은 본 발명에 의한 전원 감시 회로의 개략적인 구성을 보인 블록도.

도4는 도3에 있어서, 1결상 검출부의 상세 회로도.

도5는 도3에 있어서, 2결상 검출부의 상세 회로도.

도6은 정상적인 3상 교류 신호가 입력되었을 경우 1결상 검출부의 출력 파형도.

도7은 어느 한 상이 결상인 3상 교류 신호가 입력되었을 경우 1결상 검출부의 출력 파형도.

도8은 2상 이상이 결상인 3상 교류 신호가 입력되었을 경우 2결상 검출부의 출력 파형도.

***도면의 주요 부분에 대한 부호의 설명***

10 : 논리레벨 변환부 20 : 1결상 검출부

30 : 3결상 검출부 OPAMP : 차동증폭기

R1∼R4 : 저항 C1 : 커패시터

본 발명은 결상 검출 회로를 포함한 전원 감시 회로에 관한 것으로, 특히 마이크로 프로세서에 의한 연산 프로그램을 이용하지 않고 로직 회로에 의해 1결상이나 2결상을 검출할 수 있도록 하므로써 운영 프로그램의 부담을 줄이는 전원 감시 회로에 관한 것이다.

3상 교류 전원을 사용하는 엘리베이터를 비롯한 여러가지 제어기기에서는 3상 교류 전원을 정류하여 직류로 만들고 이것을 제어 회로 내부에서 각종 기기를 제어하는데 사용하게 되는데, 이때 3상중 어느 두상이 결상이 되면 기기가 완전히 동작을 하지 않지만, 한 상이 결상이 되면 기기들이 정격전압 이하로 동작하게 되므로 기계적 마모 또는 오동작 등 전체적인 안전에 치명적인 위험을 주게 되므로 이것을 검출하는 회로는 전체 제어기기의 안정성을 향상시키는데 매우 중요하다고 할 수 있다.

도1은 종래 전원 감시 회로의 개략적인 구성도로서, 이에 도시된 바와 같이 3상 전원을 정류하여 그 출력되는 레벨을 마이크로 프로세서(2)가 인식할 수 있는 레벨로 변환하여 출력하는 논리레벨 변환부(1)와; 상기 논리레벨 변환부(1)를 통해 입력되는 레벨에 의해 결상 여부를 감시하는 마이크로 프로세서(2)로 구성된 종래 회로의 동작 및 작용을 첨부된 도면을 참조하여 설명하면 다음과 같다.

도2는 3상 전원이 정상일 경우와 결상이 발생할 경우 마이크로 프로세서에 입력되 는 신호의 파형도로서, 3상 전원을 정상적으로 정류하였을 경우 48볼트의 직류전압이 출력된다고 할 때 논리레벨 변환부(1)에 상기 48볼트가 정상적으로 입력되면 도2의 (a)에 도시된 바와 같은 '로우'레벨의 신호가 마이크로 프로세서(2)에 입력된다.

그러나, 3상 중 어느 한 상이 결상이 되면 정류부(미도시)에서는 정상적인 48볼트가 출력되지 않기 때문에 도2의 (b)에 도시된 바와 같이 '하이'레벨이 입력되기도 한다.

이에 따라 마이크로 프로세서(2)는 상기 논리레벨이 입력되는 포트를 감시하여 '로우'레벨로 입력될 경우는 3상 입력을 제대로 받고 있는 것으로 판단하고, '하이'레벨로 입력될 경우는 결상이 있는 것으로 판단하게 된다.

그러나, 상기 종래의 기술에 있어서는 마이크로 프로세서가 결상과 정전 유무를 판단하기 위해서 3상 전원의 정류 레벨이 입력되는 포트를 항상 감시해야 하기 때문에 운영 프로그램의 부담이 증가되고, 1결상인지 2결상인지를 판단하지 못하기 때문에 각 경우에 대한 제어에 있어서 효율성이 떨어지는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 운영 프로그램의 부담을 많이 덜어주고 로직회로에 의해 전원을 감시하여 결상 발생 즉시 이를 검출하므로써 보다 안정적이고, 제어시에 있어서 1결상인지 2결상인지에 따라 효과적인 대응을 하기 위한 전원 감시 회로를 제공 하는데 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명은, 3상 전원이 모두 정상 입력되었을 때는 일정 논리레벨을 유지하고, 그 중 어느 1상이 결상되었을 때는 다른 논리레벨로 전환되어 구형파 신호를 출력하는 논리레벨 변환부와; 상기 논리레벨 변환부에서 출력되는 논리레벨 신호를 입력받아 카운트함으로써, 그 카운트 개수가 지정된 개수를 넘을 경우 1상이 결상된 것으로 검출하는 1결상 검출부와; 상기 논리레벨 변환부에서 출력되는 논리레벨을 입력받아 필터링함으로써, 출력되는 신호가 지정된 전압 레벨인 경우 2상이 결상된 것으로 검출하는 2결상 검출부로 구성함으로써 달성되는 것으로, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

도3은 본 발명에 의한 전원 감시 회로의 개략적인 구성을 보인 블록도로서, 이에 도시한 바와 같이 3상 전원의 정류레벨을 논리레벨로 변환하여 출력하는 논리레벨 변환부(10)와; 상기 논리레벨 변환부(10)에서 출력되는 논리레벨을 입력받아 1상이 결상이 된 것을 검출해 내는 1결상 검출부(20)와; 상기 논리레벨 변환부(10)에서 출력되는 논리레벨을 입력받아 2상이 결상된 것을 검출해 내는 2결상 검출부(30)로 구성된다.

여기서, 상기 1결상 검출부(20)는 정상시에는 '하이'레벨을 유지하고 있다가 3상중 어느 한 상이 결상이 되었을 경우 '로우'레벨을 출력하고, 2상 이상의 결상이 일어난 경우에는 '하이'레벨을 출력하는 것으로 도4에 도시한 바와 같이 에러 정정 신호와 리셋신호를 논리곱하는 앤드게이트(AND1)와; 상기 논리레벨 변환부(10)의 출력을 클럭입력으로 하고 상기 앤드게이트(AND1)의 출력에 의해 리셋되는 복수개의 디플립플롭(DFF1∼DFF3)이 직렬 연결되어 구성된다.

또한, 상기 2결상 검출부(30)는 3상중 2상 이상이 결상되었을 경우에 '로우'레벨을 출력하는 것으로 도5에 도시한 바와 같이 기준이 되는 레벨을 반전단자(-)에 입력받고, 논리레벨 변환부(10)의 출력을 비반전단자(+)로 입력받아 비교하는 차동증폭기(OPAMP)로 구성된 것으로, 이하 상기와 같이 구성된 본 발명의 동작 및 작용을 설명하면 다음과 같다.

일단, 상기 논리레벨 변환부(10)는 도6의 (a)에 도시된 바와 같이 3상이 정상적으로 입력되었을 때는 (b)와 같이 '하이'레벨을 일정하게 유지하게 되고, 도7의 (a)에 도시된 바와 같이 3상중 1상이 결상되었을 경우에는 각 펄스 사이의 간격이 멀어지게 되고 이에 따라 출력되는 논리레벨도 (b)에 도시된 바와 같이 '하이'레벨을 계속 유지하지 못하고 '로우'레벨로 떨어지게 되어 구형파 모양의 신호가 출력된다.

즉, 상기와 같이 논리레벨 변환부(10)를 통해 출력되는 신호를 입력받는 1결상 검출부(20)는 3상중 어느 한 상이 결상되면 도7의 (b)와 같은 파형이 디플립플롭(DFF1∼DFF3)의 클록단(CL)에 인가되어 첫번째 디플립플롭(DFF1)의 입력단(D)의 '로우'레벨을 출력시키고, 계속해서 상기 펄스가 입력되면 마지막 디플립플롭(DFF3)까지 전달된다.

물론, 이때 첫번째 디플립플롭(DFF1)의 출력을 최종단의 디플립플롭(DFF3)까지 전달하기 위해서는 클록이 3개 이상 입력되어 시프트 돼야 만 최종단 디플립플롭(DFF3)으로 '로우'가 출력 된다.

이와 같이 직렬 연결되는 디플립플롭의 수에 따라서 에러판단 횟수가 결정되는 것이다.

따라서, 일반적인 결상의 경우에는 펄스 파형이 3번 이상 입력되므로 3번의 펄스 파형이 입력된 후 '로우'레벨이 출력된다. 그러나, 펄스 파형이 한 두번 입력되더라도 3번 이상 발생하지 않으면 최종단의 디플립플롭(DFF3)의 출력은 '하이'를 유지하게 되어 결상으로 판단하지 않게 한다.

한편, 상기와 같은 펄스가 3회 이상 누적되면 그 출력이 '로우'레벨로 되지만 발생 간격이 길다면 결상 에러로 판단하지 않는다.

즉, 첫번째 순간 정전이 발생하여 어느 한 상의 결상으로 첫번째 펄스가 발생한 후 상당한 시간이 흐른후에 또 다시 순간 정전으로 세번째 펄스가 발생되면 그 출력이 '로우'레벨로 되면서 결상이 발생한 것으로 출력하지만 이것은 간헐적인 펄스가 누적되어 오동작이 발생한 경우로 에러정정 신호에 의해 상기 디플립플롭(DFF1∼DFF3)을 일정 주기로 리셋 시킴으로써 그 동안 쌓였던 에러들이 지워진다.

이때 에러정정 신호는 본 발명을 포함하는 시스템에서 각 구성부를 일정시간 간격으로 리셋시키는 신호로서, 특별히 상기 신호 뿐 아니라 일정 주기로 발생하는 신호를 이용할 수 있다.
물론, 앤드게이트(AND1)에 리셋신호가 인가된 상태에서 에러정정 신호가 인가되어야 하며, 리셋신호가 인가되지 않은 상태에서는 에러정정 신호가 입력되더라도 상기 디플립플롭(DFF1~DFF3)이 리셋되지 않음은 자명하다.

다음, 상기 2결상 검출부(30)에서는 저항(R1,R2)에 의해 차동증폭기(OPAMP)의 반전단자(-)에 기준레벨을 인가하고 비반전단자(+)에 그 기준레벨 이상이 입력되면 '하이'레벨이 출력되게 한 것으로, 저항(R3)과 커패시터(C1)에 의해 필터링되어 출력되는 신호(COM+)는 도8에 도시된 바와 같이 정상시에는 (a)와 같이 출력되고, 1결상일 경우에는 (b)와 같이 삼각 파형이 출력되며 2결상 이상일 경우에는 (c)와 같 이 '제로 볼트'레벨로 출력된다.

이와 같이 차동증폭기(OPAMP)의 비반전단자(+)로 입력되는 신호(COM+)가 기준레벨 이하인 경우는 도8의 (c)에 도시된 바와 같이 2상 이상이 결상 되었을 경우 뿐으로 3상중 몇개의 상이 결상이 되었는지를 정확하게 판단할 수 있다.

이상에서 설명한 바와 같이 본 발명 전원 감시 회로는 마이크로 프로세서에 의한 연산 프로그램을 이용하지 않고, 로직 회로에 의해 1결상이나 2결상 이상을 검출할 수 있도록 하므로써, 결상 상태에 따라 제어시 적절히 대응할 수 있도록 하고, 운영 프로그램의 부담을 줄이며 결상 발생 즉시 이를 검출할 수 있도록 하여 안전성을 높여 줄 수 있도록 하는 효과가 있다.

Claims (5)

1. 3상 전원이 모두 정상 입력되었을 때는 일정 논리레벨을 유지하고, 그 중 어느 1상이 결상되었을 때는 다른 논리레벨로 전환되어 구형파 신호를 출력하는 논리레벨 변환부와;

   상기 논리레벨 변환부에서 출력되는 논리레벨 신호를 입력받아 카운트함으로써, 그 카운트 개수가 지정된 개수를 넘을 경우 1상이 결상된 것으로 검출하는 1결상 검출부와;

   상기 논리레벨 변환부에서 출력되는 논리레벨을 입력받아 필터링함으로써, 출력되는 신호가 지정된 전압 레벨인 경우 2상이 결상된 것으로 검출하는 2결상 검출부로 구성하여 된 것을 특징으로 하는 전원 감시 회로.
2. 제1항에 있어서, 상기 1결상 검출부는 에러 정정 신호와 리셋신호를 논리곱하는 앤드게이트; 상기 논리레벨 변환부의 출력을 클럭입력으로 하고 상기 앤드게이트의 출력에 의해 리셋되는 복수개의 디플립플롭이 직렬 연결되어 구성된 것을 특징으로 하는 전원 감시 회로.
3. 제1항에 있어서, 상기 2결상 검출부는 기준이 되는 레벨을 반전단자(-)에 입력받고, 논리레벨 변환부의 출력을 비반전단자(+)로 입력받아 비교하는 차동증폭기로 구성된 것을 특징으로 하는 전원 감시 회로.
4. 제1항에 있어서, 상기 2결상 검출부는 필터링된 출력 신호가 삼각 파형인 경우 1결상이 된 것으로 검출하는 것을 특징으로 하는 전원 감시 회로.
5. 제1항에 있어서, 상기 2결상 검출부는 필터링된 출력신호의 전압 레벨이 '제로 볼트' 레벨인 경우 2결상이 된 것으로 검출하는 것을 특징으로 하는 전원 감시 회로.

Images