JP4465585B2 - ２線式伝送器 - Google Patents
２線式伝送器 Download PDFInfo
- Publication number
- JP4465585B2 JP4465585B2 JP2003298263A JP2003298263A JP4465585B2 JP 4465585 B2 JP4465585 B2 JP 4465585B2 JP 2003298263 A JP2003298263 A JP 2003298263A JP 2003298263 A JP2003298263 A JP 2003298263A JP 4465585 B2 JP4465585 B2 JP 4465585B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- signal
- burnout
- changeover switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005856 abnormality Effects 0.000 claims description 11
- 238000012544 monitoring process Methods 0.000 claims description 4
- 125000004122 cyclic group Chemical group 0.000 claims 1
- 230000001960 triggered effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 6
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 4
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 4
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 3
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 3
- 238000012806 monitoring device Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 1
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
本発明は、信号処理部にＣＰＵを用いた２線式伝送器におけるＣＰＵ異常時のバーンアウトに関する。
２線式伝送器におけるＣＰＵ異常時のバーンアウトに関連する先行技術文献としては次のようなものがある。
図４は、従来の２線式伝送器の構成例を示す機能ブロック図である。点線の領域Ａが対象となる２線式伝送器部分である。１は信号処理の主体となるＣＰＵであり、フィールドのセンサ２による物理量の測定信号をＡＤ変換器３を介して入力し、処理出力ＯＵＴ１を発生する。
４は、ＣＰＵ１の異常を監視する監視装置であり、ウォッチドッグタイマ４１、警報部４２、ＢＯＳ設定部４３よりなる。５は、ＣＰＵ１のクロック信号ＣＬＫ１を発生するクロック発生部、６はウォッチドッグタイマ４１のクロック信号ＣＬＫ２を発生するクロック発生部である。
図５は、監視装置４の動作を説明するタイムチャートである。（Ａ）は、ＣＰＵ１が動作しているときに発生する周期的クリア信号ＣＬＲの波形であり、ウォッチドッグタイマ４１の動作時間より短い周期を有し、ウォッチドッグタイマ４１に入力され、周期的にこれをクリアし再トリガする。
図５（Ｂ）は、ウォッチドッグタイマ４１より発生するＣＰＵ１のリセット信号ＲＳの波形である。このリセット信号ＲＳは、時刻ｔ１よりＣＬＲの入力がない状態がウォッチドッグタイマ４１の動作時間Ｔに達した時刻ｔ２で発生し、以下時間Ｔの経過ごとに発生してＣＰＵ１に供給される。
図５（Ｃ）は、警報部４２より発生するバーンアウト操作信号ＢＯＳの波形である。警報部４２はウォッチドッグタイマ４１より発生するリセット信号ＲＳを入力してカウントし、カウント値が所定値を超えた時刻ｔ３にバーンアウト操作信号ＢＯＳを発生する。
図４に戻り、警報装置４内のＢＯＳ設定部４３は、２線式伝送器の電流出力Ｉｏｕｔを定常状態のスパン例えば４〜２０ｍＡの下限値４ｍＡ以下の値（バーンアウト値）に強制的に低下させるためのバーンアウト設定出力ＯＵＴ２を発生する。
７は、バーンアウト操作信号ＢＯＳで操作される切換えスイッチ手段であり、ＣＰＵ１の処理出力ＯＵＴ１又はＢＯＳ設定部４３の設定出力ＯＵＴ２を選択的に切換えて出力部８に入力させる。通常の動作時では図示のようにＯＵＴ１を選択し、ＢＯＳの発生時にはＯＵＴ２を選択する。
出力部８は、通常の動作時では切換えスイッチ手段７を介してＣＰＵ１の処理出力ＯＵＴ１を入力し、ＤＡ変換処理をした後に一対の伝送線１０, １０´を介して遠隔地の受信装置１１に所定スパン（例えば４〜２０ｍＡ）の電流出力Ｉｏｕｔを発信する。警報部４２よりバーンアウト操作信号ＢＯＳが発生した場合はバーンアウト設定出力ＯＵＴ２を入力し、電流出力Ｉｏｕｔをバーンアウト値（例えば３.５ｍＡ）に低下させる。
９は伝送器各部への動作電圧を供給する電源部であり、全消費電流は電流出力Ｉｏｕｔの下限値（４ｍＡ）以下とされている。１０, １０´は電流出力Ｉｏｕｔを受信装置１１に供給する一対の伝送線であり、受信装置１１内の受信抵抗１１ａ及び直流電源１１ｂの直列回路に接続されている。
１２はフィールドバスであり、受信装置１１はこのフィールドバス１２を介して上位装置１３と通信し、電流出力Ｉｏｕｔがバーンアウト値になったことを伝え、上位装置１３は２線式伝送器のＣＰＵ異常を検出する。
バーンアウト操作信号ＢＯＳは、切換えスイッチ手段７を操作すると共にＣＰＵ１に入力される。ＣＰＵ１はＢＯＳを入力すると異常処理として無限ループを実行するようにプログラムされている。
このような構成をとる従来の２線式伝送器では次のような問題点があった。
（１）監視装置４がＣＰＵ１の異常を検出してバーンアウト操作信号ＢＯＳを発生すると、ＣＰＵ１はＢＯＳをみて異常処理プログラムを実行するが、そもそもＣＰＵ１は異常であるから、異常処理プログラムを実行できない可能性がある。
（１）監視装置４がＣＰＵ１の異常を検出してバーンアウト操作信号ＢＯＳを発生すると、ＣＰＵ１はＢＯＳをみて異常処理プログラムを実行するが、そもそもＣＰＵ１は異常であるから、異常処理プログラムを実行できない可能性がある。
（２）ＣＰＵ１の異常は、電流出力Ｉｏｕｔを下げてバーンアウト値とすることで上位装置１３に通知されるが、ＣＰＵ１の暴走により多大の電流を消費すれば電流出力Ｉｏｕｔのバーンアウト値を維持できず、異常通知のエラーにつながるおそれがある。
従って本発明が解決しようとする課題は、ＣＰＵの異常が検出された場合にＣＰＵの動作を確実に停止させ、２線式伝送式の消費電流を確実にバーンアウト値に維持できる２線式伝送器を実現することにある。
このような課題を達成するために、本発明の構成は次の通りである。
（１）ＣＰＵの処理出力を入力し電流出力信号に変換する出力部と、前記ＣＰＵの異常を監視し異常検出時に前記電流出力信号をバーンアウトさせる操作信号を発生すると共に、ＣＰＵが正常時に発生する周期的なクリア信号を受信して再トリガされると共に、前記クリア信号が所定期間受信されないときに前記ＣＰＵに対してリセット信号を発信するウォッチドックタイマを備えた警報装置を有する２線式伝送器おいて、
前記操作信号により、前記出力部への入力を前記ＣＰＵの処理出力からバーンアウト設定出力に切換える第１の切換えスイッチ手段と、
前記操作信号により、前記ＣＰＵのクロック周波数を定常周波数より低い周波数に切換える第２の切換えスイッチ手段と、
前記操作信号の発生期間中、前記ＣＰＵを強制的にリセットさせる強制リセット手段と、
を備え、
前記第２の切換えスイッチ手段で切換えられる前記ＣＰＵのクロック周波数は、前記ウォッチドックタイマのクロック発生部より供給されることを特徴とする２線式伝送器。
（１）ＣＰＵの処理出力を入力し電流出力信号に変換する出力部と、前記ＣＰＵの異常を監視し異常検出時に前記電流出力信号をバーンアウトさせる操作信号を発生すると共に、ＣＰＵが正常時に発生する周期的なクリア信号を受信して再トリガされると共に、前記クリア信号が所定期間受信されないときに前記ＣＰＵに対してリセット信号を発信するウォッチドックタイマを備えた警報装置を有する２線式伝送器おいて、
前記操作信号により、前記出力部への入力を前記ＣＰＵの処理出力からバーンアウト設定出力に切換える第１の切換えスイッチ手段と、
前記操作信号により、前記ＣＰＵのクロック周波数を定常周波数より低い周波数に切換える第２の切換えスイッチ手段と、
前記操作信号の発生期間中、前記ＣＰＵを強制的にリセットさせる強制リセット手段と、
を備え、
前記第２の切換えスイッチ手段で切換えられる前記ＣＰＵのクロック周波数は、前記ウォッチドックタイマのクロック発生部より供給されることを特徴とする２線式伝送器。
以上説明したことから明らかなように、本発明によれば次のような効果がある。
（１）異常検出後、ＣＰＵ１のクロック周波数が低下するためにＣＰＵの消費電流が低減する。２線式伝送器の回路全体の消費電流がバーンアウト電流値でまかなえる程度にクロック周波数を選んでおけば、確実にバーンアウト動作させることができる。
（１）異常検出後、ＣＰＵ１のクロック周波数が低下するためにＣＰＵの消費電流が低減する。２線式伝送器の回路全体の消費電流がバーンアウト電流値でまかなえる程度にクロック周波数を選んでおけば、確実にバーンアウト動作させることができる。
（２）バーンアウト操作信号ＢＯＳが継続している期間はＣＰＵ１に強制的なリセットがかかり動作できなくなるため、プログラムの暴走による予期せぬ事故を防ぐことができ、リセットすることによりＣＰＵ１の消費電流をさらに低下させる効果がある。
以下、本発明を図面により詳細に説明する。図１は本発明を適用した２線式伝送器の一実施例を示す機能ブロック図である。図４で説明した従来装置と同一要素には同一符号を付し説明を省略する。以下、本発明の特徴部につき説明する。
図１において、１００はＢＯＳで操作される第１の切換えスイッチ手段である。この切換えスイッチ手段は、図４で説明した切換えスイッチ手段７と同一機能を有し、ＣＰＵ１の処理出力ＯＵＴ１又はＢＯＳ設定部４３の設定出力ＯＵＴ２を選択的に切換えて出力部８に入力させる。通常の動作時では図示のようにＯＵＴ１を選択し、ＢＯＳの発生時にはＯＵＴ２を選択する。
２００は、バーンアウト操作信号ＢＯＳで操作される第２の切換えスイッチ手段であり、第１の切換えスイッチ手段１００と連動する。通常の動作時では、図示のようにクロック発生部５で発生するＣＰＵ１のクロック信号ＣＬＫ１を選択してＣＰＵ１に供給するが、ＢＯＳ発生時にはウォッチドックタイマ４１のクロック発生部６のクロック信号ＣＬＫ２を選択してＣＰＵ１に供給する。
通常、ウォッチドックタイマ４１のクロック信号ＣＬＫ２の周波数は、クロック信号ＣＬＫ１の周波数に比較してはるかに低い周波数であるから、ＢＯＳ発生期間中は通常のクロック周波数よりはるかに低い周波数のクロック信号がＣＰＵ１に供給されることになり、ＣＰＵ１の消費電流は大幅に低下する。
３００は、強制リセット手段である。このリセット手段の機能は、ウォッチドッグタイマ４１からのリセット信号ＲＳ及びバーンアウト操作信号ＢＯＳを入力するＯＲゲート機能であり、どちらか一方又は双方が存在するときにＣＰＵ１はリセットされる。従って、ウォッチドッグタイマ４１からのリセット信号ＲＳが存在しない期間でもＢＯＳが発生していればＣＰＵ１は強制的にリセットされ、このリセットでＣＰＵ１の消費電流をさらに低下させることができる。
以上説明した図１の実施例では、バーンアウト操作信号ＢＯＳ発生中に第２の切換えスイッチ手段２００により切換えるＣＰＵ１のクロックは、ウォッチドッグタイマ４１のクロック発生部６のクリック信号ＣＬＫ２を利用することを特徴としている。
図２は、本発明の他の実施例を示す機能ブロック図であり、バーンアウト操作信号ＢＯＳ発生中に第２の切換えスイッチ手段２００により切換えるＣＰＵ１のクロックは、別途設けたクロック発生部４００よりのクロック信号ＣＬＫ３を利用することを特徴としている。この構成によれば、低下させるＣＰＵ１のクロック周波数を任意に設定できるメリットがある。
図３は、本発明の更に他の実施例を示す機能ブロック図であり、バーンアウト操作信号ＢＯＳ発生中に第２の切換えスイッチ手段２００により切換えるＣＰＵ１のクロックは、周波数ゼロの接地電位としてクロック供給を停止させた点を特徴としている。この構成によれば周波数を下げるためのクロック発生部が不要となり、コスト低減に貢献することができる。
Ａ ２線式伝送器
１ ＣＰＵ
２ センサ
３ ＡＤ変換器
４ 監視装置
４１ ウォッチドッグタイマ
４２ 警報部
４３ ＢＯＳ設定部
５ クロック発生部
６ クロック発生部
８ 出力部
９ 電源部
１０, １０´ 伝送線
１１ 受信装置
１２ フィールドバス
１３ 上位装置
１００ 第１の切換えスイッチ手段
２００ 第２の切換えスイッチ手段
３００ 強制リセット手段
１ ＣＰＵ
２ センサ
３ ＡＤ変換器
４ 監視装置
４１ ウォッチドッグタイマ
４２ 警報部
４３ ＢＯＳ設定部
５ クロック発生部
６ クロック発生部
８ 出力部
９ 電源部
１０, １０´ 伝送線
１１ 受信装置
１２ フィールドバス
１３ 上位装置
１００ 第１の切換えスイッチ手段
２００ 第２の切換えスイッチ手段
３００ 強制リセット手段
Claims (1)
- ＣＰＵの処理出力を入力し電流出力信号に変換する出力部と、前記ＣＰＵの異常を監視し異常検出時に前記電流出力信号をバーンアウトさせる操作信号を発生すると共に、ＣＰＵが正常時に発生する周期的なクリア信号を受信して再トリガされると共に、前記クリア信号が所定期間受信されないときに前記ＣＰＵに対してリセット信号を発信するウォッチドックタイマを備えた警報装置を有する２線式伝送器おいて、
前記操作信号により、前記出力部への入力を前記ＣＰＵの処理出力からバーンアウト設定出力に切換える第１の切換えスイッチ手段と、
前記操作信号により、前記ＣＰＵのクロック周波数を定常周波数より低い周波数に切換える第２の切換えスイッチ手段と、
前記操作信号の発生期間中、前記ＣＰＵを強制的にリセットさせる強制リセット手段と、
を備え、
前記第２の切換えスイッチ手段で切換えられる前記ＣＰＵのクロック周波数は、前記ウォッチドックタイマのクロック発生部より供給されることを特徴とする２線式伝送器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003298263A JP4465585B2 (ja) | 2003-08-22 | 2003-08-22 | ２線式伝送器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003298263A JP4465585B2 (ja) | 2003-08-22 | 2003-08-22 | ２線式伝送器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005070997A JP2005070997A (ja) | 2005-03-17 |
| JP4465585B2 true JP4465585B2 (ja) | 2010-05-19 |
Family
ID=34403808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003298263A Expired - Lifetime JP4465585B2 (ja) | 2003-08-22 | 2003-08-22 | ２線式伝送器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4465585B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4775693B2 (ja) * | 2005-04-14 | 2011-09-21 | 横河電機株式会社 | ２線式伝送器 |
| JP6111420B2 (ja) * | 2013-04-19 | 2017-04-12 | パナソニックＩｐマネジメント株式会社 | 流量計測装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2712625B2 (ja) * | 1989-09-19 | 1998-02-16 | 横河電機株式会社 | 信号伝送器 |
| JPH0660287A (ja) * | 1992-08-10 | 1994-03-04 | Yokogawa Electric Corp | ２線式伝送器 |
| JPH10208186A (ja) * | 1997-01-22 | 1998-08-07 | Yamatake Honeywell Co Ltd | ２線式発信器 |
| JP3381835B2 (ja) * | 1997-10-20 | 2003-03-04 | 矢崎総業株式会社 | 電子式ガス計量装置 |
| JP3517869B2 (ja) * | 1998-10-02 | 2004-04-12 | 横河電機株式会社 | 二線式信号伝送器 |
| JP2004355101A (ja) * | 2003-05-27 | 2004-12-16 | Yokogawa Electric Corp | ２線式伝送器 |
-
2003
- 2003-08-22 JP JP2003298263A patent/JP4465585B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005070997A (ja) | 2005-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9300144B2 (en) | Integrated drive motor power interface | |
| JP2738106B2 (ja) | 多重通信制御装置 | |
| JP6939085B2 (ja) | 通信装置、および通信システム | |
| JP4465585B2 (ja) | ２線式伝送器 | |
| JP5945149B2 (ja) | フィールド機器 | |
| JP3953093B2 (ja) | Ａ／ｄ変換装置 | |
| JP7006565B2 (ja) | 電気機器、通信装置、および通信システム | |
| JP5438667B2 (ja) | マイクロプロセッサの間欠異常検出方法 | |
| JP5825480B2 (ja) | フィールド配線診断装置 | |
| JP2010147570A (ja) | スイッチ状態検出装置及び電位接続回路 | |
| JP2015232766A (ja) | 定周期信号監視回路及び負荷制御用バックアップ信号発生回路 | |
| WO2022186376A1 (ja) | 組電池管理システム | |
| JP5511475B2 (ja) | 信号処理システムおよびこれに用いる信号源ユニットならびに信号処理ユニット | |
| JP7247793B2 (ja) | 信号処理装置 | |
| KR101269712B1 (ko) | 단선 감지 장치, 이를 포함하는 원전 제어기 및 원전 제어기의 구동 방법 | |
| JP2010277220A (ja) | デジタル出力モジュール | |
| KR100576187B1 (ko) | 전원 감시 회로 | |
| KR20060082616A (ko) | 주기적으로 입력 채널의 입력 상태를 모니터링하는 진단능력을 갖는 ｐｌｃ 입력 모듈 | |
| JP3853041B2 (ja) | 防災設備の異常検出装置 | |
| KR101665443B1 (ko) | 비동기 디지털 회로에서의 상태 피드백 교정 제어 시스템 및 그 방법 | |
| JP4962267B2 (ja) | リセット信号監視回路 | |
| JP5476105B2 (ja) | 信号処理システムおよびこれに用いる信号源ユニットならびに信号処理ユニット | |
| JP2796793B2 (ja) | フィールド計器システム及びコミュニケータ | |
| JPH0526098B2 (ja) | ||
| JP2012215435A (ja) | 電磁流量計 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100128 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100210 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4465585 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |