KR930022701A - 펄스폭 변조(pwm) 방식의 모터 제어시스템의 제어된 pwm신호 발생장치 - Google Patents
펄스폭 변조(pwm) 방식의 모터 제어시스템의 제어된 pwm신호 발생장치 Download PDFInfo
- Publication number
- KR930022701A KR930022701A KR1019920006887A KR920006887A KR930022701A KR 930022701 A KR930022701 A KR 930022701A KR 1019920006887 A KR1019920006887 A KR 1019920006887A KR 920006887 A KR920006887 A KR 920006887A KR 930022701 A KR930022701 A KR 930022701A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- input
- flip
- flop
- clock
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract 3
- 238000006243 chemical reaction Methods 0.000 claims abstract 2
- 230000010355 oscillation Effects 0.000 claims abstract 2
- 238000010586 diagram Methods 0.000 description 4
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Pulse Circuits (AREA)
- Inverter Devices (AREA)
- Control Of Direct Current Motors (AREA)
Abstract
모터 회전수에 따라 가변되는 발진 주파수를 갖는 펄스를 받아 카운팅하여 그 데이타를 제1 및 제2의 클럭에 의해 일시 유지하는 래치부(12)와, PWM신호 래치부의 데이타를 리셋신호로 하여 제3의 단일 클럭으로 카운팅을 행하는 프리셋 카운터와, 또 다른 제4의 단일 틀럭을 사용하고 상기 프리셋 카운터의 출력으로부터 요구되는 PWM신호를 생성하도록 그 입력 NOR게이트 및 이 게이트의 출력은 리셋신호로 하는 D형 플립플롭으로 구성된 듀티 변환회로로 구성된 것을 특징으로 하는 펄스폭 변조방식의 모터 제어시스템의 제시된 PWM신호 발생장치에 관한 것.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제어된 PWM신호를 발생하기 위한 회로구성의 블럭도.
제2도는 제1도에서의 프리셋 카운터에 대한 본 발명의 상세 회로도.
제3도는 제2도에서의 DRAM 플립플롭에 대한 상세 구성도.
제4도는 제2도의 각부 파형도.
Claims (3)
- 모터 회전수에 따라 가변되는 발진 주파수를 갖는 펄스를 받아 카운팅하여 그 데이타를 제1 및 제2의 클럭에 의해 일시 유지하는 래치부(12)와, PWM신호 래치부의 데이타를 리셋신호로 하여 제3의 단일 클럭으로 카운팅을 행하는 프리셋 카운터와, 또 다른 제4의 단일 클럭을 사용하고 상기 프리셋 카운터의 출력으로부터 요구되는 PWM신호를 생성하도록 그 입력 NOR게이트 및 이 게이트의 출력은 리셋신호로 하는 D형 플립플롭으로 구성된 듀티 변환회로로 구성된 것을 특징으로 하는 펄스폭 변조방식의 모터 제어시스템의 제시된 PWM신호 발생장치.
- 제1항에 있어서, 상기 프리셋 카운터는 제3개의 클럭으로부터 출력하도록 D형 플립플롭과 NOR 게이트로 구성된 리셋회로와, 3개의 입력단자와 3개의 출력단자와 리셋단자 및 제3클럭을 받는 클럭단자를 갖는 다수의 DRNC플립플롭들로 구성된 카운터와, 상기 카운터와, 상기 카운터의 제1출력(Q2)들을 NANND 논리하는 다입력 NAND게이트(82)들과, OR논리된 상기의 NAND게이트의 출력을 입력으로 하고 제3클럭을 받는 D형 플립플롭(85)을 포함하고, 상기 D형 플립플롭(85)의 출력은 DRNC 플립플롭들중 첫째단의 제2입력(B)에 다시 입력됨과 동시에 프리셋 카운터의 제1출력이 되고, 상기 D형 플립플롭(85)의 입력신호는 프리셋 카운터의 제2출력이 되며, 상기 DRNC플립플롭의 제3입력(C) 각각은 상기 래치의 데이탈르 받도록 연결되고, 각각의 DRNC의 제2출력(QB)은 다음단의 DRNC의 제1입력(A)에 연결되어 구성됨을 특징으로 하는 펄스폭 변조방식의 모터 제어시스템의 제시된 PWM신호 발생장치.
- 제2항에 있어서, 상기 DRNC 플립플롭은 하나의 D형 플립플롭을 포함하고, 이 D형 플리플롭 입력에는 AOI(AND-OR-INVERTER)회로가 연결되고, 이 AOI의 4개의 입력 각각에는 C입력, B입력, 상기 D형 플립플롭의 출력(QI)과 A입력과의 부울린 논리가인 입력과, 그리고 B입력신호를 받도록 다수의 논리게이트로 구성됨을 특징으로 하는 펄스록 변조방식의 모터 시스템의 제시된 PWM신호 발생장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920006887A KR950002296B1 (ko) | 1992-04-23 | 1992-04-23 | 펄스폭 변조(pwm)방식의 모터 제어시스템의 제어된 pwm신호 발생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920006887A KR950002296B1 (ko) | 1992-04-23 | 1992-04-23 | 펄스폭 변조(pwm)방식의 모터 제어시스템의 제어된 pwm신호 발생장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930022701A true KR930022701A (ko) | 1993-11-24 |
| KR950002296B1 KR950002296B1 (ko) | 1995-03-16 |
Family
ID=19332218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920006887A KR950002296B1 (ko) | 1992-04-23 | 1992-04-23 | 펄스폭 변조(pwm)방식의 모터 제어시스템의 제어된 pwm신호 발생장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950002296B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100618236B1 (ko) * | 1998-12-31 | 2007-04-25 | 두산인프라코어 주식회사 | 서보 드라이버에서 데드타임 발생장치_ |
| KR20220160963A (ko) | 2021-05-28 | 2022-12-06 | (주) 정원전자 | Pwm을 이용한 환기시스템에서의 필터 교환시기 제어를 위한 모터 제어 시스템 및 방법 |
-
1992
- 1992-04-23 KR KR1019920006887A patent/KR950002296B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100618236B1 (ko) * | 1998-12-31 | 2007-04-25 | 두산인프라코어 주식회사 | 서보 드라이버에서 데드타임 발생장치_ |
| KR20220160963A (ko) | 2021-05-28 | 2022-12-06 | (주) 정원전자 | Pwm을 이용한 환기시스템에서의 필터 교환시기 제어를 위한 모터 제어 시스템 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950002296B1 (ko) | 1995-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950004641B1 (ko) | 가변 분주기 | |
| US3943379A (en) | Symmetrical odd modulus frequency divider | |
| US4845727A (en) | Divider circuit | |
| KR940005006B1 (ko) | 분할비율이 변화될 수 있는 주파수 분할회로 | |
| US4786823A (en) | Noise pulse suppressing circuit in digital system | |
| GB1282444A (en) | Irregular-to-smooth pulse train converter | |
| KR920018640A (ko) | Lcd 구동회로 | |
| KR930022701A (ko) | 펄스폭 변조(pwm) 방식의 모터 제어시스템의 제어된 pwm신호 발생장치 | |
| US5854755A (en) | Clock frequency multiplication device | |
| US5185537A (en) | Gate efficient digital glitch filter for multiple input applications | |
| JPS6179318A (ja) | フリツプフロツプ回路 | |
| JPH1198007A (ja) | 分周回路 | |
| GB1214980A (en) | Electronic watch | |
| US3546597A (en) | Frequency divider circuit | |
| KR0144051B1 (ko) | 인버터에서의 데드 타임 발생회로 | |
| KR930002257B1 (ko) | 디지탈시스템의 시스템클럭 발생회로 | |
| US4200842A (en) | Switchable divider | |
| KR900001324Y1 (ko) | 50% 듀티 싸이클 발생용 기수진 카운터 회로 | |
| KR100249019B1 (ko) | 주파수 분주회로 | |
| US3274498A (en) | Twelve-state timing pulse generator using trailing-edge triggering | |
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| SU1137490A1 (ru) | Нейристор | |
| KR930002353B1 (ko) | 레이저 프린터 엔진 접속 제어 데이터 전송회로 | |
| KR880002873Y1 (ko) | 클럭 분주회로 | |
| KR920000698Y1 (ko) | 클럭 소스 선택시 글리치 제거회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070228 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |