JP5322687B2 - パワーエレクトロニクスコンポーネントを制御するためのデバイス及び回路、関連する駆動方法、並びに関連する点弧子 - Google Patents

Description

本発明は、パワーエレクトロニクスコンポーネントを制御するためのデバイス、回路、及び方法に関する。

パワーエレクトロニクスコンポーネントは、例えば、電流形状を回転機械又は電気車両のモータで使用されるように「調整（adapt）」するために、高電圧スイッチングデバイスにおいて用いられる。

スイッチングデバイスは、交流電流を直流電流に若しくはその逆に変換でき、又は電流波の形状、振幅、及び周波数を変更できる。

スイッチングデバイスは、パワーエレクトロニクスコンポーネント、例えば、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor，ＩＧＢＴ）パワートランジスタを具備する。ＩＧＢＴトランジスタは、それらが開状態から閉状態に切り換わるとき、電流の性質を変更し、例えば、交流電流を形成するために、ＤＣ電圧を２次波にチョップする。

このために、スイッチングデバイスは、コンピュータから制御命令を受け取る。制御命令は、ＩＧＢＴトランジスタを開閉するためのコマンドに変換される。ＩＧＢＴトランジスタを開く又は閉じるために、ＩＧＢＴトランジスタのゲート電極とエミッタ電極との間に電圧が印加される。一般に、この印加は、ＲＣ（Resistor-Capacitor）回路によって実行される。

しかしながら、これらのＲＣ回路のコンポーネントの抵抗及び静電容量の値は、新しい印加毎、すなわち、スイッチングデバイスが新しい機械を制御するたび又はこの新しい機械の動作パラメータが変更されたときに、変更されなければならない。

仏国特許出願公開第０２８５１０５６号明細書

本発明の目的は、ＲＣ回路のコンポーネントを交換する必要なしに、新しい印加のたびに調整が行われるように、制御の対象となる少なくとも１つのパワーエレクトロニクスコンポーネントを制御するための回路を提案することである。

このために、本発明は、パワーエレクトロニクスコンポーネントの開閉を制御するための回路に関する。パワーエレクトロニクスコンポーネントは、ゲート電極、エミッタ電極、及びコレクト電極を具備する。本回路は、第１垂直枝路と、第１垂直枝路に対して平行である第２垂直枝路とから成るＨブリッジを具備する。
第１垂直枝路は、第１スイッチと、デジタル制御された第１電流生成部とを具備する。第１スイッチは、パワーエレクトロニクスコンポーネントのエミッタ電極に接続するための中間点によって、第１電流生成部と区分されている。
第２垂直枝路は、第２スイッチと、デジタル制御された第２電流生成部とを具備する。第２スイッチは、パワーエレクトロニクスコンポーネントのゲート電極に接続するための中間点によって、第２電流生成部と区分されている。
第１電流生成部は、パワーエレクトロニクスコンポーネントのゲート電極に供給するために、第１方向に向けて供給電流を供給するために適する。第２電流生成部は、パワーエレクトロニクスコンポーネントのエミッタ電極に供給するために、第１方向とは逆の第２方向に向けて供給電流を供給するために適する。

本発明の別の態様に従って、上記制御回路は、以下の特徴のうちの１つ以上を有する。
Ｈブリッジは、第１電流生成部に対して並列に接続された第３スイッチと、第２電流生成部に対して並列に接続された第４スイッチとをさらに具備し、本回路は、Ｈブリッジに供給するための電流源をさらに具備する。上記電流源は、一端において、第１スイッチと第２スイッチとの間に接続され、かつ他端において、第１電流生成部と第２電流生成部との間に接続される。
電流源はコンデンサである。
第１、第２、第３、及び第４スイッチはＭＯＳトランジスタである。

本発明は、上記のタイプの制御回路を駆動するための方法に関し、パワーエレクトロニクスコンポーネントを閉じるためのコマンド時に、第１電流生成部によって供給電流が供給され、第２スイッチが第１方向において導通状態になる段階を有する。

本発明の別の態様に従って、上記駆動方法は、以下の特徴のうちの１つ以上を有する。
本方法は、第２スイッチを上記第１方向において導通状態とし、第１スイッチが上記第１方向において導通状態となる準備段階を有する。
本方法は、第３スイッチを第１方向において導通状態とし、第２スイッチが第１方向において導通状態となる段階と、電流源によって、第１方向に向けて電流パルスが供給される段階とをさらに有する。
本方法は、パワーエレクトロニクスコンポーネントを開くためのコマンド時に、第２電流生成部によって、供給電流が供給される段階を有する。
本方法は、第４スイッチを上記第２方向において導通状態とし、第３スイッチが上記第２方向において導通状態となる準備段階を有する。
本方法は、第１及び第４スイッチを上記第２方向において導通状態とする段階と、電流源によって、上記第２方向に電流パルスが供給される段階とをさらに有する。
電流パルスが供給される段階は、コンデンサの放電によって実行される。
供給電流を供給する段階は、予め定義されたプロファイルに従って、供給電流を時間とともに減少させる段階含む。

さらに、本発明の別の態様は、上記のタイプの少なくとも１つの制御回路を制御するためのデバイスであり、本制御デバイスは、出力制御命令を受信するため、かつ出力制御命令に従って少なくとも１つのパワーエレクトロニクスコンポーネントを開閉するように制御回路を制御することを目的とする。上記デバイスは、駆動ユニットと、第１メモリと、周辺論理ユニットとを具備する。
駆動ユニットは、出力制御命令を、第１、第２、第３、及び第４スイッチの開及び／又は閉を制御するための信号と、制御回路の第１及び第２電流生成部のスイッチオン及び／又はスイッチオフを制御するための信号とに変換する機能を有する。
第１メモリは、各パワーエレクトロニクスコンポーネントの動作パラメータと、各パワーエレクトロニクスコンポーネントのゲート電極及びエミッタ電極に供給するための供給電流のための制御パラメータとを格納する。第１メモリは、消去可能かつ書き換え可能である。
周辺論理ユニットは、動作パラメータと供給電流のための制御パラメータとを、第１メモリから受信する機能を有する。周辺論理ユニットは、受信した動作パラメータ及び制御パラメータに従って、駆動ユニットのための複数のタスクを実行する機能を有する。

本発明の別の態様に従って、上記デバイスは、以下の特徴のうちの１つ以上を有する。
本デバイスは、第１メモリから受信した動作パラメータ及び制御パラメータに基づいて、第１、第２、第３、及び第４スイッチの開及び／又は閉のための制御信号の送信タイミングを調整するための少なくとも１つのタイマを具備する。
本デバイスは、第１及び第２電流生成部を制御するために、予め定義されたプロファイルに従って、デジタル−トゥ−アナログ変換部への供給電流を変化させるためのデジタルコマンドを伝えるために適した調整ユニットを具備する。
本デバイスは、パワーエレクトロニクスコンポーネントのコレクタ電極とエミッタ電極との間の電圧に関する情報を取得するための回路と、取得回路によって取得された情報をフィルタリングするための時間領域フィルタリングブロックと、時間領域フィルタリングブロックによってフィルタされた情報に基づいて、パワーエレクトロニクスコンポーネント状態を決定するための駆動ユニットとを具備する。駆動ユニットは、出力制御命令とパワーエレクトロニクスコンポーネントの状態との間の整合性を制御する機能をさらに有する。

さらに、本発明は、点弧子に関し、本点弧子は、上記のタイプの制御デバイスと、消去可能かつ書き換え可能な第２メモリとを具備する。第２メモリは、制御パラメータ及び動作パラメータを受信するために、コンピュータに接続するための電気接点を具備する。第２メモリは、上記制御パラメータ及び上記動作パラメータを転送するために、制御デバイスの第１メモリに接続される。

最後に、本発明は、アセンブリに関し、本アセンブリは、上記タイプの制御回路と、この制御回路のための上記タイプの制御デバイスとを具備する。

回転機械用制御システムの概略図である。 ３組のパワーエレクトロニクスコンポーネントによって形成されたスイッチの回路図である。 制御デバイスと、スイッチのパワーエレクトロニクスコンポーネントを制御するためにそれぞれ適した３つの制御回路とのアーキテクチャの概略図である。 図３に示した制御回路の詳細な回路図である。 図４に示した制御回路のコンポーネントを駆動するための方法のフローチャートである。 図４に示した制御回路の一部を表す回路図である。 図４に示した制御回路の一部を表す回路図である。 図４に示した制御回路の一部を表す回路図である。 図４に示した制御回路の一部を表す回路図である。 図５の方法が適用された場合のパワーエレクトロニクスコンポーネントのさまざまな動作パラメータの時間変化を示すグラフである。 図５の方法が適用された場合のパワーエレクトロニクスコンポーネントのさまざまな動作パラメータの時間変化を示すグラフである。

例示のみを目的として示された以下の記載を読み、添付の図面を参照することで、本発明のより良い理解が得られる。

図１を参照すると、一般的に、電動機２用制御システムは、電子点弧子（igniter）６に出力制御命令を伝えるために適した演算デバイス４を具備する。点弧子６の用途は、３つの出力制御命令をスイッチングデバイス８のスイッチ１０を制御するための命令に変換することである。

例えば、スイッチングデバイス８は、３相ＤＣ／ＡＣ変換器であり、スイッチ１０を６個具備する。

図１及び図２では、１つのスイッチ１０だけが示されている。このスイッチ１０は、３つの組１１Ａ，１１Ｂ，１１Ｃから成る。各組１１Ａ，１１Ｂ，１１Ｃは、ダイオード１８，２０，２２に逆並列に接続されたＩＧＢＴパワートランジスタ１２，１４，１６を具備する。各パワートランジスタは、ゲート電極、コレクタ電極、及びエミッタ電極を有する。以降、これらはそれぞれ、ゲート、コレクタ、及びエミッタと称される。

典型的に、各パワートランジスタ１２，１４，１６は、最大１２００Ａまでの電流を切り換える機能を有する。スイッチ１０、すなわち、並列に接続された３つのトランジスタ１２，１４，１６は、およそ最大２５００Ａまでの電流を切り換える機能を有する。各パワートランジスタ１２，１４，１６は、コレクタとエミッタとの間の電圧Ｖ_ＣＥを、最大４０００Ｖまでの非導通状態、すなわち、開状態と、通常、電圧Ｖ_ＣＥが５Ｖ未満である導通状態、すなわち、閉状態とに保持する機能を有する。

点弧子６は、スイッチ１０のスイッチングを制御するために適する。点弧子６は、エンコーダ／デコーダ、電力供給システム、及びデジタルシステムを具備する。これらは図示していない。

また、点弧子６は、フラッシュメモリ２３と、各組のパワートランジスタのスイッチングを制御するためのデバイス２４とを具備する。

フラッシュメモリ２３は、パワートランジスタ１２，１４，１６に対する動作及び制御パラメータを格納するために適する。フラッシュメモリ２３は、電気的に消去可能及び書き換え可能である。このために、フラッシュメモリ２３は、スイッチングデバイス８が新しい機械を制御するたびに、パワートランジスタ１２，１４，１６に対する動作及び制御パラメータを変更するために、コンピュータに接続するために適した電気接点を具備している。

図３に制御デバイス２４を示す。制御デバイス２４は、ユーザによってプログラムされることが可能なＦＰＧＡ（Field Programmable Gate Array）にインストールされる。制御デバイス２４は、３つの制御回路２６，２８，３０を同期的及び独立的に制御する機能を有した制御ロジックを有する。３つの制御回路２６，２８，３０は、スイッチ１０のパワートランジスタ１２，１４，１６のゲート／エミッタの組を制御するために適する。図４に制御回路２６及びパワートランジスタ１２のみを示す。制御回路２８，３０は、トランジスタ１４，１６のスイッチングを別々に制御することができる。これらの回路は、回路２６と同一であるので、詳細は説明しない。

パワートランジスタ１２はコンデンサを本質的に含むかのように動作するので、図４ないし９では、パワートランジスタ１２は、そのゲート及びエミッタに接続されたコンデンサ３２とともに表されている。

回路２６は、Ｈブリッジである。Ｈブリッジは、パワートランジスタ１２のゲートとエミッタとの間の電位を設定するために用いられる。回路２６は、閉じた線路で定められるとともに、Ｈの第１垂直枝路３３Ａ及び第２垂直枝路３３Ｂを形成する２つの並列電気リンクを具備する。第１枝路３３Ａは、第１ＭＯＳトランジスタ３４と、第３ＭＯＳトランジスタ４２に並列に接続された第１電流生成部４０とを具備する。第１ＭＯＳトランジスタ３４は、パワートランジスタ１２のエミッタに接続されることを目的とした中点３２Ａによって、電流生成部４０／ＭＯＳトランジスタ４２のグループから分離されている。第２枝路３３Ｂは、第２ＭＯＳトランジスタ３６と、第４ＭＯＳトランジスタ４６に並列に接続された第２電流生成部４４とを具備する。第２ＭＯＳトランジスタ３６は、パワートランジスタ１２のゲートに接続されることを目的とした第２中点３２Ｂによって、電流生成部４４／第４ＭＯＳトランジスタ４６のグループから分離されている。

電圧がこれらのゲートに印加されないとき、ＭＯＳトランジスタにより、電流がそれらのソースからそれらのドレインに（Ｎチャネル）又はそれらのドレインからそれらのソースに（Ｐチャネル）流れることができる。このような理由で、図４及び図６〜９では、ＭＯＳトランジスタは、ダイオードと並列に接続されたスイッチで表される。

生成部４０，４４は、デジタル−トゥ−アナログ変換器を介してデジタル制御された可変抵抗電流発生器である。これは図示していない。

ＭＯＳトランジスタ３４，３６，４２，４６の開閉は、制御デバイス２４によって直接制御されるか、又は、制御デバイス２４により制御された駆動ユニットによって制御される。

ＭＯＳトランジスタ３４，４２及びＭＯＳトランジスタ３６，４６はスイッチである。これらの用途は、電流をパワートランジスタ１２のゲートに流れ込ませるため（時計回り方向Ｆ１の電流）又はゲートから流れ出させるため（反時計回り方向Ｆ２の電流）に、パワートランジスタ１２のゲート及びエミッタの極性を設定することである。

Ｈブリッジは、ＭＯＳトランジスタ３４とＭＯＳトランジスタ３６との間に位置したノード５４と、ＭＯＳトランジスタ３４／電流生成部４０のグループとＭＯＳトランジスタ３６／電流生成部４４のグループとの間に位置したノード５６とに接続されたコンデンサ５０によって動作する。コンデンサ５０の電圧は、電圧源５７によって１５Ｖに調整される。電圧源５７は、動作のために必要な電流を供給して、トランジスタ１２のゲートを制御するための過程で不可避の抵抗損に対する補償を行う。

回路２６を駆動するための方法は、ステップ５８から始まる。ステップ５８では、チェックが実行され、コンデンサ３２が、例えば、ＭＯＳトランジスタの不具合のせいで短絡状態となっていないことが保証される。

コンデンサ３２が短絡状態であった場合、点弧子６にダメージを与えないように、保安手続が始まる。

コンデンサ３２が短絡状態でない場合、トランジスタ１２のゲートとエミッタとの間の電圧Ｖ_ＧＥが、−１５Ｖに初期充電される。

ステップ６０において、トランジスタ３６は、閉じられ、すなわち、導通状態となる。トランジスタ４２，４６は、開状態、すなわち、非導通状態となる。電流生成部４０，４４は、オフに切り換わるか、又は無効になる。すなわち、それらは電流を生成しない。トランジスタ１２のゲートとエミッタとの間の電圧Ｖ_ＧＥが０Ｖにほぼ等しくなるまでに、コンデンサ３２に対する放電電流Ｉｇが、Ｈブリッジの上部で時計回り方向Ｆ１に確立される。回路２６のうち、電流Ｉｇが流れる部分を図６に示す。

電流Ｉｇは、５Ａと１０Ａとの間で高電流ピークを示す。この電流ピークは、パワートランジスタ１２のゲートが導電しきい値に達することができるようにする。

このステップで、トランジスタ１２のコレクタとエミッタとの間の電圧Ｖ_ＣＥは高に（動作電圧の２分の１よりも大きく）なる。電流は、パワートランジスタ１２のコレクタとエミッタとの間には流れない。

ステップ６２において、電流生成部４０が、電流Ｉｇを生成するために、オンに切り換えられる。電流Ｉｇは、図７〜１０に示したように、コンデンサ５０及びトランジスタ３６を介して、パワートランジスタ１２のゲートに流れ込む。

生成部４０は、所定のカーブプロファイルＰ６に従って電流Ｉｇが段階的に減少するような方法で制御される。次いで、生成部４０は、オフに切り換えられる。電流プロファイルＰ６は、図１０に示したように、パワートランジスタ１２が導通状態に切り換わる瞬間に横ばいとなるか、又は図１１に示したような逆指数曲線として変化する。

図１０に示したように、電流Ｉｃが、トランジスタ１２のコレクタとエミッタとの間で確立されると同時に、電圧Ｖ_ＣＥが段階的に減少する。

電流Ｉｇが大き過ぎる場合、トランジスタ１２のコレクタとエミッタとの間で確立された電流Ｉｃが、突然非常に大きくなり（ｄｌｃ／ｄｔが過大）、パワートランジスタ１２に回復不能のダメージをもたらすおそれがある。

本発明に従う電流生成部４０はデジタル制御されるので、電流Ｉｇの減少は、パワートランジスタ１２のいかなる損失をも阻止するために、制御デバイス２４によって正確な方法で調整される。

有利には、この曲線プロファイルＰ６は、以下で例示されるように、スイッチングデバイス８が新しい印加に使用される場合に、容易に修正できる。

ステップ６４において、トランジスタ４２が閉じられる。コンデンサ５０は、放電されるとともに、図１０に示したように、放電パルスＤを生成する。この放電パルスにより、パワートランジスタ１２が導通状態を保持することができ、トランジスタ１２にダメージを与えるおそれのある連続的な開及び閉の振動現象を回避する。

次いで、電圧Ｖ_ＣＥは５Ｖに等しくなる。ゲートとエミッタとの間の電圧Ｖ_ＧＥは＋１５Ｖである。

ステップ６０及びステップ６４の間に、電圧源５７は、コンデンサ５０を再充電し、コンデンサ３２の充電及び放電サイクルの間に蓄積した抵抗損に対する補償を行う。

パワートランジスタ１２，１４，１６を開くための手続は、トランジスタ４６が閉じられた（図８の点線）時点のステップ６８で開始され、トランジスタ３４，３６，４２が開かれる。コンデンサ３２のための高放電電流Ｉｇは、図８及び図１０に示されたように、反時計回り方向Ｆ２に回路２６で確立される。これは、ＩＧＢＴのタイプに応じて、５Ａから１０Ａの値に達する。ステップ６８の終わりで、電圧Ｖ_ＧＥは、ＩＧＢＴの導通しきい値電圧にほぼ等しくなる。

次に、ステップ７０において、トランジスタ４６が（図８に実線で示したように）開かれ、かつ電流生成部４４がオンに切り換わる。それによって、図１０に示されたように、反時計回り方向Ｆ２で低強度の電流Ｉｇが生成される。

電流Ｉｇは、電流生成部４４によって段階的に減少され、かつ、もし必要であれば、パワートランジスタ１２がブロック又は非導通状態に切り換わった瞬間と同一のレベルに保持される。最後に、電流生成部４４がオフに切り換わる。

ステップ７２において、図９に示されたように、トランジスタ４６，３４が閉じられる。コンデンサ５０は、図１０に示された放電電流パルスＤを生成する。コンデンサ３２へのコンデンサ５０の放電により、パワートランジスタ１２のコレクタとエミッタとの間に流れる電流が速やかにゼロ値に戻ることができるようにする。このパルスは、新しい世代のパワートランジスタが開かれたときに、概して発生する振動現象の除去を提供する。電流Ｉｃが速やかに０に戻るので、スイッチング損失が低減される。

ステップ６８及びステップ７２において、電圧源５７は、コンデンサ５０を再充電して、コンデンサ３２の充電及び放電サイクルの間に蓄積された抵抗損に対する補償を行う。

これより、制御デバイス２４のその他のユニットが、図３の参照とともに記載される。

制御デバイス２４は、トランジスタ１２，１４，１６のゲートとエミッタとの間に印加されなければならない電圧Ｖ_ＧＥを決定するために適した駆動ユニット７９を具備する。

駆動ユニット７９は、有限状態機械であり、次の状態への移行のための条件が満たされたときに、ある制御状態から別の制御状態へ自動的に切り換わる機能を有する。

駆動ユニット７９は、パワートランジスタ１２，１４，１６のゲートに電流を入力するため、又はゲートから電流を出力するために、点弧子６のエンコーダ／デコーダによって受信された演算デバイス４からの出力制御命令を制御信号に変換する機能を有する。

また、制御デバイス２４は、メモリ８０と、周辺論理ユニット８２と、パワートランジスタ１２，１４，１６のコレクタとエミッタとの間の電圧Ｖ_ＣＥに関する情報を取得するための回路８４とを具備する。

メモリ８０は、デュアルポートランダムアクセスメモリ（ＲＡＭ）であり、電気的プログラマブルフラッシュメモリ２３からプリロードされる。メモリ８０は、各パワートランジスタ１２，１４，１６に対する動作パラメータと、各パワートランジスタ１２，１４，１６のゲート及びエミッタに印加するための電流Ｉｇに対する制御パラメータとを含む。これらのパラメータは、点弧子６がオンに切り換えられたとき、フラッシュメモリ２３からメモリ８０のシリアルポートへ転送され、次いで、周辺論理ユニット８２をプログラムするために、メモリ８０の１６ビットポートから転送できる。

スイッチングデバイス８が新しい印加に割り当てられたとき、動作パラメータ及び制御パラメータは、これらのパラメータを修正するためのプログラムを含んだコンピュータにフラッシュメモリ２３を接続することによって、容易に修正できる。

取得回路８４は、パワートランジスタ１２，１４，１６のコレクタとエミッタとの間の電圧Ｖ_ＣＥと、この電圧の経時変化とを任意の瞬間において求めるために適する。回路の動作の原理は、仏国特許出願公開第０２８５１０５６号明細書で説明されており、この明細書には記載しない。

駆動ユニット７９は、切り換えの瞬間と静止状態の間との両方における各パワートランジスタ１２，１４，１６の状態について演算デバイス４から受信した制御命令の整合性を常にチェックするために、電圧Ｖ_ＣＥの測定情報と電圧Ｖ_ＣＥの経時変化の測定値とを取得回路８４から受信する機能を有する。

周辺論理ユニット８２は、取得回路８４から受信した信号のための時間領域フィルタリングブロック８８と、第１タイマ９０及び第２タイマ９２と、パワートランジスタ１２，１４，１６のゲートに入力される電流のプロファイルを調整するためのユニット９４と、最後に、チェックユニット９６とを具備する。

時間領域フィルタリングユニット８８は、この電圧の寄生性変化量を表す信号を除去するために、予め定義された時間間隔で電圧Ｖ_ＣＥをフィルタする機能を有する。

第１タイマ９０は、駆動ユニット７９からのコマンドで、１０マイクロ秒毎に測定を行う機能を有し、メモリ８０から動作パラメータ及び制御パラメータを受信するために適する。これらは、具体的には、各パワートランジスタ１２，１４，１６のゲート上のパルスの最小許容期間Ｐ１と、各パワートランジスタの最小飽和遅延Ｐ２、すなわち、２つのスイッチングコマンド間の最小遅延とを含む。動作パラメータ及び制御パラメータの例を図１１に示す。

第２タイマ９２は、駆動ユニット７９からのコマンドで、２５ナノ秒から数マイクロ秒毎に測定を行う機能を有し、メモリ８０から時間毎のパラメータを受信する。それは、具体的には、スイッチのパワートランジスタ１２，１４，１６の各ゲートへの電流Ｉｇの入力の瞬間Ｐ３，Ｐ４，Ｐ５と、電流パルスＰ７の長さと、調整時間Ｐ８とに使用される。

調整ユニット９４は、パワートランジスタ１２，１４，１６の供給電流曲線Ｉｇ１，Ｉｇ２，Ｉｇ３に、メモリ８０から受信したいくつかの予め定義された電流プロファイル又はプロファイルＰ６に従って変更を行わせる機能を有する。電流プロファイルＰ６は、図１０に示された一例のような、ステップパターンか、又は図１１に示されたような指数関数的減少を形成できる。

調整ユニット９４は、制御回路２６，２８，３０の電流生成部４０，４４を制御するために適する。このために、調整ユニット９４は、デジタル−トゥ−アナログ変換部に接続され、自身も生成部４０，４４のそれぞれに接続される。チェックユニット９６は、駆動ユニット７９からコマンドを受信して、トランジスタ３４，３６，４２の駆動ユニットを制御する。チェックユニット９６は、ＭＯＳトランジスタの導通が回復されないことを保証する。さらに、チェックユニット９６は、予め定義された瞬間Ｐ３，Ｐ４，Ｐ５において、トランジスタ１２，１４，１６のそれぞれのゲートへの電流Ｉｇ１，Ｉｇ２，Ｉｇ３の入力のトリガを提供する。

メモリ８０に格納された動作パラメータ及び制御パラメータは、具体的には、各パワートランジスタのゲート上のパルスの最小許容期間Ｐ１と、最小飽和遅延Ｐ２と、パワートランジスタ１２，１４，１６の各ゲートへの電流の入力の瞬間Ｐ３，Ｐ４，Ｐ５と、ゲート電流の減少のプロファイルＰ６とを含む。

制御デバイス２４及び制御回路２６，２８，３０は、３つのトランジスタ１２，１４，１６のグループの正確かつ迅速な制御を、これらのパワートランジスタのそれぞれの動作状態を考慮した上で、提供する。制御デバイス２４は、これらのパワートランジスタの誤動作の１つ以上のイベント時に、緊急手続を設定する機能を有する。

パワートランジスタ１２，１４，１６は、導通状態から非導通状態への移行、及びその逆移行の異なる瞬間を示す。ある状態から他の状態への移行の瞬間のこれらの差異は、これらの半導体（silicon）の挙動の微差から、及びパワースイッチングループにおけるそれらの位置から生じる。従って、組１１Ａ，１１Ｂ，１１Ｃのパラメータの製造時のばらつきと、スイッチングループのわずかな非対称性とが、スイッチング動作中の並列な組における電流の瞬時配分に不均衡をもたらす。これは、並列な複数のアセンブリにおいて、複数の組のフルカットオフパワーの使用を制限する。

換言すれば、切り換わるスイッチの第１トランジスタは、並列に接続された他の複数のトランジスタがすべてオンになるまで、他よりも高い過渡電流に耐性を有さねばならない。従って、変換部の基準（nominal）スイッチング電流、すなわち、スイッチ１０によって切り換えられる電流を制限する必要がある。

組１１Ａ，１１Ｂ，１１Ｃは、それらの間の相対差を正確に決定するために、それらが使用される前に試験される。電流Ｉｇのトリガの瞬間Ｐ３，Ｐ４，Ｐ５は、これらの差に応じて決定される。制御デバイスのチェックユニット９６は、パワートランジスタ１２，１４，１６のグループが図１１に示されたものと同一の瞬間で導通状態に切り換わるために、電流生成部４０，４４のスイッチオン及びスイッチオフをトリガする。それによって、変換部の基準電流を増大できる。

変形例として、電流生成部４０，４４は、電圧調整部及び増幅部によって実現されてもよい。

従来技術の制御回路では、パワートランジスタ１２，１４，１６を切り換えるために使用されるエネルギーは、抵抗内で消費されていたが、本発明においては、このエネルギーは、コンデンサ５０によって回復される。従って、点弧子６の消費エネルギーが小さく、かつ制御回路２６，２８，３０のコンポーネントは、発熱が抑えられて、ダメージを受けない。

換言すれば、本発明の制御回路で使用されるパワートランジスタのゲート／エミッタの組の駆動原理は、パワートランジスタの点弧時のエネルギーの消費を、わずかなステップでのみとする。これは、パワートランジスタのゲートが点弧されたときに、回路２６，２８，３０によって消費されるエネルギーを、１０から５０の因子に分割する効果を有する。特に、エネルギーは、ステップ６０及びステップ７０の間でのみ消費され、追加的な外部コンデンサの追加によって、パワートランジスタ１２，１４，１６の固有容量３２を人為的に増大させて、ＲＣ回路を調整する必要がない。

２ 電動機
４ 演算デバイス
６ 電子点弧子
８ スイッチングデバイス
１０ スイッチ
１１Ａ，１１Ｂ，１１Ｃ スイッチの組
１２，１４，１６ ＩＧＢＴパワートランジスタ
１８，２０，２２ ダイオード
２３ フラッシュメモリ
２４ 制御デバイス
２６，２８，３０ 制御回路
７９ 駆動ユニット
８０ メモリ
８２ 周辺論理ユニット
８４ 取得回路
８８ 時間領域フィルタリングブロック
９０ 第１タイマ
９２ 第２タイマ
９４ 調整ユニット
９６ チェックユニット

Claims (18)

1. ゲート電極、エミッタ電極、及びコレクタ電極を具備したパワーエレクトロニクスコンポーネントの開閉を制御するための回路であって、
   第１垂直枝路と、
   前記第１垂直枝路に対して平行である第２垂直枝路と
   から成るＨブリッジを具備し、
   前記第１垂直枝路は、第１スイッチと、デジタル制御された第１電流生成部とを具備し、
   前記第１スイッチは、前記パワーエレクトロニクスコンポーネントの前記エミッタ電極に接続するための中間点によって、前記第１電流生成部と区分されており、
   前記第１電流生成部は、前記パワーエレクトロニクスコンポーネントの前記ゲート電極に供給するために、第１方向に向けて供給電流を供給するために適し、
   前記第２垂直枝路は、第２スイッチと、デジタル制御された第２電流生成部とを具備し、
   前記第２スイッチは、前記パワーエレクトロニクスコンポーネントの前記ゲート電極に接続するための中間点によって、前記第２電流生成部と区分されており、
   前記第２電流生成部は、前記パワーエレクトロニクスコンポーネントの前記エミッタ電極に供給するために、前記第１方向とは逆の第２方向に向けて供給電流を供給するために適することを特徴とする制御回路。
2. 電流源をさらに具備し、
   前記Ｈブリッジが、
   前記第１電流生成部に対して並列に接続された第３スイッチと、
   前記第２電流生成部に対して並列に接続された第４スイッチと
   をさらに具備し、
   前記電流源は、
   一端において、前記第１スイッチと前記第２スイッチとの間に接続され、
   他端において、前記第１電流生成部と前記第２電流生成部との間に接続されることを特徴とする請求項１に記載の制御回路。
3. 前記電流源がコンデンサであることを特徴とする請求項２に記載の制御回路。
4. 前記第１、第２、第３、及び第４スイッチがＭＯＳトランジスタであることを特徴とする請求項１ないし３のいずれか１項に記載の制御回路。
5. 請求項１ないし４のいずれか１項に記載の制御回路を駆動するための方法であって、
   前記パワーエレクトロニクスコンポーネントを閉じるためのコマンド時に、
   前記第１電流生成部によって供給電流が供給され、前記第２スイッチが前記第１方向において導通状態になる段階を有することを特徴とする駆動方法。
6. 前記第２スイッチを前記第１方向において導通状態とし、前記第１スイッチが前記第１方向において導通状態となる準備段階を有することを特徴とする請求項５に記載の駆動方法。
7. 請求項２に記載の制御回路によって実現され、
   前記第３スイッチを前記第１方向において導通状態とし、前記第２スイッチが前記第１方向において導通状態となる段階と、
   前記電流源によって、前記第１方向に向けて電流パルスが供給される段階と
   を有することを特徴とする請求項５又は６に記載の駆動方法。
8. 前記パワーエレクトロニクスコンポーネントを開くためのコマンド時に、
   前記第２電流生成部によって、供給電流が供給される段階を有することを特徴とする請求項５ないし７のいずれか１項に記載の駆動方法。
9. 請求項２に記載の制御回路によって実現され、
   前記第４スイッチを前記第２方向において導通状態とし、前記第３スイッチが前記第２方向において導通状態となる準備段階を有することを特徴とする請求項８に記載の駆動方法。
10. 請求項２に記載の制御回路によって実現され、
    前記第１及び第４スイッチを前記第２方向において導通状態とする段階と、
    前記電流源によって、前記第２方向に電流パルスが供給される段階と
    を有することを特徴とする請求項８又は９に記載の駆動方法。
11. 請求項３に記載の制御回路によって実現され、
    前記電流パルスが供給される段階が、前記コンデンサの放電によって実行されることを特徴とする請求項７又は１０に記載の駆動方法。
12. 前記供給電流を供給する段階が、予め定義されたプロファイルに従って、前記供給電流を時間とともに減少させる段階含むことを特徴とする請求項５ないし１１のいずれか１項に記載の駆動方法。
13. 請求項１ないし４のいずれか１項に記載の少なくとも１つの制御回路を制御するためのデバイスであって、
    出力制御命令を受信するため、かつ前記出力制御命令に従って少なくとも１つのパワーエレクトロニクスコンポーネントを開閉するために、前記制御回路を制御するために適し、
    駆動ユニットと、
    消去可能かつ書き換え可能な第１メモリと、
    周辺論理ユニットと
    を具備し、
    前記駆動ユニットは、出力制御命令を、前記第１、第２、第３、及び第４スイッチの開及び／又は閉を制御するための信号と、前記制御回路の前記第１及び第２電流生成部のスイッチオン及び／又はスイッチオフを制御するための信号とに変換する機能を有し、
    前記第１メモリは、各パワーエレクトロニクスコンポーネントの動作パラメータと、各パワーエレクトロニクスコンポーネントの前記ゲート電極及び前記エミッタ電極に供給するための前記供給電流のための制御パラメータとを格納し、
    前記周辺論理ユニットは、前記動作パラメータと前記供給電流のための前記制御パラメータとを、前記第１メモリから受信する機能を有し、前記受信した動作パラメータ及び制御パラメータに従って、前記駆動ユニットのための複数のタスクを実行する機能を有することを特徴とする制御デバイス。
14. 前記第１メモリから受信した前記動作パラメータ及び前記制御パラメータに基づいて、前記第１、第２、第３、及び第４スイッチの開及び／又は閉のための前記制御信号の送信タイミングを調整するために適した少なくとも１つのタイマを具備することを特徴とする請求項１３に記載の制御デバイス。
15. 前記第１及び第２電流生成部を制御するために、予め定義されたプロファイルに従って、デジタル−トゥ−アナログ変換部への前記供給電流を変化させるためのデジタルコマンドを伝えるために適した調整ユニットを具備することを特徴とする請求項１３又は１４に記載の制御デバイス。
16. 前記パワーエレクトロニクスコンポーネントの前記コレクタ電極と前記エミッタ電極との間の電圧に関する情報を取得するための回路と、
    前記取得回路によって取得された情報をフィルタリングするための時間領域フィルタリングブロックと、
    前記時間領域フィルタリングブロックによってフィルタされた情報に基づいて、前記パワーエレクトロニクスコンポーネント状態を決定するために適した駆動ユニットとを具備し、
    前記駆動ユニットは、前記出力制御命令と前記パワーエレクトロニクスコンポーネントの前記状態との間の整合性を制御する機能をさらに有することを特徴とする請求項１３ないし１５のいずれか１項に記載の制御デバイス。
17. 請求項１３ないし１６のいずれか１項に記載の制御デバイスと、
    消去可能かつ書き換え可能な第２メモリと
    を具備し、
    前記第２メモリは、制御パラメータ及び動作パラメータを受信するために、コンピュータに接続されるために適した電気接点を具備するとともに、前記制御パラメータ及び前記動作パラメータを転送するために、前記制御デバイスの前記第１メモリに接続されることを特徴とする点弧子。
18. 請求項１ないし４のいずれか１項に記載の制御回路と、
    前記制御回路を制御するための請求項１３ないし１６のいずれか１項に記載の制御デバイスと
    を具備するアセンブリ。

Images