JPH11285239A - スイッチング素子を駆動する回路 - Google Patents
スイッチング素子を駆動する回路Info
- Publication number
- JPH11285239A JPH11285239A JP10081638A JP8163898A JPH11285239A JP H11285239 A JPH11285239 A JP H11285239A JP 10081638 A JP10081638 A JP 10081638A JP 8163898 A JP8163898 A JP 8163898A JP H11285239 A JPH11285239 A JP H11285239A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- mos transistor
- circuit
- turned
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Abstract
(57)【要約】
【課題】 互いに接続された１組のスイッチング素子の
誤点弧を防止し、あるいはその誤点弧の影響を小さくす
る。 【解決手段】 ＭＯＳトランジスタ１およびＭＯＳトラ
ンジスタ２は、互いに直列に接続されている。これらの
ＭＯＳトランジスタは、それぞれスイッチング信号そよ
び／Ｓに従って駆動される。トランジスタＱ８は、その
コレクタがＭＯＳトランジスタ２のゲートに接続されて
いる。ＭＯＳトランジスタ１とＭＯＳトランジスタ２と
の接続点Ｌx とトランジスタＱ８のベースとの間にコン
デンサＣxを設ける。
誤点弧を防止し、あるいはその誤点弧の影響を小さくす
る。 【解決手段】 ＭＯＳトランジスタ１およびＭＯＳトラ
ンジスタ２は、互いに直列に接続されている。これらの
ＭＯＳトランジスタは、それぞれスイッチング信号そよ
び／Ｓに従って駆動される。トランジスタＱ８は、その
コレクタがＭＯＳトランジスタ２のゲートに接続されて
いる。ＭＯＳトランジスタ１とＭＯＳトランジスタ２と
の接続点Ｌx とトランジスタＱ８のベースとの間にコン
デンサＣxを設ける。
Description
【０００１】
【発明の属する技術分野】互いに接続された１組のスイ
ッチング素子を駆動する回路に係わる。
ッチング素子を駆動する回路に係わる。
【０００２】
【従来の技術】互いに接続された１組のスイッチング素
子を交互に駆動しながらその接続点に接続される負荷に
電流を供給する回路は従来から広く知られている。この
種の回路は、たとえば、ＤＣ／ＤＣコンバータやインバ
ータ等の電源回路、或いはモータ等を駆動するためのＨ
ブリッジ回路に使用されている。
子を交互に駆動しながらその接続点に接続される負荷に
電流を供給する回路は従来から広く知られている。この
種の回路は、たとえば、ＤＣ／ＤＣコンバータやインバ
ータ等の電源回路、或いはモータ等を駆動するためのＨ
ブリッジ回路に使用されている。
【０００３】図５は、互いに接続された１組のスイッチ
ング素子およびその駆動回路の従来の一構成例の回路図
である。ここでは、従来の駆動回路がＤＣ／ＤＣコンバ
ータに適用された場合の例を示している。
ング素子およびその駆動回路の従来の一構成例の回路図
である。ここでは、従来の駆動回路がＤＣ／ＤＣコンバ
ータに適用された場合の例を示している。
【０００４】ＭＯＳトランジスタ１およびＭＯＳトラン
ジスタ２は、互いに直列に接続されており、ＭＯＳトラ
ンジスタ１には入力電圧Ｖinが印加され、ＭＯＳトラン
ジスタ２は接地されている。ＭＯＳトランジスタ１とＭ
ＯＳトランジスタ２との接続点（点Ｌx ）には、インダ
クタおよびそのインダクタを介して出力コンデンサが接
続されている。
ジスタ２は、互いに直列に接続されており、ＭＯＳトラ
ンジスタ１には入力電圧Ｖinが印加され、ＭＯＳトラン
ジスタ２は接地されている。ＭＯＳトランジスタ１とＭ
ＯＳトランジスタ２との接続点（点Ｌx ）には、インダ
クタおよびそのインダクタを介して出力コンデンサが接
続されている。
【０００５】ＭＯＳトランジスタ１の駆動回路は、トラ
ンジスタＱ１〜Ｑ４、およびトランジスタＭ１〜Ｍ４か
ら構成され、ＭＯＳトランジスタ２の駆動回路は、トラ
ンジスタＱ５〜Ｑ８、およびトランジスタＭ５〜Ｍ８か
ら構成されている。これら２つの駆動回路は互いに同じ
構成である。トランジスタＱ１、Ｑ２、Ｍ３およびＭ４
はＭＯＳトランジスタ１をターンオンしてそのオン状態
を保持するための回路であり、トランジスタＱ３、Ｑ
４、Ｍ１およびＭ２は、ＭＯＳトランジスタ１をターン
オフしてそのオフ状態を保持するための回路である。Ｍ
ＯＳトランジスタ２についても同様である。
ンジスタＱ１〜Ｑ４、およびトランジスタＭ１〜Ｍ４か
ら構成され、ＭＯＳトランジスタ２の駆動回路は、トラ
ンジスタＱ５〜Ｑ８、およびトランジスタＭ５〜Ｍ８か
ら構成されている。これら２つの駆動回路は互いに同じ
構成である。トランジスタＱ１、Ｑ２、Ｍ３およびＭ４
はＭＯＳトランジスタ１をターンオンしてそのオン状態
を保持するための回路であり、トランジスタＱ３、Ｑ
４、Ｍ１およびＭ２は、ＭＯＳトランジスタ１をターン
オフしてそのオフ状態を保持するための回路である。Ｍ
ＯＳトランジスタ２についても同様である。
【０００６】スイッチング信号Ｓおよび／Ｓは、それぞ
れＭＯＳトランジスタ１およびＭＯＳトランジスタ２を
制御するための信号であり、基本的には互いに反転した
状態である。したがって、これらの信号により、ＭＯＳ
トランジスタ１およびＭＯＳトランジスタ２は、交互に
オン状態に駆動される。
れＭＯＳトランジスタ１およびＭＯＳトランジスタ２を
制御するための信号であり、基本的には互いに反転した
状態である。したがって、これらの信号により、ＭＯＳ
トランジスタ１およびＭＯＳトランジスタ２は、交互に
オン状態に駆動される。
【０００７】ＭＯＳトランジスタ１を駆動する回路の動
作を簡単に説明する。スイッチング信号Ｓとして「Ｈ」
が入力されると、トランジスタＱ１がオフ状態に保持さ
れると共に、トランジスタＭ１がオン状態となることに
よってトランジスタＱ２もオフ状態に保持される。した
がって、ＭＯＳトランジスタ１のゲートには電流は振り
込まれない。また、スイッチング信号Ｓとして「Ｈ」が
入力されると、トランジスタＭ２およびＭ３がそれぞれ
オン状態およびオフ状態となることによってトランジス
タＱ３がオン状態に保持されると共に、トランジスタＭ
４がオフ状態となることによりトランジスタＱ４もオン
状態に保持される。したがって、ＭＯＳトランジスタ１
のゲートから電流が引き抜かれる。これらの結果、ＭＯ
Ｓトランジスタ１は、オフ状態に保持される。
作を簡単に説明する。スイッチング信号Ｓとして「Ｈ」
が入力されると、トランジスタＱ１がオフ状態に保持さ
れると共に、トランジスタＭ１がオン状態となることに
よってトランジスタＱ２もオフ状態に保持される。した
がって、ＭＯＳトランジスタ１のゲートには電流は振り
込まれない。また、スイッチング信号Ｓとして「Ｈ」が
入力されると、トランジスタＭ２およびＭ３がそれぞれ
オン状態およびオフ状態となることによってトランジス
タＱ３がオン状態に保持されると共に、トランジスタＭ
４がオフ状態となることによりトランジスタＱ４もオン
状態に保持される。したがって、ＭＯＳトランジスタ１
のゲートから電流が引き抜かれる。これらの結果、ＭＯ
Ｓトランジスタ１は、オフ状態に保持される。
【０００８】一方、スイッチング信号Ｓとして「Ｌ」が
入力されると、トランジスタＱ１およびＱ２がオン状態
に保持されることにより、ＭＯＳトランジスタ１のゲー
トに電流が振り込まれ、同時に、トランジスタＱ３およ
びＱ４がオフ状態に保持される。この結果、ＭＯＳトラ
ンジスタ１は、オン状態に保持される。
入力されると、トランジスタＱ１およびＱ２がオン状態
に保持されることにより、ＭＯＳトランジスタ１のゲー
トに電流が振り込まれ、同時に、トランジスタＱ３およ
びＱ４がオフ状態に保持される。この結果、ＭＯＳトラ
ンジスタ１は、オン状態に保持される。
【０００９】ＭＯＳトランジスタ２を駆動する回路の動
作は、上述したＭＯＳトランジスタ１を駆動する回路の
それと同じである。したがって、スイッチング信号Ｓお
よび／Ｓとして互いに反転した状態が入力されると、Ｍ
ＯＳトランジスタ１およびＭＯＳトランジスタ２は交互
にオン状態に駆動される。
作は、上述したＭＯＳトランジスタ１を駆動する回路の
それと同じである。したがって、スイッチング信号Ｓお
よび／Ｓとして互いに反転した状態が入力されると、Ｍ
ＯＳトランジスタ１およびＭＯＳトランジスタ２は交互
にオン状態に駆動される。
【００１０】
【発明が解決しようとする課題】上述したように、ＭＯ
Ｓトランジスタ１およびＭＯＳトランジスタ２は基本的
に交互にオン状態に駆動されるが、もし、これら２つの
トランジスタが同時にオン状態になると、電源（入力電
圧Ｖin）と接地とが実質的に短絡される。このような短
絡が発生すると、ＭＯＳトランジスタ１およびＭＯＳト
ランジスタ２は過電流によって破壊される恐れがある。
このため、通常、このような短絡を回避するために、Ｍ
ＯＳトランジスタ１およびＭＯＳトランジスタ２が同時
にオン状態にならないように「デッドタイム」が設けら
れている。たとえば、ＭＯＳトランジスタ１をターンオ
ンする際には、その直前にＭＯＳトランジスタ２をター
ンオフしておく。
Ｓトランジスタ１およびＭＯＳトランジスタ２は基本的
に交互にオン状態に駆動されるが、もし、これら２つの
トランジスタが同時にオン状態になると、電源（入力電
圧Ｖin）と接地とが実質的に短絡される。このような短
絡が発生すると、ＭＯＳトランジスタ１およびＭＯＳト
ランジスタ２は過電流によって破壊される恐れがある。
このため、通常、このような短絡を回避するために、Ｍ
ＯＳトランジスタ１およびＭＯＳトランジスタ２が同時
にオン状態にならないように「デッドタイム」が設けら
れている。たとえば、ＭＯＳトランジスタ１をターンオ
ンする際には、その直前にＭＯＳトランジスタ２をター
ンオフしておく。
【００１１】このようなデッドタイムを設けた構成にお
いて、ＭＯＳトランジスタ１をターンオンすると、ＭＯ
Ｓトランジスタ２は既にターンオフされているので、点
Ｌxの電位は急激に上昇する。ここで、当業者には良く
知られているように、ＭＯＳトランジスタのドレイン・
ゲート間は、寄生のコンデンサ（容量）が存在する。し
たがって、ＭＯＳトランジスタ１のターンオンに際して
点Ｌx の電位が急激に上昇すると、その寄生コンデンサ
（容量）の存在により、ＭＯＳトランジスタ２のゲート
電位も上昇する。このとき、もし、ＭＯＳトランジスタ
２のゲート・ソース間の電位が、その閾値電圧を越える
と、ＭＯＳトランジスタ２はターンオンされる。すなわ
ち、この場合、スイッチング信号／Ｓが「オフ」を指示
しているにもかかわらず、ＭＯＳトランジスタ２がター
ンオンしてしまう。このような動作は、「誤点弧」と呼
ばれることがある。
いて、ＭＯＳトランジスタ１をターンオンすると、ＭＯ
Ｓトランジスタ２は既にターンオフされているので、点
Ｌxの電位は急激に上昇する。ここで、当業者には良く
知られているように、ＭＯＳトランジスタのドレイン・
ゲート間は、寄生のコンデンサ（容量）が存在する。し
たがって、ＭＯＳトランジスタ１のターンオンに際して
点Ｌx の電位が急激に上昇すると、その寄生コンデンサ
（容量）の存在により、ＭＯＳトランジスタ２のゲート
電位も上昇する。このとき、もし、ＭＯＳトランジスタ
２のゲート・ソース間の電位が、その閾値電圧を越える
と、ＭＯＳトランジスタ２はターンオンされる。すなわ
ち、この場合、スイッチング信号／Ｓが「オフ」を指示
しているにもかかわらず、ＭＯＳトランジスタ２がター
ンオンしてしまう。このような動作は、「誤点弧」と呼
ばれることがある。
【００１２】ＭＯＳトランジスタ２において上述のよう
な誤点弧が発生すると、ＭＯＳトランジスタ１は既にオ
ン状態になっているので、それら２つのトランジスタが
同時にオン状態になってしまう。そして、この状態は、
以下の動作によりＭＯＳトランジスタ２がターンオフさ
れると終了する。 (1) 点ＶL の電位の上昇により、トランジスタＭ６のゲ
ート・ソース間電圧がその閾値を越える。 (2) 上記(1) により、トランジスタＭ６がオン状態にな
る。 (3) 上記(2) により、トランジスタＱ７がオン状態な
る。 (4) 上記(3) により、トランジスタＱ８にベース電流が
流れ、トランジスタＱ８がターンオンする。 (5) 上記(4) により、ＭＯＳトランジスタ２のゲートか
ら電流が引き抜かれ、ＭＯＳトランジスタ２がターンオ
フする。
な誤点弧が発生すると、ＭＯＳトランジスタ１は既にオ
ン状態になっているので、それら２つのトランジスタが
同時にオン状態になってしまう。そして、この状態は、
以下の動作によりＭＯＳトランジスタ２がターンオフさ
れると終了する。 (1) 点ＶL の電位の上昇により、トランジスタＭ６のゲ
ート・ソース間電圧がその閾値を越える。 (2) 上記(1) により、トランジスタＭ６がオン状態にな
る。 (3) 上記(2) により、トランジスタＱ７がオン状態な
る。 (4) 上記(3) により、トランジスタＱ８にベース電流が
流れ、トランジスタＱ８がターンオンする。 (5) 上記(4) により、ＭＯＳトランジスタ２のゲートか
ら電流が引き抜かれ、ＭＯＳトランジスタ２がターンオ
フする。
【００１３】上記(1) 〜(5) の動作には、ある程度の時
間を要する。また、トランジスタＭ６の閾値が大きい場
合には、点ＶL の電位の上昇によってはトランジスタＭ
６は容易にはターンオンされない。この場合、ＭＯＳト
ランジスタ２は、比較的長い期間、オン状態を継続する
ことになる。
間を要する。また、トランジスタＭ６の閾値が大きい場
合には、点ＶL の電位の上昇によってはトランジスタＭ
６は容易にはターンオンされない。この場合、ＭＯＳト
ランジスタ２は、比較的長い期間、オン状態を継続する
ことになる。
【００１４】このように、従来の駆動回路では、互いに
接続された１組のスイッチング素子のうちの一方をター
ンオンした際に他方のスイッチング素子において誤点弧
が発生し、それにより１組のスイッチング素子が同時に
オン状態になると、その状態から短時間で抜け出すこと
ができなかった。或いは、その状態から抜け出すことが
できなかった。このような状態は、これらのスイッチン
グ素子に接続される回路（負荷）の動作を不安定にする
だけでなく、スイッチング素子自体を破壊に導く恐れが
ある。
接続された１組のスイッチング素子のうちの一方をター
ンオンした際に他方のスイッチング素子において誤点弧
が発生し、それにより１組のスイッチング素子が同時に
オン状態になると、その状態から短時間で抜け出すこと
ができなかった。或いは、その状態から抜け出すことが
できなかった。このような状態は、これらのスイッチン
グ素子に接続される回路（負荷）の動作を不安定にする
だけでなく、スイッチング素子自体を破壊に導く恐れが
ある。
【００１５】本発明の課題は、互いに接続された１組の
スイッチング素子の誤点弧を防止すること、あるいはそ
の誤点弧の影響を小さくすることである。
スイッチング素子の誤点弧を防止すること、あるいはそ
の誤点弧の影響を小さくすることである。
【００１６】
【課題を解決するための手段】本発明の駆動回路は、互
いに接続された第１および第２のスイッチング素子を駆
動する構成を前提とし、第１のスイッチング素子の制御
端子に接続されて制御信号に従ってその第１のスイッチ
ング素子の制御端子から電流を引き抜く電流引抜手段、
およびその電流引抜手段と第１および第２のスイッチン
グ素子との接続点との間に設けられるコンデンサを備え
る。電流引抜手段は、上記コンデンサを介して入力され
る信号に従って第１のスイッチング素子の制御端子から
電流を引き抜く。
いに接続された第１および第２のスイッチング素子を駆
動する構成を前提とし、第１のスイッチング素子の制御
端子に接続されて制御信号に従ってその第１のスイッチ
ング素子の制御端子から電流を引き抜く電流引抜手段、
およびその電流引抜手段と第１および第２のスイッチン
グ素子との接続点との間に設けられるコンデンサを備え
る。電流引抜手段は、上記コンデンサを介して入力され
る信号に従って第１のスイッチング素子の制御端子から
電流を引き抜く。
【００１７】上記構成によれば、第２のスイッチング素
子のスイッチングに際して、第１のスイッチング素子と
第２のスイッチング素子との接続点の電位が変化する
と、上記電流引抜手段には、上記コンデンサを介してそ
の旨を表す信号が入力される。電流引抜手段は、このコ
ンデンサを介した信号に従って第１のスイッチング素子
の制御端子から電流を引き抜く。このことにより、第１
のスイッチング素子は、強制的にターンオフされる。
子のスイッチングに際して、第１のスイッチング素子と
第２のスイッチング素子との接続点の電位が変化する
と、上記電流引抜手段には、上記コンデンサを介してそ
の旨を表す信号が入力される。電流引抜手段は、このコ
ンデンサを介した信号に従って第１のスイッチング素子
の制御端子から電流を引き抜く。このことにより、第１
のスイッチング素子は、強制的にターンオフされる。
【００１８】なお、本発明において、「互いに接続され
た」とは、２つのスイッチング素子が直接的に接続され
る構成だけではなく、電気的に接続されている場合を含
むものとする。
た」とは、２つのスイッチング素子が直接的に接続され
る構成だけではなく、電気的に接続されている場合を含
むものとする。
【００１９】上記構成において、電流引抜手段をトラン
ジスタで実現できる。この場合、上記コンデンサはその
トランジスタの制御端子に接続される。
ジスタで実現できる。この場合、上記コンデンサはその
トランジスタの制御端子に接続される。
【００２０】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。図１は、本実施形態の駆
動回路の適用例の構成図である。ここでは、本実施形態
の駆動回路が、ＤＣ／ＤＣコンバータに設けられたＭＯ
Ｓトランジスタ１およびＭＯＳトランジスタ２を駆動す
る構成を採り上げて説明する。
図面を参照しながら説明する。図１は、本実施形態の駆
動回路の適用例の構成図である。ここでは、本実施形態
の駆動回路が、ＤＣ／ＤＣコンバータに設けられたＭＯ
Ｓトランジスタ１およびＭＯＳトランジスタ２を駆動す
る構成を採り上げて説明する。
【００２１】このＤＣ／ＤＣコンバータは、入力電圧Ｖ
inから出力電圧Ｖout を生成して負荷に供給する構成で
ある。制御回路１１は、たとえば、出力電圧Ｖout をフ
ィードバック信号として受け取り、その電圧を予め設定
してある所定の値に保持するためのスイッチング信号Ｓ
および／Ｓを生成する。制御方式は、たとえば、ＰＷＭ
またはＰＦＭであり、この場合、スイッチング信号Ｓお
よび／Ｓは、それぞれパルス信号である。
inから出力電圧Ｖout を生成して負荷に供給する構成で
ある。制御回路１１は、たとえば、出力電圧Ｖout をフ
ィードバック信号として受け取り、その電圧を予め設定
してある所定の値に保持するためのスイッチング信号Ｓ
および／Ｓを生成する。制御方式は、たとえば、ＰＷＭ
またはＰＦＭであり、この場合、スイッチング信号Ｓお
よび／Ｓは、それぞれパルス信号である。
【００２２】駆動回路１２は、本発明に直接係わる回路
であり、スイッチング信号Ｓおよび／Ｓに従ってＭＯＳ
トランジスタ１およびＭＯＳトランジスタ２を駆動す
る。駆動回路１２は、スイッチング信号Ｓに従ってＭＯ
Ｓトランジスタ１を駆動するＭＯＳ駆動部１３、および
スイッチング信号／Ｓに従ってＭＯＳトランジスタ２を
駆動するＭＯＳ駆動部１４を備える。
であり、スイッチング信号Ｓおよび／Ｓに従ってＭＯＳ
トランジスタ１およびＭＯＳトランジスタ２を駆動す
る。駆動回路１２は、スイッチング信号Ｓに従ってＭＯ
Ｓトランジスタ１を駆動するＭＯＳ駆動部１３、および
スイッチング信号／Ｓに従ってＭＯＳトランジスタ２を
駆動するＭＯＳ駆動部１４を備える。
【００２３】スイッチング信号Ｓおよび／Ｓは、図２に
示すように、基本的には、互いに反転させられたパルス
信号である。ＭＯＳ駆動部１３は、スイッチング信号Ｓ
として「Ｈ」を受信するとＭＯＳトランジスタ１をオフ
状態に保持し、「Ｌ」を受信するとＭＯＳトランジスタ
１をオン状態に保持する。同様に、ＭＯＳ駆動部１４
は、スイッチング信号／Ｓとして「Ｈ」を受信するとＭ
ＯＳトランジスタ２をオフ状態に保持し、「Ｌ」を受信
するとＭＯＳトランジスタ２をオン状態に保持する。
示すように、基本的には、互いに反転させられたパルス
信号である。ＭＯＳ駆動部１３は、スイッチング信号Ｓ
として「Ｈ」を受信するとＭＯＳトランジスタ１をオフ
状態に保持し、「Ｌ」を受信するとＭＯＳトランジスタ
１をオン状態に保持する。同様に、ＭＯＳ駆動部１４
は、スイッチング信号／Ｓとして「Ｈ」を受信するとＭ
ＯＳトランジスタ２をオフ状態に保持し、「Ｌ」を受信
するとＭＯＳトランジスタ２をオン状態に保持する。
【００２４】スイッチング信号Ｓおよび／Ｓには、ＭＯ
Ｓトランジスタ１およびＭＯＳトランジスタ２を同時に
オン状態にしないようにするために、「デッドタイム」
が与えられている。このデッドタイムにより、ＭＯＳト
ランジスタ１がターンオンされる際にはその直前にＭＯ
Ｓトランジスタ２がターンオフされ、反対に、ＭＯＳト
ランジスタ２がターンオンされる際にはその直前にＭＯ
Ｓトランジスタ１がターンオフされる。
Ｓトランジスタ１およびＭＯＳトランジスタ２を同時に
オン状態にしないようにするために、「デッドタイム」
が与えられている。このデッドタイムにより、ＭＯＳト
ランジスタ１がターンオンされる際にはその直前にＭＯ
Ｓトランジスタ２がターンオフされ、反対に、ＭＯＳト
ランジスタ２がターンオンされる際にはその直前にＭＯ
Ｓトランジスタ１がターンオフされる。
【００２５】図３は、本実施形態の駆動回路の回路図で
ある。この駆動回路は、図５に示した従来の駆動回路
に、コンデンサＣx を設けた構成である。コンデンサＣ
x は、ＭＯＳトランジスタ１とＭＯＳトランジスタ２と
の接続点である点Ｌx と、ＭＯＳトランジスタ２のゲー
トから電流を引き抜くために設けられているトランジス
タＱ８のベースとの間に設けられている。コンデンサＣ
x の容量は、たとえば、入力電圧Ｖin、ＭＯＳトランジ
スタ１およびＭＯＳトランジスタ２に接続されるインダ
クタンスの大きさ、トランジスタＱ８の特性、およびＭ
ＯＳトランジスタ２の特性などにより決定する。
ある。この駆動回路は、図５に示した従来の駆動回路
に、コンデンサＣx を設けた構成である。コンデンサＣ
x は、ＭＯＳトランジスタ１とＭＯＳトランジスタ２と
の接続点である点Ｌx と、ＭＯＳトランジスタ２のゲー
トから電流を引き抜くために設けられているトランジス
タＱ８のベースとの間に設けられている。コンデンサＣ
x の容量は、たとえば、入力電圧Ｖin、ＭＯＳトランジ
スタ１およびＭＯＳトランジスタ２に接続されるインダ
クタンスの大きさ、トランジスタＱ８の特性、およびＭ
ＯＳトランジスタ２の特性などにより決定する。
【００２６】本実施形態の駆動回路の基本的な動作は、
図５を参照しながら説明した通りなので、ここでは、コ
ンデンサＣx の働きについてのみ説明する。なお、コン
デンサＣx は、ＭＯＳトランジスタ１のターンオン時
に、ＭＯＳトランジスタ２の誤点弧を防止すること、あ
るいはその誤点弧による悪影響を小さくすること目的と
して設けられている。したがって、ここでは、ＭＯＳト
ランジスタ１をターンオンする際の駆動回路１２の動作
を説明する。
図５を参照しながら説明した通りなので、ここでは、コ
ンデンサＣx の働きについてのみ説明する。なお、コン
デンサＣx は、ＭＯＳトランジスタ１のターンオン時
に、ＭＯＳトランジスタ２の誤点弧を防止すること、あ
るいはその誤点弧による悪影響を小さくすること目的と
して設けられている。したがって、ここでは、ＭＯＳト
ランジスタ１をターンオンする際の駆動回路１２の動作
を説明する。
【００２７】ＭＯＳトランジスタ１がターンオンされる
タイミングでは、図２を参照しながら説明したように、
スイッチング信号／Ｓは既に「Ｈ」になっており、ＭＯ
トランジスタ２はオフ状態になっている。この状態でス
イッチング信号Ｓが「Ｈ」から「Ｌ」に変化すると、図
５を参照しながら説明したように、トランジスタＱ２を
介してＭＯＳトランジスタ１のゲートに電流が振り込ま
れると共に、トランジスタＱ４がオフ状態になるので、
ＭＯＳトランジスタ１はターンオンされる。そして、こ
のターンオン動作により、点Ｌx の電位は急上昇する。
タイミングでは、図２を参照しながら説明したように、
スイッチング信号／Ｓは既に「Ｈ」になっており、ＭＯ
トランジスタ２はオフ状態になっている。この状態でス
イッチング信号Ｓが「Ｈ」から「Ｌ」に変化すると、図
５を参照しながら説明したように、トランジスタＱ２を
介してＭＯＳトランジスタ１のゲートに電流が振り込ま
れると共に、トランジスタＱ４がオフ状態になるので、
ＭＯＳトランジスタ１はターンオンされる。そして、こ
のターンオン動作により、点Ｌx の電位は急上昇する。
【００２８】点Ｌx の電位が上昇すると、図５を参照し
ながら説明したように、ＭＯＳトランジスタ２のドレイ
ン・ゲート間に存在する寄生コンデンサ（容量）の影響
によってＭＯＳトランジスタ２のゲートの電位も上昇す
るが、同時に、コンデンサＣx により、トランジスタＱ
８のベースの電位も上昇する。このことにより、トラン
ジスタＱ８は、そのベース電流が流れてターンオンさ
れ、ＭＯＳトランジスタ２のゲートから電流（電荷）を
引き抜く。この結果、ＭＯＳトランジスタ２のゲート・
ソース間電圧が減少するので、ＭＯＳトランジスタ２は
ターンオンされない。あるいは、上記寄生コンデンサ
（容量）の影響によりＭＯＳトランジスタ２がターンオ
ンされたとしても、トランジスタＱ８が即座にターンオ
ンされてＭＯＳトランジスタ２のゲートから電流を引き
抜くので、ＭＯＳトランジスタ２は極めて短時間のうち
にオフ状態に戻る。
ながら説明したように、ＭＯＳトランジスタ２のドレイ
ン・ゲート間に存在する寄生コンデンサ（容量）の影響
によってＭＯＳトランジスタ２のゲートの電位も上昇す
るが、同時に、コンデンサＣx により、トランジスタＱ
８のベースの電位も上昇する。このことにより、トラン
ジスタＱ８は、そのベース電流が流れてターンオンさ
れ、ＭＯＳトランジスタ２のゲートから電流（電荷）を
引き抜く。この結果、ＭＯＳトランジスタ２のゲート・
ソース間電圧が減少するので、ＭＯＳトランジスタ２は
ターンオンされない。あるいは、上記寄生コンデンサ
（容量）の影響によりＭＯＳトランジスタ２がターンオ
ンされたとしても、トランジスタＱ８が即座にターンオ
ンされてＭＯＳトランジスタ２のゲートから電流を引き
抜くので、ＭＯＳトランジスタ２は極めて短時間のうち
にオフ状態に戻る。
【００２９】このように、本実施形態の駆動回路では、
コンデンサＣx を設けたことによって、ＭＯＳトランジ
スタ２の誤点弧を防止できる。或いは、誤点弧が発生し
た場合であっても、その影響を極めて小さくすることが
できる。
コンデンサＣx を設けたことによって、ＭＯＳトランジ
スタ２の誤点弧を防止できる。或いは、誤点弧が発生し
た場合であっても、その影響を極めて小さくすることが
できる。
【００３０】なお、トランジスタＱ８は、そのオン状態
において、ＭＯＳトランジスタ２のゲートから電流を引
き抜いているが、このことは、ＭＯＳトランジスタ２の
ゲートの電位を制御していることと実質的に等価である
と言える。
において、ＭＯＳトランジスタ２のゲートから電流を引
き抜いているが、このことは、ＭＯＳトランジスタ２の
ゲートの電位を制御していることと実質的に等価である
と言える。
【００３１】図４は、本発明の効果を説明する図であ
る。ここでは、図３に示す本実施形態の駆動回路を、図
５に示した従来の駆動回路と比較する。従来の駆動回路
においては、図５を参照しながら説明したように、ＭＯ
Ｓトランジスタ１がターンオンされた後、トランジスタ
Ｍ６のターンオン、及びそれに起因するトランジスタＱ
７のターンオンを経てトランジスタＱ８がターンオンさ
れる。したがって、ＭＯＳトランジスタ１がターンオン
されてから、トランジスタＱ８がターンオンされてＭＯ
Ｓトランジスタ２のゲートから電流を引き抜くまでの時
間が短いとは言えず、この間にＭＯＳトランジスタ２を
介して大きな電流が流れてしまう恐れがあった。
る。ここでは、図３に示す本実施形態の駆動回路を、図
５に示した従来の駆動回路と比較する。従来の駆動回路
においては、図５を参照しながら説明したように、ＭＯ
Ｓトランジスタ１がターンオンされた後、トランジスタ
Ｍ６のターンオン、及びそれに起因するトランジスタＱ
７のターンオンを経てトランジスタＱ８がターンオンさ
れる。したがって、ＭＯＳトランジスタ１がターンオン
されてから、トランジスタＱ８がターンオンされてＭＯ
Ｓトランジスタ２のゲートから電流を引き抜くまでの時
間が短いとは言えず、この間にＭＯＳトランジスタ２を
介して大きな電流が流れてしまう恐れがあった。
【００３２】これに対して、本実施形態の駆動回路で
は、ＭＯＳトランジスタ１がターンオンされると、即座
にトランジスタＱ８のベース電流が流れてトランジスタ
Ｑ８がターンオンする。このため、ＭＯＳトランジスタ
１がターンオンされてから、ＭＯＳトランジスタ２のゲ
ートから電流が引き抜かれるまでの時間が短く、この期
間には、ＭＯＳトランジスタ２を介して電流は流れない
か、流れたとしても微小である。なお、本実施形態で
は、図４に示すように、トランジスタＱ７がターンオフ
されることなくトランジスタＱ８がターンオンされるこ
とがある。
は、ＭＯＳトランジスタ１がターンオンされると、即座
にトランジスタＱ８のベース電流が流れてトランジスタ
Ｑ８がターンオンする。このため、ＭＯＳトランジスタ
１がターンオンされてから、ＭＯＳトランジスタ２のゲ
ートから電流が引き抜かれるまでの時間が短く、この期
間には、ＭＯＳトランジスタ２を介して電流は流れない
か、流れたとしても微小である。なお、本実施形態で
は、図４に示すように、トランジスタＱ７がターンオフ
されることなくトランジスタＱ８がターンオンされるこ
とがある。
【００３３】上記実施例では、１組のスイッチング素子
としてＭＯＳトランジスタを使用する構成を示したが、
ＩＧＢＴ等の他の電圧駆動型の素子であってもよいし、
あるいは、電流駆動型の半導体素子であってもよい。
としてＭＯＳトランジスタを使用する構成を示したが、
ＩＧＢＴ等の他の電圧駆動型の素子であってもよいし、
あるいは、電流駆動型の半導体素子であってもよい。
【００３４】また、上記実施例では、１組のスイッチン
グ素子うちの一方の制御端子から電流を引き抜くための
手段として、バイポーラトランジスタを用いているが、
本発明はこの構成に限定されるものではない。実施例の
バイポーラトランジスタ以外にも、本発明のために新た
に設けたコンデンサを介して入力される信号に従ってそ
のスイッチング素子の制御端子から電流を引き抜く回路
であれば同等の効果が得られる。
グ素子うちの一方の制御端子から電流を引き抜くための
手段として、バイポーラトランジスタを用いているが、
本発明はこの構成に限定されるものではない。実施例の
バイポーラトランジスタ以外にも、本発明のために新た
に設けたコンデンサを介して入力される信号に従ってそ
のスイッチング素子の制御端子から電流を引き抜く回路
であれば同等の効果が得られる。
【００３５】さらに、上記実施例では、一適用例として
ＤＣ／ＤＣコンバータを採り上げて説明したが、本発明
は、この構成に限定されるものではなく、互いに接続さ
れる１組のスイッチング素子を交互に駆動する回路に広
く適用できる。
ＤＣ／ＤＣコンバータを採り上げて説明したが、本発明
は、この構成に限定されるものではなく、互いに接続さ
れる１組のスイッチング素子を交互に駆動する回路に広
く適用できる。
【００３６】
【発明の効果】互いに接続される１組のスイッチング素
子を交互に駆動する際に、一方のスイッチング素子のタ
ーンオンに起因して発生する他方のスイッチング素子の
誤点弧を防ぐことができる。或いは、その誤点弧の影響
を小さくできる。よって、その１組のスイッチング素子
に接続される回路の動作が安定し、また、それらスイッ
チング素子に過電流が流れることはない
子を交互に駆動する際に、一方のスイッチング素子のタ
ーンオンに起因して発生する他方のスイッチング素子の
誤点弧を防ぐことができる。或いは、その誤点弧の影響
を小さくできる。よって、その１組のスイッチング素子
に接続される回路の動作が安定し、また、それらスイッ
チング素子に過電流が流れることはない
【図１】本実施形態の駆動回路の適用例の構成図であ
る。
る。
【図２】駆動回路に与えられるスイッチング信号の一例
を示す図である。
を示す図である。
【図３】本実施形態の駆動回路の回路図である。
【図４】本発明の効果を説明する図である。
【図５】互いに接続された１組のスイッチング素子およ
びその駆動回路の従来の一構成例の回路図である。
びその駆動回路の従来の一構成例の回路図である。
１、２ ＭＯＳトランジスタ １１ 制御回路 １２ 駆動回路 １３、１４ ＭＯＳ駆動部
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０３Ｋ 17/687 Ｈ０３Ｋ 17/687 Ｆ
Claims (3)
- 【請求項１】 互いに接続された第１および第２のスイ
ッチング素子を駆動する回路であって、 上記第１のスイッチング素子の制御端子に接続され、制
御信号に従って上記第１のスイッチング素子の制御端子
から電流を引き抜く電流引抜手段と、 その電流引抜手段と、上記第１および第２のスイッチン
グ素子との接続点との間に設けられるコンデンサを備
え、 上記電流引抜手段が、上記コンデンサを介して入力され
る信号に従って上記第１のスイッチング素子の制御端子
から電流を引き抜く駆動回路。 - 【請求項２】 上記電流引抜手段がトランジスタであ
り、上記コンデンサはそのトランジスタの制御端子に接
続される請求項１に記載の駆動回路。 - 【請求項３】 互いに接続された第１および第２の電圧
駆動型スイッチング素子を駆動する回路であって、 上記第１のスイッチング素子のゲートに接続され、制御
信号に従って上記第１のスイッチング素子のゲート電位
を変化させる電位制御手段と、 その電位制御手段と、上記第１および第２のスイッチン
グ素子との接続点との間に設けられるコンデンサを備
え、 上記電位制御手段が、上記コンデンサを介して入力され
る信号に従って上記第１のスイッチング素子のゲート電
位を変化させる駆動回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10081638A JPH11285239A (ja) | 1998-03-27 | 1998-03-27 | スイッチング素子を駆動する回路 |
| US09/275,150 US6229339B1 (en) | 1998-03-27 | 1999-03-24 | Circuit for driving switching element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10081638A JPH11285239A (ja) | 1998-03-27 | 1998-03-27 | スイッチング素子を駆動する回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11285239A true JPH11285239A (ja) | 1999-10-15 |
Family
ID=13751894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10081638A Withdrawn JPH11285239A (ja) | 1998-03-27 | 1998-03-27 | スイッチング素子を駆動する回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6229339B1 (ja) |
| JP (1) | JPH11285239A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002044941A (ja) * | 2000-07-27 | 2002-02-08 | Fdk Corp | Ｄｃ−ｄｃコンバータ |
| JP2008054425A (ja) * | 2006-08-24 | 2008-03-06 | Seiko Instruments Inc | スイッチングレギュレータ |
| JP2010212888A (ja) * | 2009-03-09 | 2010-09-24 | Toyota Motor Corp | 半導体素子の駆動装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066963A (en) * | 1997-09-29 | 2000-05-23 | Cypress Semiconductor Corp | MOS output driver, and circuit and method of controlling same |
| KR100532415B1 (ko) * | 2003-01-10 | 2005-12-02 | 삼성전자주식회사 | 돌발지터 정보를 차단할 수 있는 동기루프 회로 및 이의돌발지터 정보 차단방법 |
| ES2223280B2 (es) * | 2003-07-14 | 2005-11-01 | Electronica De Balastos,S.L. | Sistema de manejo de la parte alta (hsd) de un dispositivo semipuente o puente para un circuito electronico de conmutacion. |
| FR2927738B1 (fr) * | 2008-02-19 | 2013-01-04 | Alstom Transport Sa | Dispositif et circuit de commande d'un composant electronique de puissance, procede de pilotage et allumeur associes. |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3323446A1 (de) * | 1983-06-29 | 1985-01-10 | Siemens AG, 1000 Berlin und 8000 München | Eingangssignalpegelwandler fuer eine mos-digitalschaltung |
| US4855622A (en) * | 1987-12-18 | 1989-08-08 | North American Philips Corporation, Signetics Division | TTL compatible switching circuit having controlled ramp output |
| US5008568A (en) * | 1989-01-24 | 1991-04-16 | Integrated Device Technology, Inc. | CMOS output driver |
| JP3142018B2 (ja) * | 1992-03-12 | 2001-03-07 | 日本テキサス・インスツルメンツ株式会社 | 負荷駆動回路 |
-
1998
- 1998-03-27 JP JP10081638A patent/JPH11285239A/ja not_active Withdrawn
-
1999
- 1999-03-24 US US09/275,150 patent/US6229339B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002044941A (ja) * | 2000-07-27 | 2002-02-08 | Fdk Corp | Ｄｃ−ｄｃコンバータ |
| JP2008054425A (ja) * | 2006-08-24 | 2008-03-06 | Seiko Instruments Inc | スイッチングレギュレータ |
| JP2010212888A (ja) * | 2009-03-09 | 2010-09-24 | Toyota Motor Corp | 半導体素子の駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6229339B1 (en) | 2001-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7205821B2 (en) | Driver for switching circuit and drive method | |
| US6674268B2 (en) | Swithing regulator utilizing seperate integrated circuits for driving each switch | |
| US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| JP2639325B2 (ja) | 定電圧発生回路 | |
| US7459945B2 (en) | Gate driving circuit and gate driving method of power MOSFET | |
| US20020125920A1 (en) | Half-bridge gate driver circuit | |
| US6963498B2 (en) | Bootstrap capacitor refresh circuit | |
| JPS6261420A (ja) | 充電ポンプ回路 | |
| JP2004520794A (ja) | 同期式ｄｃ−ｄｃコンバータ | |
| EP0703667A1 (en) | An integrated control circuit with a level shifter for switching an electronic switch | |
| JP4925719B2 (ja) | ゲート駆動回路 | |
| JPH11285239A (ja) | スイッチング素子を駆動する回路 | |
| JP2000253693A (ja) | モータ・コントローラの集積回路ゲート・ドライバ用シュート・スルー防止回路 | |
| JP7472645B2 (ja) | 駆動回路内蔵型パワーモジュール | |
| JP3608472B2 (ja) | 出力回路 | |
| EP0531941B1 (en) | Method and driver for power field-effect switches with refreshed power supply providing stable on/off switching | |
| US6813169B2 (en) | Inverter device capable of reducing through current | |
| US5565715A (en) | Method and apparatus for logic signal level translation to a semiconductor switch | |
| JPH05199093A (ja) | Ｐ−チヤネル電界効果トランジスタ駆動回路 | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| CN113630112A (zh) | 在不同电压域之间传输信号的电路和传输信号的对应方法 | |
| US11777497B1 (en) | Efficiency concept for driving a PMOS and NMOS full-bridge power stage | |
| JP3174273B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2003133924A (ja) | ハイサイドスイッチ駆動電源 | |
| US20220173734A1 (en) | Drive circuit and drive system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |