JPH1175375A - 三相パルス幅変調波形生成装置 - Google Patents
三相パルス幅変調波形生成装置Info
- Publication number
- JPH1175375A JPH1175375A JP9234612A JP23461297A JPH1175375A JP H1175375 A JPH1175375 A JP H1175375A JP 9234612 A JP9234612 A JP 9234612A JP 23461297 A JP23461297 A JP 23461297A JP H1175375 A JPH1175375 A JP H1175375A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- register
- pwm
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 マイコンの処理能力に対する負担を低減し、
幅広いインバータ用途に対応できるようにする。 【解決手段】 Ｕ相，Ｕ逆相，Ｖ相，Ｖ逆相，Ｗ相，Ｗ
逆相からなる三相６出力ＰＷＭ信号を生成する三相ＰＷ
Ｍ波形生成装置であって、各相用の波形生成部６におい
て生成する各相のＰＷＭ信号をキャリア周期期間中、Ｈ
レベル固定あるいはＬレベル固定に設定する場合に、各
相のＰＷＭ信号生成用データを保持する各相用の比較用
レジスタ２の内容と各相の出力極性を比較して、三相６
出力ＰＷＭ信号を反転切替制御する出力極性制御回路13
を備え、ポート出力レジスタ16，ポート出力モードレジ
スタ18への書き込み頻度を低減せしめ、各部を制御する
マイコンの処理能力に対する負担を低減させる。
幅広いインバータ用途に対応できるようにする。 【解決手段】 Ｕ相，Ｕ逆相，Ｖ相，Ｖ逆相，Ｗ相，Ｗ
逆相からなる三相６出力ＰＷＭ信号を生成する三相ＰＷ
Ｍ波形生成装置であって、各相用の波形生成部６におい
て生成する各相のＰＷＭ信号をキャリア周期期間中、Ｈ
レベル固定あるいはＬレベル固定に設定する場合に、各
相のＰＷＭ信号生成用データを保持する各相用の比較用
レジスタ２の内容と各相の出力極性を比較して、三相６
出力ＰＷＭ信号を反転切替制御する出力極性制御回路13
を備え、ポート出力レジスタ16，ポート出力モードレジ
スタ18への書き込み頻度を低減せしめ、各部を制御する
マイコンの処理能力に対する負担を低減させる。
Description
【０００１】
【発明の属する技術分野】本発明は、交流電動機などを
可変速する電圧型パルス幅変調(ＰＷＭ)インバータの制
御装置、特にＩＧＢＴ(Insulated Gate Bipolar Transi
stor)などの高速スイッチング素子を使用したインバー
タに用いられる三相ＰＷＭ波形生成装置に関する。
可変速する電圧型パルス幅変調(ＰＷＭ)インバータの制
御装置、特にＩＧＢＴ(Insulated Gate Bipolar Transi
stor)などの高速スイッチング素子を使用したインバー
タに用いられる三相ＰＷＭ波形生成装置に関する。
【０００２】
【従来の技術】図３は従来の三相ＰＷＭ波形生成装置に
おけるＵ相とＵ逆相(以下、／Ｕ相と記す)のＰＷＭ信号
生成部分の構成を示すブロック図である。
おけるＵ相とＵ逆相(以下、／Ｕ相と記す)のＰＷＭ信号
生成部分の構成を示すブロック図である。
【０００３】図３において、101はアップダウンカウン
タ、102は図示しないマイコン(マイクロコンピュータ)
により書き込まれるＵ相のＰＷＭ信号生成用データを保
持する比較用レジスタ、103は比較器、104はカウントク
ロック、105は短絡防止用の遅延回路、106はＵ相波形，
／Ｕ相波形を生成する波形生成部、107は出力停止信
号、108は比較器103の一致検出信号、109はアップダウ
ンのカウント方向信号、110は遅延回路105の遅延信号で
ある。
タ、102は図示しないマイコン(マイクロコンピュータ)
により書き込まれるＵ相のＰＷＭ信号生成用データを保
持する比較用レジスタ、103は比較器、104はカウントク
ロック、105は短絡防止用の遅延回路、106はＵ相波形，
／Ｕ相波形を生成する波形生成部、107は出力停止信
号、108は比較器103の一致検出信号、109はアップダウ
ンのカウント方向信号、110は遅延回路105の遅延信号で
ある。
【０００４】さらに、113はポート出力レジスタ、114は
ポート出力データ、115はポート出力モードレジスタ、1
16はポート出力モード信号、117，118は、ポート出力モ
ード信号116によってポート出力データ114と波形生成部
106との出力のいずれかを選択して、Ｕ相波形111あるい
は／Ｕ相波形112を出力する出力選択部である。
ポート出力データ、115はポート出力モードレジスタ、1
16はポート出力モード信号、117，118は、ポート出力モ
ード信号116によってポート出力データ114と波形生成部
106との出力のいずれかを選択して、Ｕ相波形111あるい
は／Ｕ相波形112を出力する出力選択部である。
【０００５】なお、Ｕ相と／Ｕ相のＰＷＭ信号111，112
は、それぞれインバータのＵ相，／Ｕ相のパワー素子に
対応する。また、Ｖ相とＶ逆相(以下、／Ｖ相と記す)の
ＰＷＭ信号生成部分の構成およびＷ相とＷ逆相(以下、
／Ｗ相と記す)のＰＷＭ信号生成部分の構成についても
同様であるため、その説明を省略するが、アップダウン
カウンタ101については三相共用である。
は、それぞれインバータのＵ相，／Ｕ相のパワー素子に
対応する。また、Ｖ相とＶ逆相(以下、／Ｖ相と記す)の
ＰＷＭ信号生成部分の構成およびＷ相とＷ逆相(以下、
／Ｗ相と記す)のＰＷＭ信号生成部分の構成についても
同様であるため、その説明を省略するが、アップダウン
カウンタ101については三相共用である。
【０００６】以上のように構成された三相ＰＷＭ波形生
成装置について、Ｕ相を例として以下その動作について
説明する。
成装置について、Ｕ相を例として以下その動作について
説明する。
【０００７】三相ＰＷＭ波形を発生するには、まず、ア
ップダウンカウンタ101をカウントクロック104でカウン
ト動作させる。そして、マイコンにより書き換え可能な
比較用レジスタ102によって保持されているＵ相のＰＷ
Ｍ信号生成用データとアップダウンカウンタ101の内容
が一致した場合、比較器103から一致検出信号108が出力
され、短絡防止用のデッドタイムを生成する遅延回路10
5に入力される。波形生成部106に対して、アップダウン
カウンタ101からアップダウンのカウント方向信号109
と、比較器103からの一致検出信号108と、遅延回路105
からの遅延信号110が入力され、波形生成部106はＵ相波
形111，／Ｕ相波形112を生成する。出力停止信号107
は、システム異常時にＩＧＢＴなどのパワー素子を保護
するための制御信号である。
ップダウンカウンタ101をカウントクロック104でカウン
ト動作させる。そして、マイコンにより書き換え可能な
比較用レジスタ102によって保持されているＵ相のＰＷ
Ｍ信号生成用データとアップダウンカウンタ101の内容
が一致した場合、比較器103から一致検出信号108が出力
され、短絡防止用のデッドタイムを生成する遅延回路10
5に入力される。波形生成部106に対して、アップダウン
カウンタ101からアップダウンのカウント方向信号109
と、比較器103からの一致検出信号108と、遅延回路105
からの遅延信号110が入力され、波形生成部106はＵ相波
形111，／Ｕ相波形112を生成する。出力停止信号107
は、システム異常時にＩＧＢＴなどのパワー素子を保護
するための制御信号である。
【０００８】前記従来の構成においてインバータ位相が
π／３で電圧ベクトルの組み合わせが変化する鋸波変調
方式の三相ＰＷＭ波形の一例を図４に示す。図４におい
て、ＴＤ，ＴＥ，ＴＦはそれぞれキャリア周期である。
π／３で電圧ベクトルの組み合わせが変化する鋸波変調
方式の三相ＰＷＭ波形の一例を図４に示す。図４におい
て、ＴＤ，ＴＥ，ＴＦはそれぞれキャリア周期である。
【０００９】
【発明が解決しようとする課題】しかしながら、前記従
来の三相ＰＷＭ波形生成装置において、図４に示す三相
ＰＷＭ波形を実現するためには、出力極性が正相である
ＴＤのキャリア周期の間は、そのキャリア周期の始めに
入力手段により前記比較用レジスタ１０２に対してＵ相
用のＰＷＭ信号生成用データを書き込めば、インバータ
位相がπ／３の間は、比較用レジスタ１０２の内容との
一致検出により、Ｕ相，／Ｕ相のＰＷＭ信号が繰り返し
出力されるが、ＴＥとＴＦのキャリア周期では、まず、
出力極性が逆相であるＴＥのキャリア周期においてＵ相
をＨレベルにし、出力極性が正相である次のＴＦのキャ
リア周期においてＵ相をＬレベルに固定する必要があ
る。
来の三相ＰＷＭ波形生成装置において、図４に示す三相
ＰＷＭ波形を実現するためには、出力極性が正相である
ＴＤのキャリア周期の間は、そのキャリア周期の始めに
入力手段により前記比較用レジスタ１０２に対してＵ相
用のＰＷＭ信号生成用データを書き込めば、インバータ
位相がπ／３の間は、比較用レジスタ１０２の内容との
一致検出により、Ｕ相，／Ｕ相のＰＷＭ信号が繰り返し
出力されるが、ＴＥとＴＦのキャリア周期では、まず、
出力極性が逆相であるＴＥのキャリア周期においてＵ相
をＨレベルにし、出力極性が正相である次のＴＦのキャ
リア周期においてＵ相をＬレベルに固定する必要があ
る。
【００１０】そのため、Ｕ相波形を生成するには、キャ
リア周期が正相から逆相、あるいは逆相から正相に切り
替わる際に、前記ポート出力モードレジスタ１１５のポ
ート出力モード信号１１６を、波形生成部１０６の出力
によりポート出力レジスタ１１３のポート出力データ１
１４に切り替えてＵ相をＨレベルあるいはＬレベルを出
力する必要がある。
リア周期が正相から逆相、あるいは逆相から正相に切り
替わる際に、前記ポート出力モードレジスタ１１５のポ
ート出力モード信号１１６を、波形生成部１０６の出力
によりポート出力レジスタ１１３のポート出力データ１
１４に切り替えてＵ相をＨレベルあるいはＬレベルを出
力する必要がある。
【００１１】実際には前記制御処理をソフトウエアによ
って行っているため、マイコンなどの演算処理部におけ
る処理能力に対する負担が大きいという問題がある。こ
の問題は、Ｖ相，／Ｖ相，Ｗ相，／Ｗ相のＰＷＭ信号の
生成においても同様である。
って行っているため、マイコンなどの演算処理部におけ
る処理能力に対する負担が大きいという問題がある。こ
の問題は、Ｖ相，／Ｖ相，Ｗ相，／Ｗ相のＰＷＭ信号の
生成においても同様である。
【００１２】また、インバータの低騒音化や制御性向上
のため、キャリア周波数を高くしようとすると、演算処
理部への負担が増々大きくなるという問題を有してい
た。
のため、キャリア周波数を高くしようとすると、演算処
理部への負担が増々大きくなるという問題を有してい
た。
【００１３】本発明は、前記従来の問題を解決し、演算
処理部の処理能力に対する負担を極めて低減し、幅広い
インバータ用途に対応できる三相ＰＷＭ波形生成装置を
提供することを目的とする。
処理部の処理能力に対する負担を極めて低減し、幅広い
インバータ用途に対応できる三相ＰＷＭ波形生成装置を
提供することを目的とする。
【００１４】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、一定の周波数でカウント動作を行うアッ
プダウンカウンタと、マイコンなどから入力されるＵ
相，Ｖ相，Ｗ相のＰＷＭ信号生成用データをそれぞれ保
持するＵ相用，Ｖ相用，Ｗ相用のレジスタと、アップダ
ウンカウンタの内容とＵ相，Ｖ相，Ｗ相の各ＰＷＭ信号
生成用データをそれぞれ保持するＵ相用，Ｖ相用，Ｗ相
用の各レジスタの内容とが一致したことを検出するＵ相
用，Ｖ相用，Ｗ相用の比較器と、前記各部を制御する演
算処理部とを備え、Ｕ相，／Ｕ相，Ｖ相，／Ｖ相，Ｗ
相，／Ｗ相からなる三相６出力ＰＷＭ信号を生成する三
相ＰＷＭ波形生成装置において、ＰＷＭ信号生成用デー
タを保持するＵ相用，Ｖ相用，Ｗ相用の各レジスタの内
容と前記Ｕ相，Ｖ相，Ｗ相の出力極性とを比較し、前記
三相６出力ＰＷＭ信号を反転切替制御する出力極性制御
回路を備えることによって、出力ポート部分におけるポ
ート出力レジスタ，ポート出力モードレジスタへの書き
込み頻度を著しく低減させることを可能にし、演算処理
部の処理能力に対する負担を低減させたものである。
め、本発明は、一定の周波数でカウント動作を行うアッ
プダウンカウンタと、マイコンなどから入力されるＵ
相，Ｖ相，Ｗ相のＰＷＭ信号生成用データをそれぞれ保
持するＵ相用，Ｖ相用，Ｗ相用のレジスタと、アップダ
ウンカウンタの内容とＵ相，Ｖ相，Ｗ相の各ＰＷＭ信号
生成用データをそれぞれ保持するＵ相用，Ｖ相用，Ｗ相
用の各レジスタの内容とが一致したことを検出するＵ相
用，Ｖ相用，Ｗ相用の比較器と、前記各部を制御する演
算処理部とを備え、Ｕ相，／Ｕ相，Ｖ相，／Ｖ相，Ｗ
相，／Ｗ相からなる三相６出力ＰＷＭ信号を生成する三
相ＰＷＭ波形生成装置において、ＰＷＭ信号生成用デー
タを保持するＵ相用，Ｖ相用，Ｗ相用の各レジスタの内
容と前記Ｕ相，Ｖ相，Ｗ相の出力極性とを比較し、前記
三相６出力ＰＷＭ信号を反転切替制御する出力極性制御
回路を備えることによって、出力ポート部分におけるポ
ート出力レジスタ，ポート出力モードレジスタへの書き
込み頻度を著しく低減させることを可能にし、演算処理
部の処理能力に対する負担を低減させたものである。
【００１５】
【発明の実施の形態】本発明の請求項１に記載の発明
は、一定の周波数でクロックカウント動作を行うアップ
ダウンカウンタと、入力されるＵ相のパルス幅変調信号
生成用データを保持するＵ相用レジスタと、入力される
Ｖ相のパルス幅変調信号生成用データを保持するＶ相用
レジスタと、入力されるＷ相のパルス幅変調信号生成用
データを保持するＷ相用レジスタと、前記アップダウン
カウンタの内容と前記Ｕ相用レジスタの内容とを比較し
て一致したことを検出するＵ相用比較器と、前記アップ
ダウンカウンタの内容と前記Ｖ相用レジスタの内容とを
比較して一致したことを検出するＶ相用比較器と、前記
アップダウンカウンタの内容と前記Ｗ相用レジスタの内
容とを比較して一致したことを検出するＷ相用比較器
と、前記各部を制御する演算処理部とを備え、Ｕ相，／
Ｕ相，Ｖ相，／Ｖ相，Ｗ相，／Ｗ相からなる三相６出力
パルス幅変調信号を生成する三相パルス幅変調波形生成
装置において、前記各レジスタの内容と前記Ｕ相，Ｖ
相，Ｗ相の出力極性を比較し、前記三相６出力パルス幅
変調信号を反転切替制御する出力極性制御回路を備えた
ことを特徴とするものであり、この構成によって、ある
任意のキャリア周期の出力を、その出力の極性がキャリ
ア周期間で切り替わる場合においても、一つ前のキャリ
ア周期の時間において容易に設定することができる。
は、一定の周波数でクロックカウント動作を行うアップ
ダウンカウンタと、入力されるＵ相のパルス幅変調信号
生成用データを保持するＵ相用レジスタと、入力される
Ｖ相のパルス幅変調信号生成用データを保持するＶ相用
レジスタと、入力されるＷ相のパルス幅変調信号生成用
データを保持するＷ相用レジスタと、前記アップダウン
カウンタの内容と前記Ｕ相用レジスタの内容とを比較し
て一致したことを検出するＵ相用比較器と、前記アップ
ダウンカウンタの内容と前記Ｖ相用レジスタの内容とを
比較して一致したことを検出するＶ相用比較器と、前記
アップダウンカウンタの内容と前記Ｗ相用レジスタの内
容とを比較して一致したことを検出するＷ相用比較器
と、前記各部を制御する演算処理部とを備え、Ｕ相，／
Ｕ相，Ｖ相，／Ｖ相，Ｗ相，／Ｗ相からなる三相６出力
パルス幅変調信号を生成する三相パルス幅変調波形生成
装置において、前記各レジスタの内容と前記Ｕ相，Ｖ
相，Ｗ相の出力極性を比較し、前記三相６出力パルス幅
変調信号を反転切替制御する出力極性制御回路を備えた
ことを特徴とするものであり、この構成によって、ある
任意のキャリア周期の出力を、その出力の極性がキャリ
ア周期間で切り替わる場合においても、一つ前のキャリ
ア周期の時間において容易に設定することができる。
【００１６】以下、本発明の実施の形態について、図
１，図２を用いて説明する。
１，図２を用いて説明する。
【００１７】図１は本発明の一実施形態を説明するため
の三相ＰＷＭ波形生成装置の構成を示すブロック図であ
って、本例ではＵ相，Ｖ相，Ｗ相の三相中におけるＵ相
とその／Ｕ相に係るＰＷＭ信号生成部分の構成のみを示
してあり、他相は同様の構成であるので省略した。
の三相ＰＷＭ波形生成装置の構成を示すブロック図であ
って、本例ではＵ相，Ｖ相，Ｗ相の三相中におけるＵ相
とその／Ｕ相に係るＰＷＭ信号生成部分の構成のみを示
してあり、他相は同様の構成であるので省略した。
【００１８】図１において、１はアップダウンカウンタ
であり、カウントクロック４でカウント動作させる。そ
して、後述する各部の各種動作を制御する演算処理手段
かつ入力手段としてのマイコンによって書き換え可能な
比較用レジスタ２により保持されているＵ相のＰＷＭ信
号生成用データとアップダウンカウンタ１の内容とが一
致した場合、比較器３から一致検出信号８が出力され、
短絡防止用のデッドタイムを生成する遅延回路５に入力
される。
であり、カウントクロック４でカウント動作させる。そ
して、後述する各部の各種動作を制御する演算処理手段
かつ入力手段としてのマイコンによって書き換え可能な
比較用レジスタ２により保持されているＵ相のＰＷＭ信
号生成用データとアップダウンカウンタ１の内容とが一
致した場合、比較器３から一致検出信号８が出力され、
短絡防止用のデッドタイムを生成する遅延回路５に入力
される。
【００１９】波形生成部６には、アップダウンカウンタ
１からのアップダウンのカウント方向信号９と、比較器
３からの一致検出信号８と、遅延回路５からの遅延信号
10とが入力される。出力極性制御回路13は、ある任意の
キャリア周期中に次のキャリア周期の極性を反転制御す
る場合に作動し、比較用レジスタ２において次のキャリ
ア周期中に出力するＵ相のＨレベル固定あるいはＬレベ
ル固定用のＵ相のＰＷＭ信号生成用データが保持されて
いる場合に、そのＵ相のＰＷＭ信号生成用のデータ信号
22と次のキャリア周期の極性を比較して、出力制御信号
14を波形生成部６に入力することにより、Ｕ相波形11，
／Ｕ相波形12を生成する。また、出力極性制御回路13
は、ある任意のキャリア周期中にＵ相がＨレベルに固定
されており、その次のキャリア周期でＵ相がＨレベル固
定のままで出力極性が反転した場合においても作動し、
出力制御信号15を遅延回路５に入力することにより短絡
防止用のデッドタイムを生成させる。出力停止信号７
は、システム異常時にＩＧＢＴなどのパワー素子を保護
するための制御信号である。
１からのアップダウンのカウント方向信号９と、比較器
３からの一致検出信号８と、遅延回路５からの遅延信号
10とが入力される。出力極性制御回路13は、ある任意の
キャリア周期中に次のキャリア周期の極性を反転制御す
る場合に作動し、比較用レジスタ２において次のキャリ
ア周期中に出力するＵ相のＨレベル固定あるいはＬレベ
ル固定用のＵ相のＰＷＭ信号生成用データが保持されて
いる場合に、そのＵ相のＰＷＭ信号生成用のデータ信号
22と次のキャリア周期の極性を比較して、出力制御信号
14を波形生成部６に入力することにより、Ｕ相波形11，
／Ｕ相波形12を生成する。また、出力極性制御回路13
は、ある任意のキャリア周期中にＵ相がＨレベルに固定
されており、その次のキャリア周期でＵ相がＨレベル固
定のままで出力極性が反転した場合においても作動し、
出力制御信号15を遅延回路５に入力することにより短絡
防止用のデッドタイムを生成させる。出力停止信号７
は、システム異常時にＩＧＢＴなどのパワー素子を保護
するための制御信号である。
【００２０】図２は前記構成の三相ＰＷＭ波形発生装置
においてインバータ位相がπ／３であって、電圧ベクト
ルの組み合わせが変化する鋸波変調方式の三相ＰＷＭ波
形の一例を示し、図１の出力極性制御回路13の動作を図
２を参照して説明する。
においてインバータ位相がπ／３であって、電圧ベクト
ルの組み合わせが変化する鋸波変調方式の三相ＰＷＭ波
形の一例を示し、図１の出力極性制御回路13の動作を図
２を参照して説明する。
【００２１】図２において、ＴＡのキャリア周期では、
キャリア周期の始めにおいてマイコンにより比較用レジ
スタ２にＵ相波形11のＰＷＭ信号生成用データを書き込
めば、インバータ位相がπ／３の間は、アップダウンカ
ウンタ１と比較用レジスタ２の内容との一致検出によ
り、Ｕ相波形11と／Ｕ相波形12が繰り返し出力される。
キャリア周期の始めにおいてマイコンにより比較用レジ
スタ２にＵ相波形11のＰＷＭ信号生成用データを書き込
めば、インバータ位相がπ／３の間は、アップダウンカ
ウンタ１と比較用レジスタ２の内容との一致検出によ
り、Ｕ相波形11と／Ｕ相波形12が繰り返し出力される。
【００２２】次に、ＴＢのキャリア周期の極性を反転さ
せ、ＴＢのキャリア周期およびＴＣのキャリア周期のＵ
相波形11と／Ｕ相波形12を得たい場合は、ＴＡのキャリ
ア周期中に出力極性制御回路13における極性トグルビッ
トのデータと比較用レジスタ２のデータをマイコンによ
りＨレベルに固定に設定すれば、ＴＢのキャリア周期お
よびＴＣのキャリア周期において所望のＵ相波形11と／
Ｕ相波形12を容易に生成することができる。また、ＴＢ
のキャリア周期、ＴＣのキャリア周期中のＵ相波形11を
ＬレベルからＨレベルを切り替えたい場合においても、
同様の手順によって比較用レジスタ２のデータをマイコ
ンによりＬレベルに固定するように設定すれば、所望の
Ｕ相波形，／Ｕ相波形を出力することができる。
せ、ＴＢのキャリア周期およびＴＣのキャリア周期のＵ
相波形11と／Ｕ相波形12を得たい場合は、ＴＡのキャリ
ア周期中に出力極性制御回路13における極性トグルビッ
トのデータと比較用レジスタ２のデータをマイコンによ
りＨレベルに固定に設定すれば、ＴＢのキャリア周期お
よびＴＣのキャリア周期において所望のＵ相波形11と／
Ｕ相波形12を容易に生成することができる。また、ＴＢ
のキャリア周期、ＴＣのキャリア周期中のＵ相波形11を
ＬレベルからＨレベルを切り替えたい場合においても、
同様の手順によって比較用レジスタ２のデータをマイコ
ンによりＬレベルに固定するように設定すれば、所望の
Ｕ相波形，／Ｕ相波形を出力することができる。
【００２３】なお、前記説明ではＵ相波形を例として説
明したが、Ｖ相，Ｗ相波形についてもＵ相波形と同様に
実現することができる。また、三角波変調方式について
も同様に実現することができることは言うまでもない。
明したが、Ｖ相，Ｗ相波形についてもＵ相波形と同様に
実現することができる。また、三角波変調方式について
も同様に実現することができることは言うまでもない。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
マイコンなどの演算処理部の処理能力に対する負担を最
小限にとどめながら、幅広いインバータ制御用途に最適
に対応でき、かつ信頼性の高い三相ＰＷＭ波形生成装置
を提供することができる。
マイコンなどの演算処理部の処理能力に対する負担を最
小限にとどめながら、幅広いインバータ制御用途に最適
に対応でき、かつ信頼性の高い三相ＰＷＭ波形生成装置
を提供することができる。
【図１】本発明の一実施形態を説明するための三相ＰＷ
Ｍ波形生成装置の要部の構成を示すブロック図である。
Ｍ波形生成装置の要部の構成を示すブロック図である。
【図２】図１の装置における鋸波変調方式の三相ＰＷＭ
波形の一例を示す図である。
波形の一例を示す図である。
【図３】従来の三相ＰＷＭ波形生成装置における要部の
構成を示すブロック図である。
構成を示すブロック図である。
【図４】従来の装置による三相ＰＷＭ波形の一例を示す
図である。
図である。
１…アップダウンカウンタ、 ２…比較用レジスタ、
３…比較器、 ４…カウントクロック、 ５…遅延回
路、 ６…波形生成部、 ７…出力停止信号、 ８…一
致検出信号、 ９…カウント方向信号、 10…遅延信
号、 11…Ｕ相波形、12…／Ｕ相波形、 13…出力極性
制御回路、 14，15…出力制御信号、 16…ポート出力
レジスタ、 17…ポート出力データ、 18…ポート出力
モードレジスタ、 19…ポート出力モード信号、 20，
21…出力選択部、 22…比較用レジスタ２のデータ信
号。
３…比較器、 ４…カウントクロック、 ５…遅延回
路、 ６…波形生成部、 ７…出力停止信号、 ８…一
致検出信号、 ９…カウント方向信号、 10…遅延信
号、 11…Ｕ相波形、12…／Ｕ相波形、 13…出力極性
制御回路、 14，15…出力制御信号、 16…ポート出力
レジスタ、 17…ポート出力データ、 18…ポート出力
モードレジスタ、 19…ポート出力モード信号、 20，
21…出力選択部、 22…比較用レジスタ２のデータ信
号。
Claims (1)
- 【請求項１】 一定の周波数でクロックカウント動作を
行うアップダウンカウンタと、入力されるＵ相のパルス
幅変調信号生成用データを保持するＵ相用レジスタと、
入力されるＶ相のパルス幅変調信号生成用データを保持
するＶ相用レジスタと、入力されるＷ相のパルス幅変調
信号生成用データを保持するＷ相用レジスタと、前記ア
ップダウンカウンタの内容と前記Ｕ相用レジスタの内容
とを比較して一致したことを検出するＵ相用比較器と、
前記アップダウンカウンタの内容と前記Ｖ相用レジスタ
の内容とを比較して一致したことを検出するＶ相用比較
器と、前記アップダウンカウンタの内容と前記Ｗ相用レ
ジスタの内容とを比較して一致したことを検出するＷ相
用比較器と、前記各部を制御する演算処理部とを備え、
Ｕ相，Ｕ逆相，Ｖ相，Ｖ逆相，Ｗ相，Ｗ逆相からなる三
相６出力パルス幅変調信号を生成する三相パルス幅変調
波形生成装置において、 前記各レジスタの内容と前記Ｕ相，Ｖ相，Ｗ相の出力極
性を比較し、前記三相６出力パルス幅変調信号を反転切
替制御する出力極性制御回路を備えたことを特徴とする
三相パルス幅変調波形生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9234612A JPH1175375A (ja) | 1997-08-29 | 1997-08-29 | 三相パルス幅変調波形生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9234612A JPH1175375A (ja) | 1997-08-29 | 1997-08-29 | 三相パルス幅変調波形生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1175375A true JPH1175375A (ja) | 1999-03-16 |
Family
ID=16973781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9234612A Pending JPH1175375A (ja) | 1997-08-29 | 1997-08-29 | 三相パルス幅変調波形生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1175375A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7250740B2 (en) | 2003-10-09 | 2007-07-31 | Nec Electronics Corporation | Method and apparatus for generating pulse-width modulated waveform |
| US7288916B2 (en) | 2002-12-25 | 2007-10-30 | Nec Electronics Corporation | Pulse width modulation signal generating apparatus having two dead times for on-timings |
-
1997
- 1997-08-29 JP JP9234612A patent/JPH1175375A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7288916B2 (en) | 2002-12-25 | 2007-10-30 | Nec Electronics Corporation | Pulse width modulation signal generating apparatus having two dead times for on-timings |
| US7250740B2 (en) | 2003-10-09 | 2007-07-31 | Nec Electronics Corporation | Method and apparatus for generating pulse-width modulated waveform |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5178799B2 (ja) | モータ制御装置 | |
| US7250740B2 (en) | Method and apparatus for generating pulse-width modulated waveform | |
| JPH05292753A (ja) | Ｐｗｍインバータの電流検出方法 | |
| Parasiliti et al. | Low cost phase current sensing in DSP based AC drives | |
| JP3677497B2 (ja) | パルス幅変調波形発生装置及び３相パルス幅変調波形発生装置 | |
| JP3808583B2 (ja) | インバータ装置 | |
| JP2000270591A (ja) | 電気モータのチョッピング通電制御装置 | |
| JP3350010B2 (ja) | ３相パルス幅変調波形発生装置 | |
| JP4135132B2 (ja) | Ｐｗｍ制御装置 | |
| JP3404230B2 (ja) | 三相ｐｗｍ波形発生装置 | |
| JPH1175375A (ja) | 三相パルス幅変調波形生成装置 | |
| JPH07163189A (ja) | モータのｐｗｍ制御装置 | |
| JP3244845B2 (ja) | Ｐｗｍインバータの制御方法およびそれを使用する制御装置 | |
| JPH09215375A (ja) | インバータ装置 | |
| JPH05300785A (ja) | 同期電動機の制御装置 | |
| KR100216868B1 (ko) | 전압형 인버터의 스위칭 회로 및 그 제어 방법 | |
| JPH0698557A (ja) | パルス幅変調制御インバータの制御回路 | |
| JP2001258287A (ja) | モータ駆動装置及び集積回路装置 | |
| JPH11122938A (ja) | Ｐｗｍパルス生成回路とそれを用いた制御システム | |
| JP4257484B2 (ja) | Ｐｗｍ発生装置 | |
| JP4419312B2 (ja) | 半導体電力変換器 | |
| JPH0389868A (ja) | インバータのデッドタイム補償回路 | |
| JP2676058B2 (ja) | モータ駆動回路 | |
| JP3815034B2 (ja) | 共振形インバータ装置 | |
| JP2001136750A (ja) | ３レベルｎｐｃインバータのｐｗｍパルス発生回路 |