JP4135132B2 - Ｐｗｍ制御装置 - Google Patents
Ｐｗｍ制御装置 Download PDFInfo
- Publication number
- JP4135132B2 JP4135132B2 JP2002077679A JP2002077679A JP4135132B2 JP 4135132 B2 JP4135132 B2 JP 4135132B2 JP 2002077679 A JP2002077679 A JP 2002077679A JP 2002077679 A JP2002077679 A JP 2002077679A JP 4135132 B2 JP4135132 B2 JP 4135132B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- output
- circuit
- register
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Inverter Devices (AREA)
- Control Of Ac Motors In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、交流電動機等を可変速する電圧型ＰＷＭインバータ、特にＩＧＢＴ等の高速スイッチング素子を使用したインバータに用いられるＰＷＭ制御装置に関する。
【０００２】
【従来の技術】
図３は従来のＰＷＭ制御装置の構成を示すブロック図である。キャリア周波数設定レジスタ３はＰＷＭ信号の周波数が設定されるレジスタで、演算回路１より出力されたキャリア周波数のデータがデータバス１ａを経由してキャリア周波数設定レジスタ３に接続され、演算回路１より出力された書き込み信号１ｃにより書き込まれる。Ｕ相ＰＷＭ設定レジスタ４はＵ相のＰＷＭ信号発生用データを保持するレジスタで、演算回路１から出力されたＵ相のＰＷＭ信号発生用データがデータバス１ａを経由してＵ相ＰＷＭ設定レジスタ４に接続され、演算回路１から出力された書き込み信号１ｄにより書き込まれる。Ｖ相ＰＷＭ設定レジスタ５はＶ相のＰＷＭ信号発生用データを保持するレジスタで、演算回路１から出力されたＶ相のＰＷＭ信号発生用データがデータバス１ａを経由してＶ相ＰＷＭ設定レジスタ５に接続され、演算回路１から出力された書き込み信号１ｅにより書き込まれる。Ｗ相ＰＷＭ設定レジスタ６はＷ相のＰＷＭ信号発生用データを保持するレジスタで、演算回路１から出力されたＷ相のＰＷＭ信号発生用データがデータバス１ａを経由してＷ相ＰＷＭ設定レジスタ６に接続され、演算回路１から出力された書き込み信号１ｆにより書き込まれる。
【０００３】
キャリア発生回路１５はアップダウンカウンタで構成され、キャリア周波数設定レジスタ３の出力データ３ａとカウントクロック１６を入力し、カウンタ値１５ｃとキャリア周波数レジスタ３ａと一致したときオーバフロー信号１５ａ、またカウンタ値１５ｃが０と一致したときにアンダフロー信号１５ｂを出力する。ＰＷＭ信号発生回路１９はＵ相ＰＷＭ信号発生回路１９ａとＶ相ＰＷＭ信号発生回路１９ｃとＷ相ＰＷＭ信号発生回路１９ｅからなる。Ｕ相比較器はカウンタ値１５ｃとＵ相ＰＷＭ設定レジスタ出力４ａを比較し、Ｕ相ＰＷＭ信号１９ｂを出力する。Ｕ相ＰＷＭ信号１９ｂはゲートドライバ回路２０に接続されＵ相、／Ｕ相の信号を生成し不図示のＩＧＢＴのゲートに印加されてる。Ｖ相比較器はカウンタ値１５ｃとＶ相ＰＷＭ設定レジスタ出力５ａを比較し、Ｖ相ＰＷＭ信号１９ｄを出力する。Ｖ相ＰＷＭ信号１９ｄはゲートドライバ回路２０に接続されＶ相、／Ｖ相の信号を生成し不図示のＩＧＢＴのゲートに印加されてる。Ｗ相比較器はカウンタ値１５ｃとＷ相ＰＷＭ設定レジスタ出力６ａを比較し、Ｗ相ＰＷＭ信号１９ｅを出力する。Ｗ相ＰＷＭ信号１９ｅはゲートドライバ回路２０に接続されＷ相、／Ｗ相の信号を生成し不図示のＩＧＢＴのゲートに印加されてる。ゲートドライバ出力２０ａ、２０ｂ、２０ｃは電動機２２に接続される。
【０００４】
ＡＤ変換器１３、１４は前記ゲートドライバ出力の例えば２０ａ、２０ｂの２相に接続さた電流変成器２１ａ、２１ｂ出力が接続されている。Ｕ相ＡＤデータレジスタ７は前記演算回路１から出力されるＵ相ＡＤデータ読み出し信号１ｇとデータバス１ａに接続され前記ＡＤ変換器出力１３ａに接続されている。Ｖ相ＡＤデータレジスタ８は前記演算回路１から出力されるＶ相ＡＤデータ読み出し信号１ｈとデータバス１ａに接続され前記ＡＤ変換器出力１４ａに接続されている。
なお、演算回路１により各ＰＷＭ設定レジスタ４、５、６に書き込まれるＰＷＭ設定レジスタデータは生成したいＰＷＭ波形の組合せによって決まり、ＰＷＭ信号のＨ（ハイレベル）期間、Ｌ（ローレベル）期間を設定するためのデータである。また、キャリア発生回路１５は三相共用である。
【０００５】
次に、上記従来のＰＷＭ発生装置の動作について説明する。ＰＷＭ波形を発生するにはまず、キャリア発生回路１５をカウントクロック１６でカウント動作させる。そして、演算回路１により書き換え可能なＵ相ＰＷＭ設定レジスタ４に保持されているＵ相のＰＷＭ設定レジスタ出力４ａにカウンタ値１５ｃの内容が一致した場合、比較器からＵ相ＰＷＭ信号１９ｂが出力される。同様にして発生するＰＷＭ信号１９ｄ、１９ｆはゲートドライバ回路２０に接続されて誘導電動機２２を駆動している。また、演算回路１はキャリア周波数設定レジスタ３にＰＷＭ信号発生の周期のデータを書き込むと、ＰＷＭの比較周期が変更される。大きな値を入れればパルスが発生する周期が長くなり、小さな値を入れるとパルス発生の周期が短くなる。
【０００６】
ここで、三角波変調方式の場合の信号波形図を図４に示しておく。この図４では、オーバフロー信号１５ａは、キャリア周波数設定レジスタの出力データ３ａとカウンタ値１５ｃとが一致したときにＬ（ローレベル）とし、アンダフロー信号１５ｂはカウンタ値１５ｃが０に一致したときにＬ（ローレベル）としている。
また、各相のＰＷＭ設定レジスタ４、５、６およびキャリア周波数設定レジスタ３への書き込みは常にキャリアの山または谷の手前で行っている。
さらにＡＤ変換開始信号は演算回路から一定周期で出力され、出力されるタイミングはキャリアの山または谷の直後で行っている。ＡＤ変換処理、ＰＷＭ演算処理が終わるとオーバフロー信号１５ａとアンダフロー信号１５ｂの発生を計数する監視処理になる。監視処理ではオーバフロー信号１５ａとアンダフロー信号１５ｂの発生数が設定計数になるとＡＤ変換開始信号を発生している。キャリア周波数設定の変更は例えばキャリアの上限周波数設定値の整数倍が設定されているため、キャリア周波数の変更があってもオーバフロー信号１５ａとアンダフロー信号１５ｂの数を計数する上限を変更することで、ＡＤ変換開始信号が一定周期に保たれている。
【０００７】
【発明が解決しようとする課題】
上記従来のＰＷＭ発生装置では、各相ＡＤデータレジスタ７、８の読み出しとキャリア周波数設定レジスタ３とＰＷＭ設定レジスタ４〜６およびＡＤ変換器への変換開始信号１ｉへの書き込みを行うために演算回路１は常にオーバフロー信号１５ａアンダフロー信号１５ｂを監視してＡＤ変換開始信号を発生させ、各相ＡＤデータレジスタ７、８の読み出しを行い、前記電流データ７ａ，８ａを用いてＰＷＭ演算処理した後に各設定レジスタ３、４、５、６にデータを書き込んでいた。したがって、キャリア発生回路１５のカウンタ値１５ｃの内容とＰＷＭ設定レジスタ４〜６の内容との比較検出により各相のＰＷＭ信号１９ｂ、１９ｄ、１９ｆが繰り返し出力されているが、キャリア周期が短くなるとＰＷＭ信号を生成するために行われるＰＷＭ演算処理時間中にオーバフロー信号１５ａまたはアンダフロー信号１５ｂが発生するため、監視処理で前記１５ａ，１５ｂを計数することが出来ないため、演算回路１の処理能力に対する負担が大きいという問題がある。すなわち、高精度にＰＷＭ出力を制御するには一定周期でＡＤ変換開始信号発生させ、ＡＤ変換データレジスタを読み出し、ＰＷＭ設定レジスタ４〜６およびキャリア周波数設定レジスタ３への書き込みデータを高速に演算し、この結果を書き込む必要がある。
【０００８】
キャリア同期出力型ＰＷＭ制御装置は低速ではキャリア周波数を下げ変調方式は３相変調、高速ではキャリア周波数を上げ（３／２倍）変調方式は２相変調で制御するためにキャリア周波数を可変している。一般的な制御はサンプリング周期を一定としているため、キャリア周期が変更されても電流検出及び電圧指令更新の周期が一定になるようになっている。
図４では、誘導電動機２２を低速運転から高速運転を行う際のＡＤ変換開始信号とキャリア周波数とＰＷＭ波形はＵ相で、ＰＷＭ設定レジスタ４へ書き込みがあった場合のみ図示されているが、実際には３相分のＰＷＭ設定データ４ａ、５ａ、６ａとキャリア比較値がＰＷＭ演算処理中に演算され各レジスタ３、４、５へ書き込まれている。このような波形が何サイクルも出力される。この１サイクル毎にオーバフロー信号１５ａおよびアンダフロー信号１５ｂを演算回路１で頻繁に計数し、所望の計数値に達すると、ＡＤ変換開始信号を発生しＡＤ変換器１３，１４の各相ＡＤデータ値を読み出し、各レジスタ３、４、５、６にデータを書き込み、比較器で一致を検出して各相のＰＷＭ信号１９ｂ、１９ｄ、１９ｆを実現する必要がある。これらＡＤ変換の開始信号出力、各レジスタ７、８の読み出しおよび各レジスタ３、４、５、６へ設定値を書き込むために演算回路１はこれらの処理を次のオーバフロー信号１５ａおよびアンダフロー信号１５ｂが発生する前に行う必要があった。さもなければ、周波数を上げれず、高速運転もできなくるという問題があった。
また、インバータの低騒音化のため、キャリア周波数を高くすると、ＰＷＭ演算処理に制限がでて演算回路への負担がますます大きくなること、高精度な制御ができないという問題を有していた。
【０００９】
本発明はこれらの問題点を解決するためになされたものであり、その目的は上記従演算回路の処理能力に対する負担を低減し、演算回路による高精度なＡＤ変換開始タイミングを実現し、高キャリアにおいてＰＷＭ演算処理時間制限を無くし、演算回路の処理能力に対する負担を低減し、幅広いインバータ用途に対応できるＰＷＭ制御装置を提供することにある。
即ち、ある任意のキャリア周期におけるＰＷＭ信号のデータを１つ前のサンプリング周期中において設定でき、演算回路がキャリア発生回路から出力されるオーバフロー信号およびアンダフロー信号の監視による処理時間をなくし、インバータ装置のその他の機能のための多くの処理時間を提供できるようにする。また、キャリア周波数の高速化においても、幅広いインバータ用途に対応できるＰＷＭ波形を生成することができるようにする。さらに、ＰＷＭ制御装置の運転中にキャリア周波数を変更した場合でも、各相のＰＷＭ信号のパルス幅を高精度に制御し、安定したＰＷＭ信号の波形を生成する。
【００１０】
【課題を解決するための手段】
上記問題点を解決するため本発明のＰＷＭ発生装置は、演算回路から出力される値とキャリア発生回路出力との比較データからパルス幅変調を行うＰＷＭ制御装置であって、前記演算回路から出力される複数の設定データを保持する第１段目の複数のレジスタと、前記キャリア発生回路の山谷を計数するキャリア山谷カウンタ回路と、前記キャリア山谷カウンタ回路は前記キャリア山谷カウンタ回路に設定される値と前記キャリア山谷カウンタ値とが一致したときキャリア山谷カウンタ回路信号を出力し、前記第１段目の複数のレジスタ出力をキャリア山谷カウンタ回路出力信号で保持する第２段目の複数のレジスタと、前記キャリア発生回路出力のカウンタ値と前記第２段目のレジスタ出力とを比較する比較器と、電動機電流を検出する電流検出器とを備えたＰＷＭ制御装置において、
前記キャリア山谷カウンタ回路出力信号に同期して、前記キャリア山谷カウンタ回路設定値の最下位信号が”Ｌ”の場合前回出力を反転し、”Ｈ”の場合前回出力を継続するキャリア状態信号とすることを特徴とするものである。
また、前記キャリア山谷カウンタ回路出力信号に同期して、ＡＤ変換器を起動し前記電流検出器により電流検出するものである。
また、前記第２段目のレジスタをキャリアカウンタ周波数値レジスタとし、前記キャリア山谷カウンタ回路出力信号に同期してキャリア周波数を更新することを特徴とするものである。
また、前記第２段目のレジスタを比較値レジスタとし、前記キャリア山谷カウンタ回路出力信号に同期して電圧指令である比較器レジスタ値を更新することを特徴とするものである。
【００１１】
【発明の実施の形態】
次に、本発明の実施の形態について図面に基づいて説明する。図１は本発明の一実施形態のＰＷＭ制御装置におけるＰＷＭ信号生成部分の構成を示すブロック図である。キャリア周波数設定レジスタ３、Ｕ相ＰＷＭ設定レジスタ４、Ｖ相ＰＷＭ設定レジスタ５、Ｗ相ＰＷＭ設定レジスタ６、Ｕ相ＡＤデータレジスタ７、Ｖ相ＡＤデータレジスタ８、キャリア発生回路１５、カウントクロック１６、ＰＷＭ発生回路１９、ゲートドライバ２０、電流検出器２１、電動機２２は図３に示したものと同じである。本発明のＰＷＭ制御装置では第１段目の複数のレジスタとしてキャリア山谷カウンタ設定レジスタ２、キャリア周波数レジスタ設定レジスタ３、Ｕ相ＰＷＭ設定レジスタ４、Ｖ相ＰＷＭ設定レジスタ５、Ｗ相ＰＷＭ設定レジスタ６が割り当てられている。
【００１２】
一方キャリア山谷カウンタ値レジスタ１７は初期値がありこの値とオーバフロー信号１５ａとアンダフロー信号１５ｂの発生数が一致したときキャリア山谷カウンタ回路出力であるキャリア山谷カウンタ回路出力信号を出力する。キャリア山谷カウンタ回路出力信号で前記第１段目の複数のレジスタ出力を第２段目の複数のレジスタにラッチしている。第２段目の複数のレジスタとしてキャリア山谷カウンタ値レジスタ１７、キャリア周波数レジスタ値レジスタ９、Ｕ相比較値レジスタ１０、Ｖ相ＰＷＭ比較値レジスタ１１、Ｗ相ＰＷＭ比較値レジスタ１２が割り当てられている。また、Ｕ相ＰＷＭ発生回路１９ａ、Ｖ相ＰＷＭ発生回路１９ｃ、Ｗ相ＰＷＭ発生回路１９ｅはそれぞれＵ相ＰＷＭ比較値レジスタ１０、Ｖ相ＰＷＭ比較値レジスタ１１、Ｗ相ＰＷＭ比較値レジスタ１２の出力データ１０ａ、１１ａ、１２ａをカウンタ値１５ｃと比較し、Ｕ相ＰＷＭ信号１９ｂ、Ｖ相ＰＷＭ信号１９ｄ、Ｗ相ＰＷＭ信号１９ｆを出力する。また前記キャリア山谷カウンタ回路出力信号はＡＤ変換器１３、１４の変換開始端子に接続されており、キャリア山谷カウンタ回路出力信号が発生するたびにＡＤ変換を行いその結果が１３ａ、１４ａから出力される。Ｕ相ＡＤデータレジスタ７、Ｖ相ＡＤデータレジスタ８は前記１３ａ、１４ａを保持しており演算回路１は読み出し信号１ｇ、１ｈでデータバス１ａを経由して行われている。
【００１３】
このように構成されたＰＷＭ制御装置の動作について説明する。まず、キャリア発生回路１５をカウントクロック１６でカウント動作させる。そして、キャリア山谷カウンタの初期値動作により最初にキャリア山谷カウンタ回路出力信号１８ａが出力される。キャリア山谷カウンタ回路出力信号でＡＤ変換器１３、１４は動作し演算回路１はこれらのデータをデータバス１から読み出し信号１ｇ、１ｈで読み出す。読み出したデータにより演算回路１はＰＷＭ演算を行い次のキャリア山谷カウンタ回路出力信号で有効になる各データをキャリア山谷カウンタ設定レジスタ２、キャリア周波数レジスタ設定レジスタ３、Ｕ相ＰＷＭ設定レジスタ４、Ｖ相ＰＷＭ設定レジスタ５、Ｗ相ＰＷＭ設定レジスタ６へ書き込んでいる。
【００１４】
まず、ＰＷＭ信号発生の周波数のデータ３が設定された場合の動作について説明する。キャリア周波数を変更する場合、まず演算部からキャリア周波数設定レジスタ３にデータが書き込まれる。キャリア山谷カウンタ回路出力信号が発生すると、キャリア周波数設定値レジスタ９の値はキャリア周波数設定レジスタ出力３ａを保持し、キャリア発生回路は前記レジスタ出力９ａの値に従う周波数となる。したがって、周波数は演算回路から出力されて最初に来るキャリア山谷カウンタ回路出力信号で更新される。
【００１５】
次に、各相のＰＷＭ設定が更新された場合の動作について説明する。各相ＰＷＭ比較データの演算結果がＰＷＭ設定レジスタ４、５、６に順次書き込まれ、キャリア山谷カウンタ回路出力信号が発生すると、各相比較値レジスタ１０、１１、１２の値は前記ＰＷＭ設定レジスタ出力４ａ、５ａ、６ａを保持し、ＰＷＭ発生回路１９は前記レジスタ出力１０ａ、１１ａ、１２ａの値に従うＰＷＭ生成を行う。したがって、ＰＷＭ設定値およびキャリア周波数設定が行われた場合、演算結果が出力されて最初に来るキャリア山谷カウンタ回路出力信号で更新される。
図２は、本実施形態において、低速運転から高速運転になるときのキャリア周波数設定とＰＷＭ設定が行われた場合のキャリア発生回路１５とＵ相のＰＷＭ発生回路１９ａの波形を示す。オーバフロー信号１５ａ、アンダフロー信号１５ｂおよび各レジスタへの書き込み信号は通常時“Ｈ”であり、動作時は例えばカウントクロック１パルス分の“Ｌ”パルスとしている。
【００１６】
図２を参照しながら図１のＰＷＭ制御装置の動作をより詳しく説明する。図２において、キャリア発生回路１５がカウントクロック１６で動作しているとき演算回路１はＰＷＭ発生を制御するために様々な演算を常に繰り返している。ＰＷＭ演算はこれらの中の１つの処理である。ＰＷＭ演算が行われると、その過程でキャリア山谷カウンタ設定値とキャリア周波数値とＰＷＭ比較値が演算され、第１段目の複数のレジスタであるキャリア山谷カウンタ設定レジスタ２、キャリア周波数設定レジスタ３、Ｕ相ＰＷＭ設定レジスタ４、Ｖ相ＰＷＭ設定レジスタ５、Ｗ相ＰＷＭ設定レジスタ６に計算結果が書き込まれる。書きこまれたレジスタ出力は第２段目の複数のレジスタにそれぞれ接続されており、キャリア山谷カウンタ回路出力信号の発生と共に第２段目の複数のレジスタであるキャリア山谷カウンタ値レジスタ１７、キャリア周波値レジスタ９、Ｕ相比較値レジスタ１０、Ｖ相比較値レジスタ１１、Ｗ相比較値レジスタ１２に保持される。
【００１７】
キャリア山谷カウンタ回路１８はキャリア山谷カウンタ設定レジスタ２に書きこまれた値を、キャリア山谷カウンタ回路出力信号でキャリア山谷カウンタ値レジスタ１７にロードするが、初期起動時はレジスタ２、１７は“０”に初期化されており、最初のキャリアの開始でキャリア山谷カウンタ回路出力１８ａ（第３信号）が出力される。またその他の第１段目および第２段目の複数のレジスタも所定の値に初期化されている。初期値により発生したキャリア山谷カウンタ回路出力信号でＡＤ変換を開始し、演算回路１はＵ相Ｖ相の電流値より１回目のＰＷＭ演算を行い、図ではＵ相ＰＷＭのみ値を変更している。変更されたＵ相ＰＷＭ設定レジスタ４はキャリア山谷カウンタ出力であるキャリア山谷カウンタ回路出力信号が出力されると、Ｕ相比較値レジスタ１０に保持され、次段のＵ相ＰＷＭ発生回路１９ａでキャリアカウンタ値１５ｃと比較されＵ相ＰＷＭ信号１９ｂが発生する。次に高速運転にするためにキャリア周波数を上げたのが２回目の演算処理で当該処理が終了後にキャリア山谷カウンタ設定レジスタ２に“１”、キャリア周波数設定レジスタ３に前回値の１／２の設定値およびＵ相ＰＷＭ設定レジスタ４へ所望のデータが書き込まれている。そしてこれらの書き込みが第２段目のレジスタに保持されるのは図中のキャリアが最初に発生する谷となる。これ以降キャリア周期は１／２になる。また、キャリア山谷カウンタ設定は“１”となり、アンダフロー信号、オーバフロー信号を２回数えると、キャリア山谷カウンタ回路出力信号を出力するため前回と同じ周期を保つことができる。
【００１８】
またキャリア状態信号は前記キャリア山谷カウンタ回路出力信号に同期して前記キャリア山谷カウンタ回路設定値の最下位信号が”Ｌ”の場合前回出力を反転し”Ｈ”の場合前回出力を継続するがこの信号が“Ｈ”のとき次にキャリア山谷カウンタ回路出力信号が発生するのはキャリアの山で、“Ｌ”のとき次にキャリア山谷カウンタ回路出力信号が発生するのはキャリアの谷であることを示す信号で、次のＰＷＭパタンがキャリアの山谷どちらで有効になるかが解るため、より高度なＰＷＭ制御ができる。
【００１９】
このように、サンプリング周期を持ったキャリア山谷カウンタ回路出力信号でキャリア山谷カウンタ設定レジスタ、キャリア周波数設定レジスタ、Ｕ相ＰＷＭ設定レジスタ、Ｖ相ＰＷＭ設定レジスタ、Ｗ相ＰＷＭ設定レジスタの更新ができるため、演算回路１によるキャリア発生回路１５およびＰＷＭ発生回路１９へキャリア周波数設定値や各相のＰＷＭ設定値を書き込むタイミングを検出する間での待ち時間を低減し、演算回路１の処理能力に対する負担を低減し、幅広いインバータ用途に対応できるＰＷＭ波形を生成することができる。
なお、上記実施形態では、Ｕ相波形について説明したが、Ｖ相およびＷ相波形についてもＵ相波形と同様に実現できることはいうまでもない。
【００２０】
【発明の効果】
以上説明したように本発明は、電流値をもとに演算回路１で演算処理されたデータを一時的に保持する第１段目の複数のレジスタと、オーバフロー信号１５ａとアンダフロー信号１５ｂの発生数を計数するキャリア山谷カウンタと、キャリア山谷カウンタ値レジスタ出力１７ａとキャリア山谷カウンタ値とが一致した場合出力されるキャリア山谷カウンタ回路出力信号１８ａと、前記第１段目の複数のレジスタＡを前記キャリア山谷カウンタ回路出力信号で保持する第２段目の複数のレジスタＢと、キャリア山谷カウンタ値レジスタの最下位信号が”Ｌ”の場合前回出力を反転し”Ｈ”の場合前回出力を継続するキャリア状態信号とを設けたことにより、ある任意のキャリア周期におけるＰＷＭ信号のデータを１つ前のサンプリング周期中において設定でき、演算回路がキャリア発生回路から出力されるオーバフロー信号およびアンダフロー信号の監視による処理時間をなくし、インバータ装置のその他の機能のための多くの処理時間を提供できる。また、キャリア周波数の高速化においても、演算回路の処理能力に対する負担が軽減されるため、幅広いインバータ用途に対応できるＰＷＭ波形を生成することができる。さらに、キャリア周波数の変更が合った場合でもＡＤ変換開始信号の周期すなわちサンプリング周期はキャリア山谷カウンタ値に従い、一定周期で行われるため各相のＰＷＭ信号のパルス幅を高精度に制御することができるため安定したＰＷＭ信号の波形を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態のＰＷＭ制御装置のブロック図である。
【図２】本発明である図１のＰＷＭ制御装置のタイミングチャートである。
【図３】従来例のＰＷＭ制御装置のブロック図である。
【図４】従来例である図３のＰＷＭ制御装置のタイミングチャートである。
【符号の説明】
１ 演算回路
１ａ データバス
１ｂ キャリア山谷カウンタ設定書き込み信号
１ｃ キャリア周波数設定書き込み信号
１ｄ Ｕ相ＰＷＭ設定書き込み信号
１ｅ Ｖ相ＰＷＭ設定書き込み信号
１ｆ Ｗ相ＰＷＭ設定書き込み信号
１ｇ Ｕ相ＡＤデータ読み出し信号
１ｈ Ｖ相ＡＤデータ読み出し信号
１ｉ ＡＤ変換開始信号
２ キャリア山谷カウンタ設定レジスタ
２ａ キャリア山谷カウンタ設定レジスタ出力
３ キャリア周波数設定レジスタ
３ａ キャリア周波数設定レジスタ出力
４ Ｕ相ＰＷＭ設定レジスタ
４ａ Ｕ相ＰＷＭ設定レジスタ出力
５ Ｖ相ＰＷＭ設定レジスタ
５ａ Ｖ相ＰＷＭ設定レジスタ出力
６ Ｗ相ＰＷＭ設定レジスタ
６ａ Ｗ相ＰＷＭ設定レジスタ出力
７ Ｕ相ＡＤデータレジスタ
７ａ Ｕ相ＡＤデータレジスタ出力
８ Ｖ相ＡＤデータレジスタ
８ａ Ｖ相ＡＤデータレジスタ出力
９ キャリア周波数値レジスタ
９ａ キャリア周波数値レジスタ出力
１０ Ｕ相比較値レジスタ
１０ａ Ｕ相比較値レジスタ出力
１１ Ｖ相比較値レジスタ
１１ａ Ｖ相比較値レジスタ出力
１２ Ｗ相比較値レジスタ
１２ａ Ｗ相比較値レジスタ出力
１３、１４ ＡＤ変換器
１５ キャリア発生回路
１５ａ オーバフロー信号
１５ｂ アンダーフロー信号
１５ｃ カウンタ値
１６ カウントクロック
１７ キャリア山谷カウンタ値レジスタ
１７ａ キャリア山谷カウンタ値レジスタ出力
１８ キャリア山谷カウンタ回路
１８ａ キャリア山谷カウンタ回路出力
１８ｂ キャリア状態信号
１９ ＰＷＭ発生回路
２０ ゲートドライバ回路
２１ 電流検出器
２２ 電動機
【発明の属する技術分野】
本発明は、交流電動機等を可変速する電圧型ＰＷＭインバータ、特にＩＧＢＴ等の高速スイッチング素子を使用したインバータに用いられるＰＷＭ制御装置に関する。
【０００２】
【従来の技術】
図３は従来のＰＷＭ制御装置の構成を示すブロック図である。キャリア周波数設定レジスタ３はＰＷＭ信号の周波数が設定されるレジスタで、演算回路１より出力されたキャリア周波数のデータがデータバス１ａを経由してキャリア周波数設定レジスタ３に接続され、演算回路１より出力された書き込み信号１ｃにより書き込まれる。Ｕ相ＰＷＭ設定レジスタ４はＵ相のＰＷＭ信号発生用データを保持するレジスタで、演算回路１から出力されたＵ相のＰＷＭ信号発生用データがデータバス１ａを経由してＵ相ＰＷＭ設定レジスタ４に接続され、演算回路１から出力された書き込み信号１ｄにより書き込まれる。Ｖ相ＰＷＭ設定レジスタ５はＶ相のＰＷＭ信号発生用データを保持するレジスタで、演算回路１から出力されたＶ相のＰＷＭ信号発生用データがデータバス１ａを経由してＶ相ＰＷＭ設定レジスタ５に接続され、演算回路１から出力された書き込み信号１ｅにより書き込まれる。Ｗ相ＰＷＭ設定レジスタ６はＷ相のＰＷＭ信号発生用データを保持するレジスタで、演算回路１から出力されたＷ相のＰＷＭ信号発生用データがデータバス１ａを経由してＷ相ＰＷＭ設定レジスタ６に接続され、演算回路１から出力された書き込み信号１ｆにより書き込まれる。
【０００３】
キャリア発生回路１５はアップダウンカウンタで構成され、キャリア周波数設定レジスタ３の出力データ３ａとカウントクロック１６を入力し、カウンタ値１５ｃとキャリア周波数レジスタ３ａと一致したときオーバフロー信号１５ａ、またカウンタ値１５ｃが０と一致したときにアンダフロー信号１５ｂを出力する。ＰＷＭ信号発生回路１９はＵ相ＰＷＭ信号発生回路１９ａとＶ相ＰＷＭ信号発生回路１９ｃとＷ相ＰＷＭ信号発生回路１９ｅからなる。Ｕ相比較器はカウンタ値１５ｃとＵ相ＰＷＭ設定レジスタ出力４ａを比較し、Ｕ相ＰＷＭ信号１９ｂを出力する。Ｕ相ＰＷＭ信号１９ｂはゲートドライバ回路２０に接続されＵ相、／Ｕ相の信号を生成し不図示のＩＧＢＴのゲートに印加されてる。Ｖ相比較器はカウンタ値１５ｃとＶ相ＰＷＭ設定レジスタ出力５ａを比較し、Ｖ相ＰＷＭ信号１９ｄを出力する。Ｖ相ＰＷＭ信号１９ｄはゲートドライバ回路２０に接続されＶ相、／Ｖ相の信号を生成し不図示のＩＧＢＴのゲートに印加されてる。Ｗ相比較器はカウンタ値１５ｃとＷ相ＰＷＭ設定レジスタ出力６ａを比較し、Ｗ相ＰＷＭ信号１９ｅを出力する。Ｗ相ＰＷＭ信号１９ｅはゲートドライバ回路２０に接続されＷ相、／Ｗ相の信号を生成し不図示のＩＧＢＴのゲートに印加されてる。ゲートドライバ出力２０ａ、２０ｂ、２０ｃは電動機２２に接続される。
【０００４】
ＡＤ変換器１３、１４は前記ゲートドライバ出力の例えば２０ａ、２０ｂの２相に接続さた電流変成器２１ａ、２１ｂ出力が接続されている。Ｕ相ＡＤデータレジスタ７は前記演算回路１から出力されるＵ相ＡＤデータ読み出し信号１ｇとデータバス１ａに接続され前記ＡＤ変換器出力１３ａに接続されている。Ｖ相ＡＤデータレジスタ８は前記演算回路１から出力されるＶ相ＡＤデータ読み出し信号１ｈとデータバス１ａに接続され前記ＡＤ変換器出力１４ａに接続されている。
なお、演算回路１により各ＰＷＭ設定レジスタ４、５、６に書き込まれるＰＷＭ設定レジスタデータは生成したいＰＷＭ波形の組合せによって決まり、ＰＷＭ信号のＨ（ハイレベル）期間、Ｌ（ローレベル）期間を設定するためのデータである。また、キャリア発生回路１５は三相共用である。
【０００５】
次に、上記従来のＰＷＭ発生装置の動作について説明する。ＰＷＭ波形を発生するにはまず、キャリア発生回路１５をカウントクロック１６でカウント動作させる。そして、演算回路１により書き換え可能なＵ相ＰＷＭ設定レジスタ４に保持されているＵ相のＰＷＭ設定レジスタ出力４ａにカウンタ値１５ｃの内容が一致した場合、比較器からＵ相ＰＷＭ信号１９ｂが出力される。同様にして発生するＰＷＭ信号１９ｄ、１９ｆはゲートドライバ回路２０に接続されて誘導電動機２２を駆動している。また、演算回路１はキャリア周波数設定レジスタ３にＰＷＭ信号発生の周期のデータを書き込むと、ＰＷＭの比較周期が変更される。大きな値を入れればパルスが発生する周期が長くなり、小さな値を入れるとパルス発生の周期が短くなる。
【０００６】
ここで、三角波変調方式の場合の信号波形図を図４に示しておく。この図４では、オーバフロー信号１５ａは、キャリア周波数設定レジスタの出力データ３ａとカウンタ値１５ｃとが一致したときにＬ（ローレベル）とし、アンダフロー信号１５ｂはカウンタ値１５ｃが０に一致したときにＬ（ローレベル）としている。
また、各相のＰＷＭ設定レジスタ４、５、６およびキャリア周波数設定レジスタ３への書き込みは常にキャリアの山または谷の手前で行っている。
さらにＡＤ変換開始信号は演算回路から一定周期で出力され、出力されるタイミングはキャリアの山または谷の直後で行っている。ＡＤ変換処理、ＰＷＭ演算処理が終わるとオーバフロー信号１５ａとアンダフロー信号１５ｂの発生を計数する監視処理になる。監視処理ではオーバフロー信号１５ａとアンダフロー信号１５ｂの発生数が設定計数になるとＡＤ変換開始信号を発生している。キャリア周波数設定の変更は例えばキャリアの上限周波数設定値の整数倍が設定されているため、キャリア周波数の変更があってもオーバフロー信号１５ａとアンダフロー信号１５ｂの数を計数する上限を変更することで、ＡＤ変換開始信号が一定周期に保たれている。
【０００７】
【発明が解決しようとする課題】
上記従来のＰＷＭ発生装置では、各相ＡＤデータレジスタ７、８の読み出しとキャリア周波数設定レジスタ３とＰＷＭ設定レジスタ４〜６およびＡＤ変換器への変換開始信号１ｉへの書き込みを行うために演算回路１は常にオーバフロー信号１５ａアンダフロー信号１５ｂを監視してＡＤ変換開始信号を発生させ、各相ＡＤデータレジスタ７、８の読み出しを行い、前記電流データ７ａ，８ａを用いてＰＷＭ演算処理した後に各設定レジスタ３、４、５、６にデータを書き込んでいた。したがって、キャリア発生回路１５のカウンタ値１５ｃの内容とＰＷＭ設定レジスタ４〜６の内容との比較検出により各相のＰＷＭ信号１９ｂ、１９ｄ、１９ｆが繰り返し出力されているが、キャリア周期が短くなるとＰＷＭ信号を生成するために行われるＰＷＭ演算処理時間中にオーバフロー信号１５ａまたはアンダフロー信号１５ｂが発生するため、監視処理で前記１５ａ，１５ｂを計数することが出来ないため、演算回路１の処理能力に対する負担が大きいという問題がある。すなわち、高精度にＰＷＭ出力を制御するには一定周期でＡＤ変換開始信号発生させ、ＡＤ変換データレジスタを読み出し、ＰＷＭ設定レジスタ４〜６およびキャリア周波数設定レジスタ３への書き込みデータを高速に演算し、この結果を書き込む必要がある。
【０００８】
キャリア同期出力型ＰＷＭ制御装置は低速ではキャリア周波数を下げ変調方式は３相変調、高速ではキャリア周波数を上げ（３／２倍）変調方式は２相変調で制御するためにキャリア周波数を可変している。一般的な制御はサンプリング周期を一定としているため、キャリア周期が変更されても電流検出及び電圧指令更新の周期が一定になるようになっている。
図４では、誘導電動機２２を低速運転から高速運転を行う際のＡＤ変換開始信号とキャリア周波数とＰＷＭ波形はＵ相で、ＰＷＭ設定レジスタ４へ書き込みがあった場合のみ図示されているが、実際には３相分のＰＷＭ設定データ４ａ、５ａ、６ａとキャリア比較値がＰＷＭ演算処理中に演算され各レジスタ３、４、５へ書き込まれている。このような波形が何サイクルも出力される。この１サイクル毎にオーバフロー信号１５ａおよびアンダフロー信号１５ｂを演算回路１で頻繁に計数し、所望の計数値に達すると、ＡＤ変換開始信号を発生しＡＤ変換器１３，１４の各相ＡＤデータ値を読み出し、各レジスタ３、４、５、６にデータを書き込み、比較器で一致を検出して各相のＰＷＭ信号１９ｂ、１９ｄ、１９ｆを実現する必要がある。これらＡＤ変換の開始信号出力、各レジスタ７、８の読み出しおよび各レジスタ３、４、５、６へ設定値を書き込むために演算回路１はこれらの処理を次のオーバフロー信号１５ａおよびアンダフロー信号１５ｂが発生する前に行う必要があった。さもなければ、周波数を上げれず、高速運転もできなくるという問題があった。
また、インバータの低騒音化のため、キャリア周波数を高くすると、ＰＷＭ演算処理に制限がでて演算回路への負担がますます大きくなること、高精度な制御ができないという問題を有していた。
【０００９】
本発明はこれらの問題点を解決するためになされたものであり、その目的は上記従演算回路の処理能力に対する負担を低減し、演算回路による高精度なＡＤ変換開始タイミングを実現し、高キャリアにおいてＰＷＭ演算処理時間制限を無くし、演算回路の処理能力に対する負担を低減し、幅広いインバータ用途に対応できるＰＷＭ制御装置を提供することにある。
即ち、ある任意のキャリア周期におけるＰＷＭ信号のデータを１つ前のサンプリング周期中において設定でき、演算回路がキャリア発生回路から出力されるオーバフロー信号およびアンダフロー信号の監視による処理時間をなくし、インバータ装置のその他の機能のための多くの処理時間を提供できるようにする。また、キャリア周波数の高速化においても、幅広いインバータ用途に対応できるＰＷＭ波形を生成することができるようにする。さらに、ＰＷＭ制御装置の運転中にキャリア周波数を変更した場合でも、各相のＰＷＭ信号のパルス幅を高精度に制御し、安定したＰＷＭ信号の波形を生成する。
【００１０】
【課題を解決するための手段】
上記問題点を解決するため本発明のＰＷＭ発生装置は、演算回路から出力される値とキャリア発生回路出力との比較データからパルス幅変調を行うＰＷＭ制御装置であって、前記演算回路から出力される複数の設定データを保持する第１段目の複数のレジスタと、前記キャリア発生回路の山谷を計数するキャリア山谷カウンタ回路と、前記キャリア山谷カウンタ回路は前記キャリア山谷カウンタ回路に設定される値と前記キャリア山谷カウンタ値とが一致したときキャリア山谷カウンタ回路信号を出力し、前記第１段目の複数のレジスタ出力をキャリア山谷カウンタ回路出力信号で保持する第２段目の複数のレジスタと、前記キャリア発生回路出力のカウンタ値と前記第２段目のレジスタ出力とを比較する比較器と、電動機電流を検出する電流検出器とを備えたＰＷＭ制御装置において、
前記キャリア山谷カウンタ回路出力信号に同期して、前記キャリア山谷カウンタ回路設定値の最下位信号が”Ｌ”の場合前回出力を反転し、”Ｈ”の場合前回出力を継続するキャリア状態信号とすることを特徴とするものである。
また、前記キャリア山谷カウンタ回路出力信号に同期して、ＡＤ変換器を起動し前記電流検出器により電流検出するものである。
また、前記第２段目のレジスタをキャリアカウンタ周波数値レジスタとし、前記キャリア山谷カウンタ回路出力信号に同期してキャリア周波数を更新することを特徴とするものである。
また、前記第２段目のレジスタを比較値レジスタとし、前記キャリア山谷カウンタ回路出力信号に同期して電圧指令である比較器レジスタ値を更新することを特徴とするものである。
【００１１】
【発明の実施の形態】
次に、本発明の実施の形態について図面に基づいて説明する。図１は本発明の一実施形態のＰＷＭ制御装置におけるＰＷＭ信号生成部分の構成を示すブロック図である。キャリア周波数設定レジスタ３、Ｕ相ＰＷＭ設定レジスタ４、Ｖ相ＰＷＭ設定レジスタ５、Ｗ相ＰＷＭ設定レジスタ６、Ｕ相ＡＤデータレジスタ７、Ｖ相ＡＤデータレジスタ８、キャリア発生回路１５、カウントクロック１６、ＰＷＭ発生回路１９、ゲートドライバ２０、電流検出器２１、電動機２２は図３に示したものと同じである。本発明のＰＷＭ制御装置では第１段目の複数のレジスタとしてキャリア山谷カウンタ設定レジスタ２、キャリア周波数レジスタ設定レジスタ３、Ｕ相ＰＷＭ設定レジスタ４、Ｖ相ＰＷＭ設定レジスタ５、Ｗ相ＰＷＭ設定レジスタ６が割り当てられている。
【００１２】
一方キャリア山谷カウンタ値レジスタ１７は初期値がありこの値とオーバフロー信号１５ａとアンダフロー信号１５ｂの発生数が一致したときキャリア山谷カウンタ回路出力であるキャリア山谷カウンタ回路出力信号を出力する。キャリア山谷カウンタ回路出力信号で前記第１段目の複数のレジスタ出力を第２段目の複数のレジスタにラッチしている。第２段目の複数のレジスタとしてキャリア山谷カウンタ値レジスタ１７、キャリア周波数レジスタ値レジスタ９、Ｕ相比較値レジスタ１０、Ｖ相ＰＷＭ比較値レジスタ１１、Ｗ相ＰＷＭ比較値レジスタ１２が割り当てられている。また、Ｕ相ＰＷＭ発生回路１９ａ、Ｖ相ＰＷＭ発生回路１９ｃ、Ｗ相ＰＷＭ発生回路１９ｅはそれぞれＵ相ＰＷＭ比較値レジスタ１０、Ｖ相ＰＷＭ比較値レジスタ１１、Ｗ相ＰＷＭ比較値レジスタ１２の出力データ１０ａ、１１ａ、１２ａをカウンタ値１５ｃと比較し、Ｕ相ＰＷＭ信号１９ｂ、Ｖ相ＰＷＭ信号１９ｄ、Ｗ相ＰＷＭ信号１９ｆを出力する。また前記キャリア山谷カウンタ回路出力信号はＡＤ変換器１３、１４の変換開始端子に接続されており、キャリア山谷カウンタ回路出力信号が発生するたびにＡＤ変換を行いその結果が１３ａ、１４ａから出力される。Ｕ相ＡＤデータレジスタ７、Ｖ相ＡＤデータレジスタ８は前記１３ａ、１４ａを保持しており演算回路１は読み出し信号１ｇ、１ｈでデータバス１ａを経由して行われている。
【００１３】
このように構成されたＰＷＭ制御装置の動作について説明する。まず、キャリア発生回路１５をカウントクロック１６でカウント動作させる。そして、キャリア山谷カウンタの初期値動作により最初にキャリア山谷カウンタ回路出力信号１８ａが出力される。キャリア山谷カウンタ回路出力信号でＡＤ変換器１３、１４は動作し演算回路１はこれらのデータをデータバス１から読み出し信号１ｇ、１ｈで読み出す。読み出したデータにより演算回路１はＰＷＭ演算を行い次のキャリア山谷カウンタ回路出力信号で有効になる各データをキャリア山谷カウンタ設定レジスタ２、キャリア周波数レジスタ設定レジスタ３、Ｕ相ＰＷＭ設定レジスタ４、Ｖ相ＰＷＭ設定レジスタ５、Ｗ相ＰＷＭ設定レジスタ６へ書き込んでいる。
【００１４】
まず、ＰＷＭ信号発生の周波数のデータ３が設定された場合の動作について説明する。キャリア周波数を変更する場合、まず演算部からキャリア周波数設定レジスタ３にデータが書き込まれる。キャリア山谷カウンタ回路出力信号が発生すると、キャリア周波数設定値レジスタ９の値はキャリア周波数設定レジスタ出力３ａを保持し、キャリア発生回路は前記レジスタ出力９ａの値に従う周波数となる。したがって、周波数は演算回路から出力されて最初に来るキャリア山谷カウンタ回路出力信号で更新される。
【００１５】
次に、各相のＰＷＭ設定が更新された場合の動作について説明する。各相ＰＷＭ比較データの演算結果がＰＷＭ設定レジスタ４、５、６に順次書き込まれ、キャリア山谷カウンタ回路出力信号が発生すると、各相比較値レジスタ１０、１１、１２の値は前記ＰＷＭ設定レジスタ出力４ａ、５ａ、６ａを保持し、ＰＷＭ発生回路１９は前記レジスタ出力１０ａ、１１ａ、１２ａの値に従うＰＷＭ生成を行う。したがって、ＰＷＭ設定値およびキャリア周波数設定が行われた場合、演算結果が出力されて最初に来るキャリア山谷カウンタ回路出力信号で更新される。
図２は、本実施形態において、低速運転から高速運転になるときのキャリア周波数設定とＰＷＭ設定が行われた場合のキャリア発生回路１５とＵ相のＰＷＭ発生回路１９ａの波形を示す。オーバフロー信号１５ａ、アンダフロー信号１５ｂおよび各レジスタへの書き込み信号は通常時“Ｈ”であり、動作時は例えばカウントクロック１パルス分の“Ｌ”パルスとしている。
【００１６】
図２を参照しながら図１のＰＷＭ制御装置の動作をより詳しく説明する。図２において、キャリア発生回路１５がカウントクロック１６で動作しているとき演算回路１はＰＷＭ発生を制御するために様々な演算を常に繰り返している。ＰＷＭ演算はこれらの中の１つの処理である。ＰＷＭ演算が行われると、その過程でキャリア山谷カウンタ設定値とキャリア周波数値とＰＷＭ比較値が演算され、第１段目の複数のレジスタであるキャリア山谷カウンタ設定レジスタ２、キャリア周波数設定レジスタ３、Ｕ相ＰＷＭ設定レジスタ４、Ｖ相ＰＷＭ設定レジスタ５、Ｗ相ＰＷＭ設定レジスタ６に計算結果が書き込まれる。書きこまれたレジスタ出力は第２段目の複数のレジスタにそれぞれ接続されており、キャリア山谷カウンタ回路出力信号の発生と共に第２段目の複数のレジスタであるキャリア山谷カウンタ値レジスタ１７、キャリア周波値レジスタ９、Ｕ相比較値レジスタ１０、Ｖ相比較値レジスタ１１、Ｗ相比較値レジスタ１２に保持される。
【００１７】
キャリア山谷カウンタ回路１８はキャリア山谷カウンタ設定レジスタ２に書きこまれた値を、キャリア山谷カウンタ回路出力信号でキャリア山谷カウンタ値レジスタ１７にロードするが、初期起動時はレジスタ２、１７は“０”に初期化されており、最初のキャリアの開始でキャリア山谷カウンタ回路出力１８ａ（第３信号）が出力される。またその他の第１段目および第２段目の複数のレジスタも所定の値に初期化されている。初期値により発生したキャリア山谷カウンタ回路出力信号でＡＤ変換を開始し、演算回路１はＵ相Ｖ相の電流値より１回目のＰＷＭ演算を行い、図ではＵ相ＰＷＭのみ値を変更している。変更されたＵ相ＰＷＭ設定レジスタ４はキャリア山谷カウンタ出力であるキャリア山谷カウンタ回路出力信号が出力されると、Ｕ相比較値レジスタ１０に保持され、次段のＵ相ＰＷＭ発生回路１９ａでキャリアカウンタ値１５ｃと比較されＵ相ＰＷＭ信号１９ｂが発生する。次に高速運転にするためにキャリア周波数を上げたのが２回目の演算処理で当該処理が終了後にキャリア山谷カウンタ設定レジスタ２に“１”、キャリア周波数設定レジスタ３に前回値の１／２の設定値およびＵ相ＰＷＭ設定レジスタ４へ所望のデータが書き込まれている。そしてこれらの書き込みが第２段目のレジスタに保持されるのは図中のキャリアが最初に発生する谷となる。これ以降キャリア周期は１／２になる。また、キャリア山谷カウンタ設定は“１”となり、アンダフロー信号、オーバフロー信号を２回数えると、キャリア山谷カウンタ回路出力信号を出力するため前回と同じ周期を保つことができる。
【００１８】
またキャリア状態信号は前記キャリア山谷カウンタ回路出力信号に同期して前記キャリア山谷カウンタ回路設定値の最下位信号が”Ｌ”の場合前回出力を反転し”Ｈ”の場合前回出力を継続するがこの信号が“Ｈ”のとき次にキャリア山谷カウンタ回路出力信号が発生するのはキャリアの山で、“Ｌ”のとき次にキャリア山谷カウンタ回路出力信号が発生するのはキャリアの谷であることを示す信号で、次のＰＷＭパタンがキャリアの山谷どちらで有効になるかが解るため、より高度なＰＷＭ制御ができる。
【００１９】
このように、サンプリング周期を持ったキャリア山谷カウンタ回路出力信号でキャリア山谷カウンタ設定レジスタ、キャリア周波数設定レジスタ、Ｕ相ＰＷＭ設定レジスタ、Ｖ相ＰＷＭ設定レジスタ、Ｗ相ＰＷＭ設定レジスタの更新ができるため、演算回路１によるキャリア発生回路１５およびＰＷＭ発生回路１９へキャリア周波数設定値や各相のＰＷＭ設定値を書き込むタイミングを検出する間での待ち時間を低減し、演算回路１の処理能力に対する負担を低減し、幅広いインバータ用途に対応できるＰＷＭ波形を生成することができる。
なお、上記実施形態では、Ｕ相波形について説明したが、Ｖ相およびＷ相波形についてもＵ相波形と同様に実現できることはいうまでもない。
【００２０】
【発明の効果】
以上説明したように本発明は、電流値をもとに演算回路１で演算処理されたデータを一時的に保持する第１段目の複数のレジスタと、オーバフロー信号１５ａとアンダフロー信号１５ｂの発生数を計数するキャリア山谷カウンタと、キャリア山谷カウンタ値レジスタ出力１７ａとキャリア山谷カウンタ値とが一致した場合出力されるキャリア山谷カウンタ回路出力信号１８ａと、前記第１段目の複数のレジスタＡを前記キャリア山谷カウンタ回路出力信号で保持する第２段目の複数のレジスタＢと、キャリア山谷カウンタ値レジスタの最下位信号が”Ｌ”の場合前回出力を反転し”Ｈ”の場合前回出力を継続するキャリア状態信号とを設けたことにより、ある任意のキャリア周期におけるＰＷＭ信号のデータを１つ前のサンプリング周期中において設定でき、演算回路がキャリア発生回路から出力されるオーバフロー信号およびアンダフロー信号の監視による処理時間をなくし、インバータ装置のその他の機能のための多くの処理時間を提供できる。また、キャリア周波数の高速化においても、演算回路の処理能力に対する負担が軽減されるため、幅広いインバータ用途に対応できるＰＷＭ波形を生成することができる。さらに、キャリア周波数の変更が合った場合でもＡＤ変換開始信号の周期すなわちサンプリング周期はキャリア山谷カウンタ値に従い、一定周期で行われるため各相のＰＷＭ信号のパルス幅を高精度に制御することができるため安定したＰＷＭ信号の波形を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態のＰＷＭ制御装置のブロック図である。
【図２】本発明である図１のＰＷＭ制御装置のタイミングチャートである。
【図３】従来例のＰＷＭ制御装置のブロック図である。
【図４】従来例である図３のＰＷＭ制御装置のタイミングチャートである。
【符号の説明】
１ 演算回路
１ａ データバス
１ｂ キャリア山谷カウンタ設定書き込み信号
１ｃ キャリア周波数設定書き込み信号
１ｄ Ｕ相ＰＷＭ設定書き込み信号
１ｅ Ｖ相ＰＷＭ設定書き込み信号
１ｆ Ｗ相ＰＷＭ設定書き込み信号
１ｇ Ｕ相ＡＤデータ読み出し信号
１ｈ Ｖ相ＡＤデータ読み出し信号
１ｉ ＡＤ変換開始信号
２ キャリア山谷カウンタ設定レジスタ
２ａ キャリア山谷カウンタ設定レジスタ出力
３ キャリア周波数設定レジスタ
３ａ キャリア周波数設定レジスタ出力
４ Ｕ相ＰＷＭ設定レジスタ
４ａ Ｕ相ＰＷＭ設定レジスタ出力
５ Ｖ相ＰＷＭ設定レジスタ
５ａ Ｖ相ＰＷＭ設定レジスタ出力
６ Ｗ相ＰＷＭ設定レジスタ
６ａ Ｗ相ＰＷＭ設定レジスタ出力
７ Ｕ相ＡＤデータレジスタ
７ａ Ｕ相ＡＤデータレジスタ出力
８ Ｖ相ＡＤデータレジスタ
８ａ Ｖ相ＡＤデータレジスタ出力
９ キャリア周波数値レジスタ
９ａ キャリア周波数値レジスタ出力
１０ Ｕ相比較値レジスタ
１０ａ Ｕ相比較値レジスタ出力
１１ Ｖ相比較値レジスタ
１１ａ Ｖ相比較値レジスタ出力
１２ Ｗ相比較値レジスタ
１２ａ Ｗ相比較値レジスタ出力
１３、１４ ＡＤ変換器
１５ キャリア発生回路
１５ａ オーバフロー信号
１５ｂ アンダーフロー信号
１５ｃ カウンタ値
１６ カウントクロック
１７ キャリア山谷カウンタ値レジスタ
１７ａ キャリア山谷カウンタ値レジスタ出力
１８ キャリア山谷カウンタ回路
１８ａ キャリア山谷カウンタ回路出力
１８ｂ キャリア状態信号
１９ ＰＷＭ発生回路
２０ ゲートドライバ回路
２１ 電流検出器
２２ 電動機
Claims (4)
- 演算回路から出力される値とキャリア発生回路出力との比較データからパルス幅変調を行うＰＷＭ制御装置であって、
前記演算回路から出力される複数の設定データを保持する第１段目の複数のレジスタと、
前記キャリア発生回路の山谷を計数するキャリア山谷カウンタ回路と、
前記キャリア山谷カウンタ回路は前記キャリア山谷カウンタ回路に設定される値と前記キャリア山谷カウンタ値とが一致したときキャリア山谷カウンタ回路信号を出力し、前記第１段目の複数のレジスタ出力をキャリア山谷カウンタ回路出力信号で保持する第２段目の複数のレジスタと、
前記キャリア発生回路出力のカウンタ値と前記第２段目のレジスタ出力とを比較する比較器と、
電動機電流を検出する電流検出器とを備えたＰＷＭ制御装置において、
前記キャリア山谷カウンタ回路出力信号に同期して、前記キャリア山谷カウンタ回路設定値の最下位信号が”Ｌ”の場合前回出力を反転し、”Ｈ”の場合前回出力を継続するキャリア状態信号とすることを特徴とするＰＷＭ制御装置。 - 演算回路から出力される値とキャリア発生回路出力との比較データからパルス幅変調を行うＰＷＭ制御装置であって、
前記演算回路から出力される複数の設定データを保持する第１段目の複数のレジスタと、
前記キャリア発生回路の山谷を計数するキャリア山谷カウンタ回路と、
前記キャリア山谷カウンタ回路は前記キャリア山谷カウンタ回路に設定される値と前記キャリア山谷カウンタ値とが一致したときキャリア山谷カウンタ回路信号を出力し、前記第１段目の複数のレジスタ出力をキャリア山谷カウンタ回路出力信号で保持する第２段目の複数のレジスタと、
前記キャリア発生回路出力のカウンタ値と前記第２段目のレジスタ出力とを比較する比較器と、
電動機電流を検出する電流検出器とを備えたＰＷＭ制御装置において、
前記キャリア山谷カウンタ回路出力信号に同期して、ＡＤ変換器を起動し前記電流検出器により電流検出することを特徴とするＰＷＭ制御装置。 - 演算回路から出力される値とキャリア発生回路出力との比較データからパルス幅変調を行うＰＷＭ制御装置であって、
前記演算回路から出力される複数の設定データを保持する第１段目の複数のレジスタと、
前記キャリア発生回路の山谷を計数するキャリア山谷カウンタ回路と、
前記キャリア山谷カウンタ回路は前記キャリア山谷カウンタ回路に設定される値と前記キャリア山谷カウンタ値とが一致したときキャリア山谷カウンタ回路信号を出力し、前記第１段目の複数のレジスタ出力をキャリア山谷カウンタ回路出力信号で保持する第２段目の複数のレジスタと、
前記キャリア発生回路出力のカウンタ値と前記第２段目のレジスタ出力とを比較する比較器と、
電動機電流を検出する電流検出器とを備えたＰＷＭ制御装置において、
前記第２段目のレジスタをキャリアカウンタ周波数値レジスタとし、前記キャリア山谷カウンタ回路出力信号に同期してキャリア周波数を更新することを特徴とするＰＷＭ制御装置。 - 演算回路から出力される値とキャリア発生回路出力との比較データからパルス幅変調を行うＰＷＭ制御装置であって、
前記演算回路から出力される複数の設定データを保持する第１段目の複数のレジスタと、
前記キャリア発生回路の山谷を計数するキャリア山谷カウンタ回路と、
前記キャリア山谷カウンタ回路は前記キャリア山谷カウンタ回路に設定される値と前記キャリア山谷カウンタ値とが一致したときキャリア山谷カウンタ回路信号を出力し、前記第１段目の複数のレジスタ出力をキャリア山谷カウンタ回路出力信号で保持する第２段目の複数のレジスタと、
前記キャリア発生回路出力のカウンタ値と前記第２段目のレジスタ出力とを比較する比較器と、
電動機電流を検出する電流検出器とを備えたＰＷＭ制御装置において、
前記第２段目のレジスタを比較値レジスタとし、前記キャリア山谷カウンタ回路出力信号に同期して電圧指令である比較器レジスタ値を更新することを特徴とする請求項１に記載のＰＷＭ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077679A JP4135132B2 (ja) | 2002-03-20 | 2002-03-20 | Ｐｗｍ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077679A JP4135132B2 (ja) | 2002-03-20 | 2002-03-20 | Ｐｗｍ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003284382A JP2003284382A (ja) | 2003-10-03 |
| JP4135132B2 true JP4135132B2 (ja) | 2008-08-20 |
Family
ID=29228062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002077679A Expired - Lifetime JP4135132B2 (ja) | 2002-03-20 | 2002-03-20 | Ｐｗｍ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4135132B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11336217B2 (en) * | 2017-12-29 | 2022-05-17 | Csmc Technologies Fab2 Co., Ltd. | Method for reducing noise of a switched reluctance motor based on adjusting a PWM carrier frequency |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005124387A (ja) * | 2003-09-26 | 2005-05-12 | Fuji Electric Systems Co Ltd | 同期電動機駆動装置の制御方法 |
| JP4681830B2 (ja) * | 2004-06-24 | 2011-05-11 | パナソニック株式会社 | Ｐｗｍ回路およびｐｗｍ回路制御方法 |
| JP4259448B2 (ja) | 2004-10-14 | 2009-04-30 | パナソニック電工株式会社 | マッサージ機 |
| JP2006158064A (ja) * | 2004-11-29 | 2006-06-15 | Renesas Technology Corp | 半導体集積回路、ｐｗｍ信号出力装置、および電力変換制御装置 |
| JP5071608B2 (ja) * | 2005-02-07 | 2012-11-14 | 株式会社安川電機 | Ｐｗｍインバータ装置とその制御方法 |
| JP4640004B2 (ja) * | 2005-07-11 | 2011-03-02 | 日産自動車株式会社 | インバータ装置の制御方法 |
| JP7423975B2 (ja) * | 2019-10-24 | 2024-01-30 | 日産自動車株式会社 | 電力変換器の制御方法、及び電力変換器の制御システム |
| CN111740450B (zh) * | 2020-05-09 | 2023-05-30 | 青岛鼎信通讯股份有限公司 | 一种应用于直挂式10kV充电站的PWM载波同步方法 |
-
2002
- 2002-03-20 JP JP2002077679A patent/JP4135132B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11336217B2 (en) * | 2017-12-29 | 2022-05-17 | Csmc Technologies Fab2 Co., Ltd. | Method for reducing noise of a switched reluctance motor based on adjusting a PWM carrier frequency |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003284382A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07108095B2 (ja) | インバータ装置及びその制御方法 | |
| US7852032B2 (en) | AD conversion control circuit and related arts | |
| US8089232B2 (en) | Motor drive device and semiconductor integrated circuit device | |
| JP4135132B2 (ja) | Ｐｗｍ制御装置 | |
| CN103516277A (zh) | 计算在控制电机操作中使用的电压提前的方法、系统和装置 | |
| JP2005117839A (ja) | パルス幅変調波形生成方法及び装置 | |
| JP2005269880A (ja) | ３相電圧型ｐｗｍインバータ装置 | |
| JP3350010B2 (ja) | ３相パルス幅変調波形発生装置 | |
| JP2017139882A (ja) | モータの制御回路、それを用いたファン | |
| WO2010052905A1 (ja) | デジタル変換装置及び電力変換装置 | |
| JPH09117152A (ja) | 電圧型ｐｗｍインバータの電流制御装置 | |
| JPH07163189A (ja) | モータのｐｗｍ制御装置 | |
| JP4257484B2 (ja) | Ｐｗｍ発生装置 | |
| JP3404230B2 (ja) | 三相ｐｗｍ波形発生装置 | |
| JP3777242B2 (ja) | モータ制御装置 | |
| JPS6380776A (ja) | Ｐｗｍインバ−タの電流制御装置 | |
| JP7314103B2 (ja) | 電動機の制御装置 | |
| JP2674648B2 (ja) | パルス幅変調信号発生装置 | |
| JPH1175375A (ja) | 三相パルス幅変調波形生成装置 | |
| JP4594219B2 (ja) | インバータ装置、およびインバータシステム | |
| JP2738110B2 (ja) | ブラシレスモータの運転装置 | |
| JP2008153839A (ja) | Ａｄ変換装置 | |
| JP2002354828A (ja) | Ｐｗｍ制御装置 | |
| JP6687406B2 (ja) | モータの制御回路、それを用いたファン | |
| CN117270487A (zh) | 模拟信号的采样控制系统、方法及芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080509 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080522 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4135132 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140613 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |