JP2006158064A - 半導体集積回路、pwm信号出力装置、および電力変換制御装置 - Google Patents
半導体集積回路、pwm信号出力装置、および電力変換制御装置 Download PDFInfo
- Publication number
- JP2006158064A JP2006158064A JP2004343819A JP2004343819A JP2006158064A JP 2006158064 A JP2006158064 A JP 2006158064A JP 2004343819 A JP2004343819 A JP 2004343819A JP 2004343819 A JP2004343819 A JP 2004343819A JP 2006158064 A JP2006158064 A JP 2006158064A
- Authority
- JP
- Japan
- Prior art keywords
- pwm
- value
- time value
- counter
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
【解決手段】 PWM信号発生手段を有する半導体集積回路に、PWMタイマユニット100として、外部から入力されるパルス信号のパルス幅をカウントするカウンタ103Aと、カウンタ値をPWM信号に同期して取り込むレジスタ103Bとを備え、PWMキャリア周期毎に実行される周期処理で、レジスタ値と電圧指令を時間データに変換したPWM電圧指令時間値とPWM信号発生手段に設定したPWM設定時間値とを用いて、次回のPWM設定時間値を算出し設定する。
【選択図】 図3
Description
本実施の形態では、PWM設定時間を小さくするとPWM信号の上アーム側の通流率が増加するPWMタイマの設定で、出力電圧パルス信号の「Hi」レベルが上アーム側オン期間であって、この「Hi」レベルをカウントする場合を例として示す。これを第1のケースと呼ぶ。
ΔT(i)on=Tc(i+1)on−Tf(i)on ・・(1)
Tset(i+1)off=Tset(i)off−ΔT(i)on ・・(2)
もしくは、
ΔT(i)on=〔1−Tset(i)off〕−Tf(i)on ・・(3)
Tset(i+1)off=Tc(i+1)on+ΔT(i)on ・・(4)
ここで、
ΔT(i)on:誤差(上アーム側オン時間ベース)
Tc(i+1)on:更新後のPWM電圧指令時間値
(上アーム側オン時間ベース)
Tf(i)on:出力電圧パルス幅時間値(上アーム側オン時間ベース)
Tset(i)off:PWM設定時間値(上アーム側オフ時間ベース)
Tset(i+1)off:更新するPWM設定時間値
(上アーム側オフ時間ベース)
1は通流率100%のデータ値
で演算できる。
ΔT(i)off=Tc(i+1)off−Tf(i)off ・・(5)
Tset(i+1)off=Tset(i)off+ΔT(i)off ・・(6)
もしくは、
ΔT(i)off=Tset(i)off−Tf(i)off ・・(7)
Tset(i+1)off=Tc(i+1)off+ΔT(i)off ・・(8)
ここで、
ΔT(i)off:誤差(上アーム側オフ時間ベース)
Tc(i+1)off:更新後のPWM電圧指令時間値
(上アーム側オフ時間ベース)
Tf(i)off:出力電圧パルス幅時間値(上アーム側オフ時間ベース)
で演算できる。
ΔT(i)on=Tc(i+1)on−Tf(i)on ・・(9)
Tset(i+1)on=Tset(i)on+ΔT(i)on ・・(10)
もしくは、
ΔT(i)on=Tset(i)on−Tf(i)on ・・(11)
Tset(i+1)on=Tc(i+1)on+ΔT(i)on ・・(12)
ここで、
Tset(i)on:PWM設定時間値(上アーム側オン時間ベース)
Tset(i+1)on:更新するPWM設定時間値
(上アーム側オン時間ベース)
で演算できる。
ΔT(i)off=Tc(i+1)off−Tf(i)off ・・(13)
Tset(i+1)on=Tset(i)on−ΔT(i)off ・・(14)
もしくは、
ΔT(i)off=〔1−Tset(i)on〕−Tf(i)off ・・(15)
Tset(i+1)on=Tc(i+1)off+ΔT(i)off ・・(16)
で演算できる。
上記実施の形態1では、カウンタ103Aをアップカウンタとしトリガ信号201に従ってレジスタ103Bにカウンタ値を取り込む設定として説明したが、本実施の形態では、カウンタ103Aをアップカウンタとしトリガ信号201に従ってレジスタ103Bにカウンタ値を取り込むと同時に、カウンタ103Aをクリアするように設定した場合について説明する。
Claims (25)
- PWM信号を発生するPWM信号発生手段を有する半導体集積回路であって、
前記半導体集積回路の外部から前記PWM信号より遅延して入力されるパルス信号のパルス幅をカウントするカウンタと、
前記カウンタのカウンタ値を前記PWM信号に同期して取り込むレジスタとを有することを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記カウンタと前記レジスタとは1対となっており、少なくとも1組を有することを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記カウンタは、カウントするパルス幅のレベルを選択可能とするレベル選択手段を有することを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記カウンタは、カウントする周期を選択可能とするクロック選択手段を有することを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記カウンタは、カウントする周期を前記PWM信号発生手段のクロックと同期することを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記カウンタは、カウントする周期を前記PWM信号発生手段のクロック周期と同一もしくは偶数倍あるいは1/偶数倍に設定することを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記カウンタは、アップカウントもしくはダウンカウントの一方向カウンタであることを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記レジスタは、前記PWM信号発生手段のキャリア信号に同期して取り込むことを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記レジスタは、取り込む周期を選択可能とする取り込み周期選択手段を有することを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記カウンタは、前記レジスタがカウンタ値を取り込むと同時にカウンタ値をクリアする手段を有することを特徴とする半導体集積回路。 - 設定された時間データに従ってPWM信号を発生するPWM信号発生手段を有する半導体集積回路を用いたPWM信号出力装置であって、
前記半導体集積回路は、外部から前記PWM信号より遅延して入力されるパルス信号のパルス幅をカウントするカウンタと、前記カウンタのカウンタ値を前記PWM信号に同期して取り込むレジスタと、電圧指令値を時間データに変換したPWM電圧指令時間値と前記PWM信号発生手段に設定したPWM設定時間値と前記レジスタのレジスタ値とを記憶する記憶手段とを備え、
所定の周期毎に実行される周期処理において、前記レジスタ値と前記PWM電圧指令時間値と前記PWM設定時間値とを用いて次回PWM設定時間値を算出し設定することを特徴とするPWM信号出力装置。 - 請求項11記載のPWM信号出力装置において、
前記レジスタ値から得られる前記パルス信号のパルス幅時間と前記PWM設定時間値との誤差を求め、前記誤差と前記PWM電圧指令時間値とから次回PWM設定時間値を算出し設定することを特徴とするPWM信号出力装置。 - 請求項11記載のPWM信号出力装置において、
前記レジスタ値から得られる前記パルス信号のパルス幅時間と前記PWM電圧指令時間値との誤差を求め、前記誤差と前記PWM設定時間値とから次回PWM設定時間値を算出し設定することを特徴とするPWM信号出力装置。 - 請求項11記載のPWM信号出力装置において、
前記周期処理は、前記PWM信号発生手段のキャリア周期に同期して実行されることを特徴とするPWM信号出力装置。 - 請求項11記載のPWM信号出力装置において、
前記半導体集積回路は、請求項2〜10のいずれか1項に記載の半導体集積回路からなることを特徴とするPWM信号出力装置。 - 請求項11〜15のいずれか1項に記載のPWM信号出力装置において、
前記カウンタはアップカウントもしくはダウンカウントの一方向カウンタである場合、前記パルス幅時間は、今回周期のレジスタ値と前回周期のレジスタ値との差分とすることを特徴とするPWM信号出力装置。 - 請求項11〜15のいずれか1項に記載のPWM信号出力装置において、
前記カウンタは前記レジスタがカウンタ値を取り込むと同時にカウンタ値をクリアするカウンタである場合、前記パルス幅時間は、今回周期のレジスタ値とすることを特徴とするPWM信号出力装置。 - 請求項11〜15のいずれか1項に記載のPWM信号出力装置において、
前記PWM設定時間値は、今回周期のPWM設定時間値と前回周期のPWM設定時間値との平均とすることを特徴とするPWM信号出力装置。 - 請求項11〜15のいずれか1項に記載のPWM信号出力装置において、
前記PWM設定時間値は、今回周期のPWM設定時間値を用いることを特徴とするPWM信号出力装置。 - 請求項11〜15のいずれか1項に記載のPWM信号出力装置において、
前記PWM電圧指令時間値は、今回周期のPWM電圧指令時間値を用いることを特徴とするPWM信号出力装置。 - 電力変換器を駆動するためのPWM信号を出力するPWM信号発生手段と、前記PWM信号発生手段で用いる時間データを記憶する記憶手段を有する半導体集積回路と、前記電力変換器の出力電圧の電圧レベルを出力電圧パルス信号として検出するレベル検出手段とを有する電力変換制御装置であって、
前記PWM信号発生手段は、前記電力変換器への電圧指令値を時間データに変換したPWM電圧指令時間値を基に設定したPWM設定時間値とキャリア信号とを比較してPWM信号を出力するPWMタイマと、前記出力電圧パルス信号のパルス幅を計数する出力電圧パルス幅カウンタと、前記キャリア信号に同期して前記出力電圧パルス幅カウンタのカウンタ値を取り込む出力電圧パルス幅レジスタと、前記キャリア信号に同期して割込み処理を起動できる割込み発生手段とを備え、
前記キャリア信号に同期した周期割込み処理において、前記PWM電圧指令時間値、前記PWM設定時間値及び前記出力電圧パルス幅レジスタのレジスタ値を記憶すると共に、
今回割込み周期時の出力電圧パルス幅レジスタのレジスタ値と記憶しておいた前回割込み周期時の出力電圧パルス幅レジスタのレジスタ値との差分から出力電圧パルス幅時間値を算出し、今回割込み周期時のPWM設定時間値と記憶しておいた前回割込み周期時のPWM設定時間値とから平均値を求めこの値をPWM設定時間値とし、算出した出力電圧パルス幅時間値とPWM設定時間値及びPWM電圧指令時間値を用いて、次回PWM設定時間値を算出することを特徴とする電力変換制御装置。 - 請求項21記載の電力変換制御装置において、
前記出力電圧パルス幅時間値と前記PWM設定時間値との誤差を求め、前記誤差と前記PWM電圧指令時間値とから次回PWM設定時間値を算出し設定することを特徴とする電力変換制御装置。 - 請求項21記載の電力変換制御装置において、
前記出力電圧パルス幅時間値と前記PWM電圧指令時間値との誤差を求め、前記誤差と前記PWM設定時間値とから次回PWM設定時間値を算出し設定することを特徴とする電力変換制御装置。 - 請求項21〜23のいずれか1項に記載の電力変換制御装置において、
前記出力電圧パルス幅カウンタと前記出力電圧パルス幅レジスタとは1対となっており、少なくとも1組を有することを特徴とする電力変換制御装置。 - 請求項21〜24のいずれか1項に記載の電力変換制御装置において、
前記半導体集積回路は、請求項1〜10のいずれか1項に記載の半導体集積回路からなることを特徴とする電力変換制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004343819A JP2006158064A (ja) | 2004-11-29 | 2004-11-29 | 半導体集積回路、pwm信号出力装置、および電力変換制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004343819A JP2006158064A (ja) | 2004-11-29 | 2004-11-29 | 半導体集積回路、pwm信号出力装置、および電力変換制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006158064A true JP2006158064A (ja) | 2006-06-15 |
Family
ID=36635676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004343819A Pending JP2006158064A (ja) | 2004-11-29 | 2004-11-29 | 半導体集積回路、pwm信号出力装置、および電力変換制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006158064A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009065516A (ja) * | 2007-09-07 | 2009-03-26 | Renesas Technology Corp | 半導体集積回路、pwm信号出力装置、および電力変換制御装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10164850A (ja) * | 1996-11-28 | 1998-06-19 | Okuma Mach Works Ltd | インバータの制御装置 |
JP2000278961A (ja) * | 1999-03-24 | 2000-10-06 | Mitsubishi Electric Corp | 電圧型pwmインバータ装置 |
JP2003284382A (ja) * | 2002-03-20 | 2003-10-03 | Yaskawa Electric Corp | Pwm制御装置 |
-
2004
- 2004-11-29 JP JP2004343819A patent/JP2006158064A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10164850A (ja) * | 1996-11-28 | 1998-06-19 | Okuma Mach Works Ltd | インバータの制御装置 |
JP2000278961A (ja) * | 1999-03-24 | 2000-10-06 | Mitsubishi Electric Corp | 電圧型pwmインバータ装置 |
JP2003284382A (ja) * | 2002-03-20 | 2003-10-03 | Yaskawa Electric Corp | Pwm制御装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009065516A (ja) * | 2007-09-07 | 2009-03-26 | Renesas Technology Corp | 半導体集積回路、pwm信号出力装置、および電力変換制御装置 |
US7944720B2 (en) | 2007-09-07 | 2011-05-17 | Renesas Electronics Corporation | Semiconductor integrated circuit, PWM signal output device, and power conversion control apparatus |
CN101383564B (zh) * | 2007-09-07 | 2012-05-16 | 瑞萨电子株式会社 | 半导体集成电路、pwm信号输出装置及电力变换控制装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5049707B2 (ja) | 半導体集積回路、pwm信号出力装置、および電力変換制御装置 | |
US10498323B2 (en) | Vehicle-mounted signal generation circuit and vehicle-mounted power supply device | |
GB2441572A (en) | Generating pulses in a switching amplifier | |
TW201206080A (en) | Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers | |
US11005471B2 (en) | Signal generating circuit and power supply device | |
JP2007028827A (ja) | 電流共振型dc/dcコンバータおよびそのゼロ電流スイッチング実現方法 | |
JP2008072166A5 (ja) | ||
US10886900B2 (en) | Multi-phase multi-frequency pulse width modulation | |
JP4168935B2 (ja) | 電力変換装置 | |
JP2011188624A (ja) | Pwmインバータ装置のデッドタイム補償装置 | |
JPH03164093A (ja) | 電流検出方法 | |
JP2006158064A (ja) | 半導体集積回路、pwm信号出力装置、および電力変換制御装置 | |
JP2010045884A (ja) | モータ駆動装置および電流検出方法 | |
JP4381501B2 (ja) | 電圧型pwmインバータ装置 | |
JP2018137841A (ja) | 力率改善回路及び充電装置 | |
JP4167811B2 (ja) | スイッチング電源装置 | |
JP2677215B2 (ja) | ゼロボルトスイッチパルス幅変調型スイッチングレギュレータの制御回路 | |
JP2003088131A (ja) | Pwm回路およびこのpwm回路を用いたインバータ装置 | |
JPH0398470A (ja) | Pwmインバータ制御方法および装置 | |
JP2002151974A (ja) | パルス幅変調アンプ | |
JP4966252B2 (ja) | スイッチング電源装置 | |
JP2009290812A (ja) | デッドタイム制御回路 | |
US7242341B2 (en) | Analog-to-digital converter and analog-to-digital conversion method | |
EP1724923B1 (en) | Signal generation | |
JP2006191780A (ja) | Pwmパルス発生方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100518 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |