JPH09215375A

JPH09215375A - インバータ装置

Info

Publication number: JPH09215375A
Application number: JP8015148A
Authority: JP
Inventors: Kazunobu Nagai; 一信永井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-01-31
Filing date: 1996-01-31
Publication date: 1997-08-15

Abstract

(57)【要約】【課題】高価なエンコーダ及び電流検出器を用いず
に、最小限の位置センサで任意波形の電圧をブラシレス
モータに供給することができるインバータ装置を提供す
る。【解決手段】ブラシレスモータ８内にホールＩＣ２０
ｕ乃至２０ｗを配置して、その位置センサ信号Ｈｕ乃至
Ｈｗに基づいて、マイクロコンピュータ２１は、位置セ
ンサ周期Ｔｓを決定し、電気角Ｐｘ及び位置センサ周期
Ｔｓに対応するロータ位相差ＰｓをＲＡＭ２１から読出
し、電流極性判定回路２３によりＵ，Ｖ及びＷ相電流の
極性信号Ｓiu乃至Ｓiwを得て、これらの極性信号に基づ
いて誘起電圧に対する電流の位相差を検出して電圧位相
指令として設定し、これらを含む各演算パラメータから
電圧位相を演算によって求め、電圧位相に対応する正弦
波の電圧率データに応じて各相の信号波を演算し、その
各相の信号波に基づいてブラシレスモータ８を駆動す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、巻線に任意の電圧
波形を印加することによりブラシレスモータを駆動する
インバータ装置に関する。

【０００２】

【従来の技術】近年、エアコンなどのファンモータや電
気自動車の駆動用モータとしては、広範囲の可変速制御
や電力消費量の節約のために、また、洗濯機の洗濯用モ
ータとしては、洗浄能力の向上のためにブラシレスモー
タが採用されており、これをインバータ装置によって駆
動することが行われている。

【０００３】ブラシレスモータの内部には、通常、位置
センサとして構成が簡単で最も安価であるホールＩＣ
が、例えば電気角１２０度毎に配置されている。そし
て、インバータ装置は、これらのホールＩＣによってロ
ータの回転位置に対応した信号を得て、ブラシレスモー
タの巻線に１２０度通電方式で電圧を印加して駆動する
ようになっている。

【０００４】しかしながら、１２０度通電方式でブラシ
レスモータを駆動する場合、ブラシレスモータの巻線に
電流が流れない期間があり、ロータの永久磁石が発生す
る磁束が最大限有効に利用されていない。また、電圧の
切替え、即ち、転流時には、これに伴うトルク変動がブ
ラシレスモータに生じてしまうという問題がある。

【０００５】エアコンや洗濯機などの家庭電気製品や電
気自動車などの分野においては、消費電力の低減や振動
の低減が要求されており、効率向上やトルク変動低減に
効果のある、例えば正弦波などの電圧波形をモータに供
給できるインバータ装置が望まれている。

【０００６】図２７は、このようなインバータ装置の従
来例を示すものである。電気的構成を示す図２７におい
て、交流電源１の両端子は、一方にリアクトル２を介し
て全波整流回路３の交流入力端子に接続されている。全
波整流回路３の直流出力端子間には、平滑用コンデンサ
４が接続されており、以上が直流電源回路５を構成して
いる。そして、直流電源回路５の直流出力端子は、正，
負側直流母線６ａ，６ｂに接続されている。

【０００７】インバータ主回路７は、正，負側直流母線
６ａ，６ｂ間に３相ブリッジ接続されたトランジスタ
（ＩＧＢＴ）Ｔ１乃至Ｔ６と、各トランジスタＴ１乃至
Ｔ６に夫々並列に接続されたフライホイールダイオード
Ｄ１乃至Ｄ６とから構成されている。そのインバータ主
回路７の出力端子７ｕ，７ｖ，７ｗは、３相のブラシレ
スモータ８のスター結線された各相巻線８ｕ，８ｖ，８
ｗに接続されている。

【０００８】ブラシレスモータ（以下、単にモータと称
す）８の図示しない回転軸には、分解能の高いエンコー
ダ９が設けられていると共に、インバータ主回路７の出
力端子７ｕ，７ｖ，７ｗと、モータ８の巻線８ｕ，８
ｖ，８ｗとの間には、電流検出器（例えばホール素子形
電流検出器）１０ｕ，１０ｖ，１０ｗが夫々設けられて
いる。これらの電流検出器１０ｕ，１０ｖ，１０ｗは、
巻線８ｕ，８ｖ，８ｗに流れる電流を夫々検出して信号
Ｉｕ，Ｉｖ，Ｉｗを出力するようになっている。

【０００９】エンコーダ９の出力端子は、ロータ位相カ
ウンタ１１の入力端子に接続されており、エンコーダ９
は、パルス信号Ｅａ及びゼロ点信号Ｅｚをロータ位相カ
ウンタ１１に夫々与えるようになっている。

【００１０】ロータ位相カウンタ１１の出力端子たるデ
ータバスは、ＲＯＭ１２ｕ，１２ｖ及び１２ｗのアドレ
スバスに接続されており、ロータ位相カウンタ１１は、
その出力データＰｅをＲＯＭ１２ｕ，１２ｖ及び１２ｗ
に対してアドレス信号として与えるようになっている。
ＲＯＭ１２ｕ，１２ｖ及び１２ｗの出力端子たるデータ
バスは、Ｄ／Ａ変換器１３ｕ，１３ｖ及び１３ｗの入力
端子に夫々接続されており、Ｄ／Ａ変換器１３ｕ，１３
ｖ及び１３ｗの出力端子は、乗算器１４ｕ，１４ｖ及び
１４ｗの一方の入力端子に夫々接続されている。そし
て、Ｄ／Ａ変換器１３ｕ，１３ｖ及び１３ｗは、ＲＯＭ
１２ｕ，１２ｖ及び１２ｗから与えられたデータをＤ／
Ａ変換して乗算器１４ｕ，１４ｖ及び１４ｗに与えるよ
うになっている。

【００１１】また、乗算器１４ｕ，１４ｖ及び１４ｗの
他方の入力端子には、外部から電流指令信号Ｉａが与え
られるようになっており、乗算器１４ｕ，１４ｖ及び１
４ｗの出力端子は、比較増幅器１５ｕ，１５ｖ及び１５
ｗの一方の入力端子に夫々接続されている。そして、乗
算器１４ｕ，１４ｖ及び１４ｗは、Ｄ／Ａ変換器１３
ｕ，１３ｖ及び１３ｗから与えられた出力信号と電流指
令信号Ｉａとの乗算結果たる電流指令信号ｉeu，ｉev及
びｉewを比較増幅器１５ｕ，１５ｖ及び１５ｗに与える
ようになっている。

【００１２】比較増幅器１５ｕ，１５ｖ及び１５ｗの他
方の入力端子は、電流検出器１０ｕ，１０ｖ及び１０ｗ
の出力端子に接続されており、比較増幅器１５ｕ，１５
ｖ及び１５ｗの出力端子は、比較器１６ｕ，１６ｖ及び
１６ｗの一方の入力端子に接続されている。比較増幅器
１５ｕ，１５ｖ及び１５ｗは、信号Ｉｕ，Ｉｖ及びＩｗ
と、信号ｉeu，ｉev及びｉewとを夫々比較増幅して、出
力信号ｖeu，ｖev及びｖewを比較器１６ｕ，１６ｖ及び
１６ｗに夫々与えるようになっている。

【００１３】比較器１６ｕ，１６ｖ及び１６ｗの他方の
入力端子は、三角波発生器１７の出力端子に接続されて
おり、比較器１６ｕ，１６ｖ，１６ｗの出力端子は、例
えばフォトカプラからなるゲート駆動回路１８即ち１８
up，１８vp，１８wpの入力端子に夫々接続されており、
ゲート駆動回路１８up乃至１８wp及び１８un乃至１８wn
の出力端子は、トランジスタＴ１乃至Ｔ３及びトランジ
スタＴ４乃至Ｔ６のベース及びエミッタに夫々接続され
ている。

【００１４】比較器１６ｕ，１６ｖ，１６ｗにおいて
は、三角波発生器１７が出力するＰＷＭ信号の搬送波Ｐ
ｚと信号ｖeu，ｖev及びｖewとを比較することにより駆
動信号Ｄup，Ｄun，Ｄvp，Ｄvn，Ｄwp，Ｄwnが形成さ
れ、これらの駆動信号によりインバータ主回路７のトラ
ンジスタＴ１乃至Ｔ６がオンオフ制御される。以上がイ
ンバータ装置１９を構成している。

【００１５】図２８に示すように、エンコーダ９は、モ
ータ８が回転すると、回転角数度毎にパルス信号Ｅａを
出力し（（ｂ）参照）、ロータ位相カウンタ１１は、そ
のパルス信号をカウントすると共に、ゼロ点出力Ｅｚに
よってリセットされることにより、ロータの位相Ｐｅを
０〜３６０度の範囲で循環的に示す（（ｃ）参照）。Ｒ
ＯＭ１２ｕ乃至１２ｗからは、ロータ位相カウンタ１１
が示すロータの位相に応じた電流指令データの電流パタ
ーンが出力される。その電流指令データは、Ｄ／Ａ変換
器１３ｕ乃至１３ｗによりＤ／Ａ変換されて乗算器１４
ｕ乃至１４ｗに与えられ、電流指令信号ｉeu，ｉev，ｉ
ewが出力される（（ｄ）参照）。

【００１６】比較増幅器１５ｕ乃至１５ｗは、その電流
指令信号ｉeu，ｉev，ｉewと、電流検出器１０ｕ，１０
ｖ，１０ｗの出力信号Ｉｕ，Ｉｖ，Ｉｗとを比較して、
比較器１６ｕ，１６ｖ，１６ｗに電圧指令信号ｖeu，ｖ
ev，ｖewを出力する（（ｅ）参照）。そして、比較器１
６ｕ，１６ｖ，１６ｗは、電圧指令信号ｖeu，ｖev，ｖ
ew及び搬送波Ｐｚのレベルを比較することにより、駆動
信号をゲート駆動回路１８に出力する。このようにし
て、予めＲＯＭ１２ｕ，１２ｖ及び１２ｗに記憶された
電流パターンを読出して、電気角数度単位でモータ８に
供給する電流をフィードバック制御するものである。

【００１７】

【発明が解決しようとする課題】しかしながら、上記の
ようなインバータ装置１９に用いられる分解能の高いエ
ンコーダ９及び電流の波形を検出する電流検出器１０
ｕ，１０ｖ，１０ｗは高価であるため、製品のコストが
大幅に上昇してしまう。また、エンコーダ９を取付ける
には、製品寸法の制約もあり、家電製品など低コスト及
び小形化を要求される製品分野においては、インバータ
装置１９のような構成を導入することは出来なかった。

【００１８】本発明は上記事情を鑑みて成されたもので
あり、その目的は、高価なエンコーダ及び電流検出器を
用いずに、最小限の位置センサで任意波形の電圧をブラ
シレスモータに供給することができるインバータ装置を
提供することにある。

【００１９】

【課題を解決するための手段】上記目的を達成するた
め、請求項１記載のインバータ装置は、ブラシレスモー
タの複数の巻線に順次通電するために、正側直流母線と
出力端子との間に接続され並列にダイオードを有する正
側スイッチング素子と、負側直流母線と出力端子との間
に接続され並列にダイオードを有する負側スイッチング
素子とから構成されたインバータ主回路と、ブラシレス
モータの複数の巻線に発生する誘起電圧と一定の位相関
係をもつ位置センサ信号を出力する複数の位置センサ
と、複数の巻線に流れる電流の極性を判定する電流極性
判定手段と、この電流極性判定手段が判定する電流の極
性に基づいて複数の巻線に流れる電流の位相を検出する
電流位相検出手段と、複数の位置センサ信号と電流位相
とに基づいて、位置センサ信号よりも高い分解能を有す
る電圧位相を決定する電圧位相決定手段と、電圧位相に
対応した電圧率を記憶する電圧率記憶手段と、電圧位相
決定手段により決定された電圧位相及び電圧率記憶手段
に記憶された電圧率に基づいて信号波を形成する信号波
形成手段と、ＰＷＭ制御を行うための搬送波を出力する
搬送波出力手段を有し、信号波と搬送波との振幅レベル
を比較することによって駆動信号を形成する駆動信号形
成手段と、この駆動信号形成手段からの駆動信号に応じ
てゲート信号を出力してインバータ主回路の正側及び負
側スイッチング素子に与えるゲート駆動手段とを具備し
たことを特徴とする。

【００２０】この場合、電流極性判定手段は、正側若し
くは負側スイッチング素子のオンタイミングにおいて正
側若しくは負側スイッチング素子に流れる電流の有無を
検出することにより電流の極性を判定する構成にするの
が好ましい（請求項２）。

【００２１】また、電流極性判定手段は、正側若しくは
負側スイッチング素子のオフタイミングにおいて対を成
す負側若しくは正側スイッチング素子に並列に接続され
たダイオードに流れる電流の有無を検出することにより
電流の極性を判定する構成にしても良い（請求項３）。

【００２２】更に、電流極性判定手段を、ゲート駆動手
段と共通の電源によって動作し、巻線とインバータ主回
路の出力端子との間に接続された抵抗の両端電圧を比較
するコンパレータで構成するのが好適である（請求項
４）。

【００２３】更にまた、電圧率記憶手段に記憶される電
圧位相に対応した電圧率は、正弦波に応じた電圧率とす
るのが好ましい（請求項５）。加えて、電流極性判定手
段とゲート駆動手段とを一つの集積回路として構成する
と良い（請求項６）。

【００２４】

【発明の実施の形態】以下、本発明の第１実施例につい
て、図１乃至図１８を参照して説明する。尚、図１乃至
図３においては、図２７と同一部分には同一符号を付し
て説明を省略し、以下異なる部分のみ説明する。電気的
構成を示す図１乃至図３において、ブラシレスモータ
（以下、単にモータと称す）８内に電気角で１２０度毎
に配置された位置センサたるホールＩＣ２０即ち２０
ｕ，２０ｖ，２０ｗの出力端子は、マイクロコンピュー
タ（以下、マイコンと称す）２１の入力端子及び割込み
信号発生回路２２の入力端子に接続されている。

【００２５】ホールＩＣ２０ｕ，２０ｖ，２０ｗは、モ
ータ８のロータの回転位置を検出するもので、夫々の対
応するＵ，Ｖ，Ｗ相の巻線８ｕ，８ｖ，８ｗの誘起電圧
ｖｍｕ，ｖｍｖ，ｖｍｗ（図１８（ａ）参照）に対して
電気角３０度遅れの関係の出力信号（位置センサ信号）
Ｈｕ，Ｈｖ，Ｈｗ（図１８（ｂ）参照）を発生するよう
になっている。

【００２６】電流極性判定回路（電流極性判定手段）２
３は、実際はインバータ主回路７の出力端子７ｕ，７
ｖ，７ｗとモータ８の巻線８ｕ，８ｖ，８ｗとの間に介
挿されており、電流極性判定回路２３の出力端子は、マ
イコン２１及び割込み信号発生回路２４の入力端子に夫
々接続されている。そして、電流極性判定回路２３は、
巻線８ｕ，８ｖ，８ｗに流れる各相電流ｉｕ，ｉｖ，ｉ
ｗ（図１８（ｉ）参照）の極性を判定し、極性信号Ｓi
u，Ｓiv，Ｓiw（図１８（ｊ）参照）を出力するように
なっている。尚、電流極性判定回路２３の詳細な構成に
ついては後述する。

【００２７】割込み信号発生回路２２は、図４に示すよ
うに、ＮＯＴゲート２２ａ乃至２２ｃ，ＡＮＤゲート２
２ｄ乃至２２ｆ及びＯＲゲート２２ｇによって構成され
ており、ホールＩＣ２０ｕ，２０ｖ，２０ｗの出力信号
Ｈｕ，Ｈｖ，Ｈｗの内の何れか一つが立上ると立上り、
何れか一つが立下ると立下る信号Ｓｈを出力するように
なっている。そして、割込み信号発生回路２２の出力端
子は、マイコン２１の割込み信号入力端子に接続されて
おり、出力信号Ｓｈを割込み信号として与えるようにな
っている。

【００２８】尚、割込み信号発生回路２４も、その内部
構成は割込み信号発生回路２２と全く同様に構成されて
いる。そして、割込み信号発生回路２４の出力端子は、
マイコン２１の割込み信号入力端子に接続されており、
極性信号Ｓiu，Ｓiv，Ｓiwから得られた出力信号Ｓｉを
割込み信号として与えるようになっている。マイコン２
１は、割込み信号Ｓｈ，Ｓｉの立上りエッジ及び立下り
エッジの両方で割込みを認識するようになっている。

【００２９】また、マイコン２１の入力端子には、外部
から電圧指令信号Ｄａが与えられるようになっている。
更に、マイコン２１は、その内部に有しているＲＯＭ２
１ａ（電圧率記憶手段）に、図５に示すように、電気角
０〜３５９度に対応した正弦波の一周期の電圧率データ
Ｄｕを記憶している。その電圧率データＤｕの値は、例
えば、「−１２７」〜「１２７」とする。加えて、マイ
コン２１の内部には、例えば１μｓ単位で「０」から
「９９９９９９」までのカウントを繰返す時間カウンタ
２１ｂが内蔵されていると共に、作業領域としてＲＡＭ
２１ｃをも内蔵している。

【００３０】駆動信号回路（駆動信号形成手段）２５
は、搬送波Ｐｚとして三角波を形成する例えば８ビット
のアップダウンカウンタ（搬送波出力手段）２５ａと、
マイコン２１から得られる各相の信号波に対応するデー
タｖａｕ，ｖａｖ，ｖａｗをラッチするラッチ回路２５
Ｌｕ，２５Ｌｖ，２５Ｌｗと、搬送波Ｐｚとラッチ出力
を比較する比較器２５ｕ，２５ｖ，２５ｗとから構成さ
れている。

【００３１】駆動信号回路２５の割込み信号出力端子
は、マイコン２１の割込み信号入力端子に接続されてお
り、割込み信号Ｓｐを与えるようになっている。アップ
ダウンカウンタ２５ａは、カウント値「０」からアップ
カウントを開始して、カウント値が「２５５」に達する
と、そこからダウンカウントに切替るという動作を繰返
すことにより、図７（ｂ）に示すようにデジタルな三角
波の搬送波Ｐｚを出力するものである。

【００３２】そして、割込み信号Ｓｐは、アップダウン
カウンタ２５ａのカウント値が「０」になるとハイレベ
ルとなり、カウント値が「２５５」に達するとローレベ
ルとなる矩形波状の信号である。而して、駆動信号回路
２５の６つの駆動信号出力端子は、選択回路２６の入力
端子に夫々接続されており、駆動信号Ｄup，Ｄun，Ｄv
p，Ｄvn，Ｄwp，Ｄwnを夫々与えるようになっている。

【００３３】また、ホールＩＣ２０ｕ，２０ｖ，２０ｗ
の出力端子は、論理回路２７の入力端子に接続されてい
る。ＰＷＭのデューティを決定するための電圧指令信号
Ｄａが入力されるＰＷＭ回路２８は、ＰＷＭ信号Ｐａを
ＡＮＤ回路２９即ち２９ｕ，２９ｖ，２９ｗの一方の入
力端子に与えるようになっている。また、論理回路２７
の出力端子２７up，２７vp，２７wpは、ＡＮＤ回路２９
ｕ，２９ｖ，２９ｗのもう一方の入力端子に夫々接続さ
れていると共に、論理回路２７の出力端子２７un，２７
vn，２７wnは、選択回路２６の入力端子に接続されてお
り、論理回路２７は、選択回路２６に駆動信号Ｄ´un，
Ｄ´vn，Ｄ´wnを与えるようになっている。

【００３４】ＰＷＭ回路２８は、例えば図６に示すよう
に、ＰＷＭ制御の搬送波Ｐｚとして三角波を形成する例
えばアップダウンカウンタからなる三角波発生器２８ａ
と、外部より速度制御信号として与えられる電圧指令信
号Ｄａ（図７（ａ）参照）をラッチするラッチ回路２８
ｂと、ラッチ回路２８ｂの出力信号であるラッチ信号Ｄ
ｂと搬送波Ｐｚとをデジタル比較する比較回路２８ｃと
から構成されている。

【００３５】三角波発生器２８ａは、クロック信号に従
ってカウント値「０」から一定値までアップカウントし
た後、また「０」までダウンカウントする動作を繰返す
ことにより、デジタルな三角波の搬送波Ｐｚを発生させ
るものである。そして、図７（ｂ）及び（ｃ）に示すよ
うに、比較回路２８ｃは、ラッチ信号Ｄｂのレベルが搬
送波Ｐｚのレベルよりも大であれば出力がハイレベルと
なるように構成されており、以て、ＰＷＭ信号Ｐａを形
成するようになっている。

【００３６】ＡＮＤ回路２９ｕ，２９ｖ，２９ｗの出力
端子は、選択回路２６の入力端子に接続されており、Ａ
ＮＤ回路２９ｕ乃至２９ｗは、選択回路２６に駆動信号
Ｄ´up，Ｄ´vp，Ｄ´wpを与えるようになっている。選
択回路２６の出力端子は、ゲート駆動回路（ゲート駆動
手段）１８即ち１８up，１８un，１８vp，１８vn，１８
wp，１８wnの入力端子に夫々接続されている。尚、論理
回路２７，ＰＷＭ回路２６及びＡＮＤ回路２９ｕ，２９
ｖ，２９ｗは、初期駆動信号回路３０を構成している。

【００３７】また、マイコン２１の２つの選択信号出力
端子は、選択回路２６の２つの入力端子に夫々接続され
ており、マイコン２１は、選択信号Ｓｅ１及びＳｅ２を
選択回路２６に与えるようになっている。そして、選択
回路２６は、駆動信号回路２５により形成された駆動信
号と初期駆動信号回路３０により形成された初期駆動信
号とのどちらか一方を、与えられる選択信号Ｓｅ１及び
Ｓｅ２のレベルに応じて選択して（図９参照）、ゲート
駆動回路１８に供給するものである。以上がインバータ
装置３１を構成している。

【００３８】ここで、Ｕ相に関する電流極性判定回路２
３ｕの詳細な構成について述べる。図８において、直列
接続された電源３２ａ（電圧Ｅ１），３２ｂ（電圧Ｅ
２）は、絶縁トランスなどからなる図示しない電源回路
によって、例えば駆動用電源から降圧され、且つ、分圧
されて形成されたものである。

【００３９】その電源３２ａ，３２ｂの正，負端子に夫
々接続された電源母線３３ａ，３３ｂ間には、コンデン
サ３４ｕが接続されていると共に、各母線３３ａ，３３
ｂ間には、ゲート駆動回路１８up及びコンパレータ３５
ｕの電源端子が接続されている。そして、電源３２ａ，
３２ｂの共通接続点は、インバータ主回路７のＵ相出力
端子７ｕに接続されている。ゲート駆動回路１８upは、
駆動信号Ｄupがハイレベルの場合はトランジスタＴ１の
ベース−エミッタ間に電圧Ｅ１を印加し、駆動信号Ｄup
がローレベルの場合は、トランジスタＴ１のベース−エ
ミッタ間に電圧−Ｅ２を印加するようにゲート信号Ｇup
を与えるものである。

【００４０】出力端子７ｕと巻線８ｕ（図示せず）との
間には、抵抗３６ｕが介挿されている。そして、出力端
子７ｕはコンパレータ３５ｕの非反転入力端子に接続さ
れ、抵抗３６ｕと巻線８ｕとの共通接続点はコンパレー
タ３５ｕの反転入力端子に接続されている。コンパレー
タ３５ｕの出力端子は、抵抗３７ｕを介して入力端子の
一方が電源母線３２ｂに接続されているフォトカプラ３
８ｕの他方の入力端子に接続されている。

【００４１】フォトカプラ３８ｕの出力端子は、極性判
定信号Ｓiuを出力するようになっている。このフォトカ
プラ３８ｕは、ゲート駆動回路１８upと同様に、モータ
８の駆動用電源と制御用電源とを電気的に絶縁するため
に設けられている。以上が電流極性判定回路２３ｕを構
成している。尚、Ｖ及びＷ相についても、電流極性判定
回路２３ｖ，２３ｗが全く同様に構成されて電源母線３
３ａ，３３ｂ間に接続されており、極性判定信号Ｓiv，
Ｓiwを夫々出力するようになっている。

【００４２】次に、本実施例の作用について、図１０乃
至図１８をも参照して説明する。モータ８の始動時にお
けるマイコン２１の制御内容のフローチャートを示す図
１０において、このフローチャートはメインルーチンで
あり、例えば２０ｍ秒周期で処理が行われている。

【００４３】まず、「始動条件？」の判断ステップＤ１
において、マイコン２１は、図示しないスタート信号が
外部より与えられる入力端子を参照して、始動条件が成
立しているか否かを判定する。判断ステップＤ１におい
て「ＮＯ」と判断すると、「Ｓｅ１＝Ｌ，Ｓｅ２＝Ｌ」
の処理ステップＤ２に移行して、選択信号Ｓｅ１及びＳ
ｅ２を共にローレベル（Ｌ）にする。この場合は、ゲー
ト駆動回路１８に駆動信号は供給されない。

【００４４】スタート信号が与えられて、判断ステップ
Ｄ１において「ＹＥＳ」と判断すると、「所定回転角
？」の判断ステップＤ３に移行して、マイコン２１は、
ステップＤ１において「ＹＥＳ」と判断した時点から、
後述する割込み信号Ｓｈによる割込み処理ルーチンにお
けるステップＡ６において検出されるモータ８の回転角
Ｎｍが所定値に達したか否かを判断する。

【００４５】判断ステップＤ３においてマイコン２１が
「ＮＯ」と判断すると、「Ｓｅ１＝Ｈ，Ｓｅ２＝Ｌ」の
処理ステップＤ４に移行して、選択信号Ｓｅ１及びＳｅ
２をハイ（Ｈ）及びローレベルにする。すると、初期駆
動信号回路３０が出力する初期駆動信号が選択回路２６
により選択されてゲート駆動回路１８に与えられる。

【００４６】ここで、初期駆動信号回路３０の作用につ
いて述べる。初期駆動信号回路３０の論理回路２７は、
位置センサ信号Ｈｕ，Ｈｖ及びＨｗについて以下に示す
論理演算を行って、出力端子２７up，２７un，２７vp，
２７vn，２７wp，２７wnに夫々信号Ｄ´up，Ｄ´un，Ｄ
´vp，Ｄ´vn，Ｄ´wp，Ｄ´wnを出力するようになって
いる。Ｄ´up＝（Ｈｕ）ａｎｄ｛ｎｏｔ（Ｈｖ）｝Ｄ´un＝｛ｎｏｔ（Ｈｕ）｝ａｎｄ（Ｈｖ）Ｄ´vp＝（Ｈｖ）ａｎｄ｛ｎｏｔ（Ｈｗ）｝ …（１）Ｄ´vn＝｛ｎｏｔ（Ｈｖ）｝ａｎｄ（Ｈｗ）Ｄ´wp＝（Ｈｗ）ａｎｄ｛ｎｏｔ（Ｈｕ）｝Ｄ´wn＝｛ｎｏｔ（Ｈｗ）｝ａｎｄ（Ｈｕ）

【００４７】そして論理回路２７の出力信号Ｄ´un，Ｄ
´vn，Ｄ´wnは選択回路２６にそのまま駆動信号として
与えられ、出力信号Ｄ´up，Ｄ´vp，Ｄ´wp，は、ＡＮ
Ｄ回路２９ｕ，２９ｖ，２９ｗにおいてＰＷＭ信号Ｐａ
（図７（ｃ）参照）と論理積がとられて駆動信号（便宜
上Ｄ´up，Ｄ´vp，Ｄ´wpとして示す）が形成され、こ
れらの駆動信号によりインバータ主回路７の正側及び負
側スイッチング素子たるトランジスタＴ１乃至Ｔ６がオ
ンオフ制御され、以て、インバータ装置３１は、位置セ
ンサ信号Ｈｕ乃至Ｈｗに対応した１２０度通電の電圧に
よりモータ８を駆動して始動させる。

【００４８】その後、モータ８の回転角Ｎｍが所定値に
達して、判断ステップＤ３においてマイコン２１が「Ｙ
ＥＳ」と判断すると、「Ｓｅ１＝Ｌ，Ｓｅ２＝Ｈ」の処
理ステップＤ５に移行し、選択信号Ｓｅ１及びＳｅ２を
ロー及びハイレベルにして、ゲート駆動回路１８に駆動
信号回路２５が出力する駆動信号を与えるようにする。
そして、ステップＤ６で始動終了フラグを「１」として
次のステップに移行する。

【００４９】次に、駆動信号回路２５の動作について説
明する。尚、以降はＵ相に関する信号を中心として説明
する。また、以降の処理で使用されるデータテーブル１
及び２，電圧位相指令Ｐｒ，電圧率データＤｕは、予め
ＲＯＭ２１ａに制御プログラムと同様に記憶されている
ものであり、マイコン２１の初期処理において制御プロ
グラムと同様にＲＡＭ２１ｃ上に転送されているものと
する。

【００５０】割込み信号Ｓｈは、前述のように、位置セ
ンサたるホールＩＣ２０ｕ，２０ｖ，２０ｗの出力信号
（位置センサ信号）Ｈｕ，Ｈｖ，Ｈｗの内の何れか一つ
のレベルが変化する毎に変化する。図１１は、割込み信
号Ｓｈによって生じる割込み処理ルーチンのフローチャ
ートである。

【００５１】まず、「カウンタデータＴｃの読込み」の
処理ステップＡ１において、マイコン２１は、割込み信
号Ｓｈによる割込みが生じた時刻、即ち、位置センサ信
号Ｈｕ乃至Ｈｗが変化した時刻のカウンタデータＴｃを
時間カウンタ２１ｂから読込む。そして、前回の割込み
処理で読込んだカウンタデータが変数Ｔｘに格納されて
いるので、その変数Ｔｘを変数Ｔｙに代入して、今回読
込んだカウンタデータＴｃを、新たに変数Ｔｘに代入す
る。尚、これらの変数は、ＲＡＭ２１ｃに記憶される。
そして、「位置センサ信号周期測定」の処理ステップＡ
２に移行する。

【００５２】処理ステップＡ２においては、マイコン２
１は、位置センサ信号Ｈｕ乃至Ｈｗが変化する周期Ｔｓ
を求める。この変化周期（以下、位置センサ周期と称
す）Ｔｓは、前回と今回の割込み処理が発生した時刻の
差に等しいので、ステップＡ１における変数Ｔｘ及びＴ
ｙの差、即ち、Ｔｓ＝Ｔｘ−Ｔｙにより求める。次に、
「位置センサ信号データ読込み」の処理ステップＡ３に
移行する。尚、ステップＡ１及びＡ２は、位置センサ周
期測定手段に対応している。

【００５３】処理ステップＡ３においては、マイコン２
１は、この時点で位置センサ信号Ｈｕ，Ｈｖ，Ｈｗが示
している信号レベルを読込んで、次の「電気角Ｐｘを得
る」の処理ステップＡ４に移行する。処理ステップＡ４
においては、マイコン２１は、ステップＡ３で得た位置
センサ信号Ｈｕ，Ｈｖ，Ｈｗに基づいて、ＲＯＭ２１ａ
に記憶されたデータテーブル１（図１４参照）を参照し
てロータ位相たる電気角Ｐｘを得て、ＲＡＭ２１ｃの所
定領域に書込む。例えば、位置センサ信号Ｈｕ，Ｈｖ，
Ｈｗの信号レベルがＨ，Ｌ，Ｌであれば、電気角Ｐｘは
９０度となる。そして、「ロータ位相差Ｐｓを得る」の
処理ステップＡ５に移行する。

【００５４】処理ステップＡ５においては、マイコン２
１は、変化周期Ｔｓに対応するロータ位相差Ｐｓを、ス
テップＡ１２と同様に、位置センサ信号データに基づい
て、ＲＡＭ２１ｃに記憶されたデータテーブル２（図１
５参照）を参照してロータ位相差Ｐｓを得てＲＡＭ２１
ｃの演算用の所定領域に書込むと、「回転角検出」の処
理ステップＡ６に移行する。

【００５５】処理ステップＡ６においては、マイコン２
１は、回転角カウンタＮｍをインクリメント（Ｎｍ＝Ｎ
ｍ＋１）する。この回転角カウンタＮｍは、この割込み
信号Ｓｈによる割込み処理ルーチンが実行される毎、即
ち、モータ８が６０度回転する毎にインクリメントされ
るものである。そして、メインルーチンにリターンす
る。

【００５６】次に、割込み信号Ｓｐに応じた割込み処理
について図１２を参照して説明する。割込み信号Ｓｐ
は、割込み信号Ｓｈよりも短い周期でマイコン２１に割
込みを発生させるものである。まず、「カウンタデータ
Ｔｃの読込み」の処理ステップＢ１においては、割込み
発生時刻を示す時間カウンタ２１ｂのデータＴｃを読込
んで、変数Ｔｎに代入する。そして、「電圧位相指令Ｐ
ｒの読出し」の処理ステップＢ２に移行する。

【００５７】処理ステップＢ２においては、マイコン２
１は、Ｕ相誘起電圧ｖｍｕに対して、印加電圧に進み位
相を与えるための電圧位相指令ＰｒをＲＡＭ２１ｃから
読出すと、次の「電圧位相Ｐｎを演算」処理ステップＢ
３に移行する。処理ステップＢ３においては、マイコン
２１は、以上の処理によって得られた演算パラメータを
もＲＡＭ２１ｃから読出して、時刻Ｔｎにおける電圧位
相Ｐｎを次式により演算して求める。Ｐｎ＝Ｐｘ＋Ｐｒ＋Ｐｓ×（Ｔｎ−Ｔｘ）／Ｔｓ …（２）

【００５８】この（２）式は、時刻の変化に応じて電圧
位相Ｐｎが線形に変化することに基づいたものである。
ここで、電圧位相Ｐｎは「０」〜「３５９」のデータで
あり、計算結果が「３６０」を超えた場合には「３６
０」を減じる。尚、以上のステップＢ１乃至Ｂ３は、電
圧位相決定手段に対応している。

【００５９】またここで、図１８（ｆ）に示す時刻ｔ
１，ｔ２，ｔ３において演算パラメータとして以下の具
体的数値を得た場合の、電圧位相Ｐｎの計算例を示す。
時刻ｔ１において割込み信号Ｓｈによる割込みが発生
し、時刻ｔ２は、その次に割込み信号Ｓｈによる割込み
が発生した時刻である。また、時刻ｔ３は、時刻ｔ２後
の任意の時刻で割込み信号Ｓｐによる割込みが発生した
時刻である。

【００６０】時刻ｔ１，ｔ２，ｔ３において時間カウン
タ２１ｂによって得られたカウント値を順に「１０００
０」，「１４０００」，「１５０００」とすると、ステ
ップＡ１及びＡ２によって、変数Ｔｙ，Ｔｘ及びＴｓが
下記のように決定されて記憶される。そして、ステップ
Ａ３において位置センサ信号Ｈｕ，Ｈｖ，Ｈｗの信号レ
ベルが「Ｈ，Ｌ，Ｌ」と得られたとすると、ステップＡ
１２においては、図１４のデータテーブル１から電気角
Ｐｘが「９０」と、ステップＡ１３においては、図１５
のデータテーブル２からロータ位相差Ｐｓが「６０」と
求められる。

【００６１】ステップＢ１においては、Ｔｎ（＝ｔ３）
が「１５０００」と記憶され、ステップＢ２では、予め
ＲＯＭ３０ａに記憶された電圧位相指令Ｐｒが「１５」
であったとする。すると、ステップＢ３においては、電
圧位相Ｐｎは以下のように演算される。Ｔｙ＝１００００，Ｔｘ＝１４０００，Ｔｓ＝Ｔｘ−Ｔｙ＝４０００，Ｐｘ＝９０，Ｐｓ＝６０，Ｔｎ＝１５０００，Ｐｒ＝１５Ｐｎ＝９０＋１５＋６０×（１５０００−１４０００）／４０００＝１２０ …（３）

【００６２】再び図１２を参照して、以上のようにして
電圧位相Ｐｎを求めると、「電圧指令信号Ｄａを読込
む」の処理ステップＢ４に移行する。処理ステップＢ４
においては、マイコン２１は、外部より与えられている
電圧指令信号Ｄａを読込むと、次の「電圧率データＤｕ
の読出し」の処理ステップＢ５に移行して、ステップＢ
３で求めた電圧位相Ｐｎに対応する正弦波の電圧率デー
タＤｕ（図５参照）をＲＡＭ２１ｃから読出す。そし
て、「信号波ｖａｕを演算」の処理ステップＢ６に移行
する。

【００６３】処理ステップＢ６においては、次式に従っ
て信号波ｖａｕを演算する。ｖａｕ＝Ｄｕ×（Ｄａ／２５５）＋１２８ …（４）ここで、電圧率データＤｕの値域は、例えば８ビットデ
ータの２の補数表現で取り得る「−１２７」〜「１２
７」であり、８ビットのアップダウンカウンタ２２ａの
取り得る値域（カウントデータ０〜２５５）にシフトさ
せるため、「１２８」をoffset値として加えている。ま
た、電圧指令信号Ｄａの値域も「０」〜「２５５」であ
り、電圧率データＤｕに「Ｄａ／２５５」を乗ずること
によって、電圧指令に応じて正弦波の振幅、即ち、信号
波ｖａｕのレベルを制御するものである。そして、「信
号波ｖａｕを出力」の処理ステップＢ７に移行して、信
号波ｖａｕの演算結果をラッチ回路２５Ｌｕに出力す
る。

【００６４】次に、「信号波ｖａｖを演算して出力」の
処理ステップＢ８に移行する。処理ステップＢ８におい
ては、マイコン２１は、Ｖ相の信号波ｖａｖを演算する
ために、ステップＢ３において演算したＵ相の電圧位相
Ｐｎから１２０度を減じてＶ相の電圧位相Ｐｏを求め
る。そして、その電圧位相Ｐｏに応じてＲＡＭ２１ｃよ
り電圧率データＤｖを読出し、ステップＢ４と同様に信
号波ｖａｖを演算する。Ｐｏ＝Ｐｎ−１２０（Ｐｏ＜０の場合、Ｐｏ＝Ｐｏ＋３６０）…（５）ｖａｖ＝Ｄｖ×（Ｄａ／２５６）＋１２８ …（６）そして、信号波ｖａｖの演算結果をラッチ回路２５Ｌｖ
に対して出力すると、「信号波ｖａｗを演算して出力」
の処理ステップＢ９に移行する。

【００６５】処理ステップＢ９においては、マイコン２
１は、Ｗ相の信号波ｖａｗを演算するために、ステップ
Ｂ３において演算したＵ相の電気角Ｐｎから２４０度を
減じてＷ相の電圧位相Ｐｑを求める。そして、その電圧
位相Ｐｑに応じてＲＡＭ２１ｃより電圧率データＤｗを
読出し、ステップＢ４と同様に、信号波ｖａｗを演算す
る。Ｐｑ＝Ｐｎ−２４０（Ｐｏ＜０の場合、Ｐｏ＝Ｐｏ＋３６０）…（７）ｖａｗ＝Ｄｗ×（Ｄａ／２５６）＋１２８ …（８）尚、以上のステップＢ４乃至Ｂ９は、信号波形成手段に
対応している。

【００６６】ここで、電流極性判定回路２３ｕの作用に
ついて、図１７及び図１８を参照して説明する。図１７
（ａ）及び（ｂ）は、ゲート駆動回路１８up，１８unを
介してインバータ主回路７のＵ相のトランジスタＴ１及
びＴ４に出力される駆動信号Ｄup及びＤunであり、Ｕ相
電流ｉｕの極性が負から正に変化して行く場合を示して
いる（図１７（ｃ）参照）。この時、抵抗３６ｕの両端
には、Ｕ相電流ｉｕに比例した電圧が発生してコンパレ
ータ３５ｕに与えられる。

【００６７】Ｕ相電流ｉｕの極性が負でトランジスタＴ
４がオンの場合、Ｕ相電流ｉｕは、抵抗３６ｕに対して
図８に破線で示す方向に流れるので、コンパレータ３５
ｕの反転入力端子の電位は非反転入力端子の電位よりも
高くなり、コンパレータ３５ｕの出力信号はローレベル
となる。

【００６８】また、Ｕ相電流ｉｕの極性が正の場合、Ｕ
相電流ｉｕは、トランジスタＴ１がオンの場合はトラン
ジスタＴ１，トランジスタＴ１がオフの場合はダイオー
ドＤ４を介して、抵抗３６ｕに対して図８に実線で示す
方向に流れるので、コンパレータ３５ｕの非反転入力端
子の電位は反転入力端子の電位よりも高くなり、コンパ
レータ３５ｕの出力信号はハイレベルとなる。

【００６９】従って、Ｕ相電流ｉｕの極性が負から正に
変化するとコンパレータ３５ｕの出力はローレベルから
ハイレベルに変化し、それに伴って、フォトカプラ３８
ｕの出力信号たる極性判定信号Ｓiuもローレベルからハ
イレベルに変化する（図１７（ｄ）参照）。尚、Ｖ及び
Ｗ相についても同様の作用によって極性判定信号Ｓiv及
びＳiwが出力される（図１８（ｊ）参照）。そして、割
込み信号発生回路２４により割込み信号Ｓｉが出力され
る（図１８（ｋ）参照）。

【００７０】次に、割込み信号Ｓｉによる割込み処理に
ついて図１３を参照して説明する。処理ステップＣ１乃
至Ｃ３は、割込み信号Ｓｉが入力された時刻における電
圧位相Ｐｎを演算により求めるもので、第１実施例にお
けるステップＢ１乃至Ｂ３と同様の処理である。

【００７１】次の「電流信号データの読込み」の処理ス
テップＣ４においては、マイコン２１は、この時点で電
流信号Ｓiu，Ｓiv，Ｓiw（図１８（ｊ）参照）が示して
いる信号レベルを読込んで、次の「電流位相Ｐｉを得
る」の処理ステップＣ５に移行する。処理ステップＣ５
においては、電流位相としての電気角データＰｉを、予
め各相の電流の正負判定結果の関係から算出してマイコ
ン２１のＲＯＭに２１ａに記憶され、初期処理において
ＲＡＭ２１ｃ上に転送されたデータテーブル３（図１６
参照）を参照して求める。そして、「電流位相差Ｐｊを
演算」の処理ステップＣ６に移行する。

【００７２】マイコン２１は、処理ステップＣ６におい
ては、Ｕ相の誘起電圧ｖｍｕとＵ相電流ｉｕとの位相差
Ｐｊを算出するもので、ステップＣ３において得られた
電圧位相ＰｎからステップＣ５において得た電流位相Ｐ
ｉを減じることにより、電流位相差（電圧電流位相差）
Ｐｊ（＝Ｐｎ−Ｐｉ）を求める。そして、「電圧位相指
令Ｐｒを決定」の処理ステップＣ７に移行する。尚、ス
テップＣ４乃至Ｃ６は、電流位相差検出手段に対応して
いる。

【００７３】処理ステップＣ７においては、マイコン２
１は、ステップＣ２ではＲＡＭ２１ｃから読出した電圧
位相指令Ｐｒを、ステップＣ６で得られた電圧位相Ｐｎ
と電流位相Ｐｉとの位相差Ｐｊに置き換えて、ＲＡＭ２
１ｃの所定領域に書き込む。この処理によって、以降の
印加電圧の位相は、実際のＵ相誘起電圧ｖｍｕとＵ相電
流ｉｕとの位相差Ｐｊに基づいて決定されるので、両者
の位相差Ｐｊは、縮小される方向に自動的に調整され
る。

【００７４】次に、駆動信号回路２５の作用について、
図１８を参照して説明する。信号波ｖａｕ，ｖａｖ，ｖ
ａｗは、ラッチ回路２５Ｌｕ乃至２５Ｌｗを介して搬送
波Ｐｚと比較され、その大小関係から駆動信号Ｄupが形
成される。比較器２５ｕは、信号波ｖａｕと搬送波Ｐｚ
のレベルを比較して、信号波ｖａｕのレベルが大きい場
合に出力をハイレベルにすることにより駆動信号Ｄupを
形成する。また、駆動信号Ｄupを反転した信号が駆動信
号Ｄunとなる。同様に、信号波ｖａｖと搬送波Ｐｚとの
比較結果から駆動信号Ｄvp及びその反転信号である駆動
信号Ｄvnが、信号波ｖａｗと搬送波Ｐｚの比較結果から
駆動信号Ｄwp及びその反転信号である駆動信号Ｄwnが形
成される。

【００７５】図１８（ｈ）に示すように、駆動信号Ｄup
のＰＷＭデューティは、正弦波の振幅変化に応じて、滑
らかに変化して行く。従って、これらの駆動信号により
ゲート駆動回路１８を介してインバータ主回路７の夫々
のトランジスタＴ１乃至Ｔ６をオンオフ制御すると、モ
ータ８の各巻線８ｕ，８ｖ，８ｗには夫々の誘起電圧ｖ
ｍｕ，ｖｍｖ，ｖｍｗと電気角Ｐｒ進み位相の正弦波電
圧が供給されて、図１８（ｉ）のようにロータ位置に応
じた正弦波電流が各巻線に通電される。

【００７６】以上のように本実施例によれば、モータ８
内にホールＩＣ２０ｕ，２０ｖ及び２０ｗを配置して、
その位置センサ信号Ｈｕ，Ｈｖ及びＨｗに基づいて発生
される割込み信号Ｓｈによる割込み処理で、マイコン２
１は、位置センサ周期Ｔｓを決定すると共に電気角Ｐｘ
及び位置センサ周期Ｔｓに対応するロータ位相差Ｐｓを
ＲＡＭ２１ｃから読出し、また、電流極性判定回路２３
ｕ，２３ｖ及び２３ｗによってＵ，Ｖ及びＷ相電流の極
性判定信号Ｓiu，Ｓiv及びＳiwを得て、これらの極性判
定信号Ｓiu乃至Ｓiwに基づいて発生される割込み信号Ｓ
ｉによる割込み処理で、誘起電圧に対する電流の位相差
Ｐｊを検出すると共にその位相差Ｐｊを電圧位相指令Ｐ
ｒとして設定し、割込み信号Ｓｐによる割込み処理にお
いて時間カウンタ２１ｂのカウンタデータＴｃ及び電圧
位相指令Ｐｒを読出すと、これらの演算パラメータから
電圧位相Ｐｎを演算によって求め、電圧位相Ｐｎに対応
する正弦波の電圧率データＤｕを読出し、その電圧率デ
ータＤｕに応じてＵ，Ｖ及びＷ相の信号波ｖａｕ乃至ｖ
ａｗを演算して駆動信号回路２５に出力し、駆動信号回
路２５は、信号波ｖａｕ乃至ｖａｗと搬送波Ｐｚとの振
幅レベルを比較すると、ゲート駆動回路１８を介してイ
ンバータ主回路７にゲート信号Ｇup乃至Ｇwnを与えてモ
ータ８の巻線８ｕ乃至８ｗに通電を行い、モータ８を駆
動するようにした。

【００７７】従って、ホールＩＣ２０ｕ，２０ｖ及び２
０ｗによって位置センサ信号Ｈｕ，Ｈｖ及びＨｗを得る
だけで、これらの位置センサ信号から得られる以上に高
い分解能を有するロータの電圧位相Ｐｎを得ることがで
き、その電圧位相Ｐｎに基づいて正弦波の電圧率データ
Ｄｕに応じた駆動信号によってモータ８を駆動すること
ができるので、トルク変動を著しく低減して振動及び騒
音をも低減することができる。また、従来のような高精
度のエンコーダ９を用いる必要がないので、低コストで
実現でき、モータ８の設置スペースを確保できると共
に、防塵対策なども不要となる。

【００７８】更に、誘起電圧と相電流との電圧電流位相
差Ｐｊを正確に検出することができ、誘起電圧に対する
電圧位相指令Ｐｒがその電圧電流位相差Ｐｊに設定され
ることにより、各相巻線８ｕ，８ｖ及び８ｗに流れる巻
線電流は、誘起電圧ｖａｕ，ｖａｖ及びｖａｗと同相に
なり、モータ８の発生トルクを最大にして効率を高める
ことができる。

【００７９】加えて、本実施例によれば、電流極性判定
回路２３ｕは、トランジスタＴ１のオンタイミングにお
いて、トランジスタＴ１に流れるＵ相電流ｉｕの有無を
抵抗３６ｕ及びコンパレータ３５ｕによって検出してＵ
相電流ｉｕの極性を判定して極性判定信号Ｓiuを出力す
るので、ホールＩＣによって構成された変流器などを用
いることなしに、簡単且つ安価な構成によってＵ相電流
ｉｕの極性を判定することができ、インバータ装置３１
を更に低コストで構成することができる。

【００８０】図１９及び図２０は本発明の第２実施例を
示すものであり、図１９においては図８と同一部分には
同一符号を付して説明を省略し、以下異なる部分のみ説
明する。第２実施例では、電流極性判定回路３９ｕは、
第１実施例における電流極性判定回路２３ｕの代わりに
インバータ主回路７のトランジスタＴ４側に設けられて
いる。

【００８１】Ｕ相に関する電流極性判定回路３９ｕの電
気的構成を示す図１９において、直列接続された電源４
０ａ（電圧Ｅ３），４０ｂ（電圧Ｅ４）は、第１実施例
の電源３２ａ，３２ｂと同様に図示しない電源回路によ
って形成されたものである。その電源４０ａ，４０ｂの
正，負端子に夫々接続された電源母線４１ａ，４１ｂ間
には、コンデンサ４２ｕが接続されていると共に、各電
源母線４１ａ，４１ｂには、ゲート駆動回路１８un，コ
ンパレータ４３ｕ及びラッチ回路４４ｕの電源端子が接
続されている。そして、電源４０ａ，４０ｂの共通接続
点は、直流母線６ｂに接続されている。

【００８２】ゲート駆動回路１８unは、駆動信号Ｄunが
ハイレベルの場合はトランジスタＴ４のベース−エミッ
タ間に電圧Ｅ３を印加し、駆動信号Ｄunがローレベルの
場合はトランジスタＴ４のベース−エミッタ間に電圧−
Ｅ４を印加するようになっている。

【００８３】トランジスタＴ４のエミッタと直流母線６
ｂとの間には、抵抗４５ｕが介挿されている。そして、
トランジスタＴ４のエミッタと抵抗４５ｕとの共通接続
点はコンパレータ４３ｕの非反転入力端子に接続され、
抵抗４５ｕと直流母線６ｂとの共通接続点はコンパレー
タ４３ｕの反転入力端子に接続されている。コンパレー
タ４３ｕの出力端子は、ラッチ回路４４ｕの入力端子Ｄ
に接続されている。また、ゲート駆動回路１８unの出力
端子は、ラッチ回路４４ｕの入力端子ckに接続されてお
り、ゲート信号Ｇunを与えるようになっている。

【００８４】このラッチ回路４４ｕは、入力端子ckに与
えられる信号の立下がりエッジにおいて、入力端子Ｄに
与えられているデータをラッチ（セット）するものであ
る。ラッチ回路４４ｕの負論理の出力端子／Ｑは、フォ
トカプラ４６ｕの入力端子及び抵抗４７ｕを介して電源
母線４１ｂに接続されている。そして、フォトカプラ４
６ｕの出力端子は、極性判定信号Ｓiuを出力するように
なっている。以上が電流極性判定回路３９ｕを構成して
いる。尚、Ｖ及びＷ相についても、電流極性判定回路が
全く同様に構成されて電源母線４１ａ，４１ｂ間に接続
されており、夫々極性判定信号を出力するようになって
いる。

【００８５】次に、第２実施例の作用について図２０を
も参照して説明する。図２０（ａ）及び（ｂ）は、第１
実施例における図１７（ａ）及び（ｂ）と同様の駆動信
号Ｄup及びＤunであり、Ｕ相電流ｉｕの極性が負から正
に変化して行く場合を示している（（ｃ）参照）。

【００８６】Ｕ相電流ｉｕの極性が負の場合、トランジ
スタＴ４にコレクタ電流ｉｔが流れて（（ｅ）参照）、
抵抗４５ｕに対する電流ｉｓは、コンパレータ４３ｕの
非反転入力端子の電位が反転入力端子の電位よりも高く
なる方向に流れる（（ｄ）参照）。よって、コンパレー
タ４３ｕの出力信号は、駆動信号Ｄunがハイレベルとな
るのに伴ってハイレベルとなる。

【００８７】また、Ｕ相電流ｉｕの極性が正の場合は、
図１９において点線で示すダイオードＤ４の順方向電流
ｉｄが、駆動信号Ｄupのオフタイミング（ローレベル）
で流れるので（（ｆ）参照）、抵抗４５ｕに対する電流
ｉｓは、コンパレータ４３ｕの反転入力端子の電位が高
くなる方向に流れて、コンパレータ４３ｕの出力信号は
常にローレベルとなる（（ｇ）参照）。

【００８８】そして、ラッチ回路４４ｕの反転出力端子
／Ｑは、コンパレータ４３ｕから与えられる信号を、ゲ
ート信号Ｇunの立下がりでラッチしてレベルを反転して
出力するので、フォトカプラ４６ｕの出力たる極性判定
信号Ｓiuは、Ｕ相電流ｉｕの極性が負の場合はローレベ
ル，正の場合はハイレベルの信号となる（（ｈ）参
照）。尚、Ｖ及びＷ相についても、電流極性判定回路は
全く同様に作用する。

【００８９】以上のように第２実施例によれば、電流極
性判定回路３９ｕは、トランジスタＴ４のエミッタと直
流母線６ｂとの間に介挿した抵抗４５ｕに流れる電流ｉ
ｓをコンパレータ４３ｕによって検出して相電流ｉｕの
極性を判定するようにしたので、第１実施例と同様の効
果が得られる。

【００９０】図２１及び図２２は本発明の第３実施例を
示すものであり、図２１においては図１９と同一部分に
は同一符号を付して説明を省略し、以下異なる部分のみ
説明する。第３実施例では、電流極性判定回路４８ｕ
は、第２実施例における電流極性判定回路３９ｕの代わ
りにインバータ主回路７のトランジスタＴ４側に設けら
れている。

【００９１】Ｕ相に関する電流極性判定回路４８ｕの電
気的構成を示す図２１においては、抵抗４５ｕの両端に
対して、コンパレータ４９ｕの非反転，反転入力端子
は、第２実施例のコンパレータ４３ｕとは逆に接続され
ている。また、ネガティブエッジトエリガのラッチ回路
４４ｕに代えて、ポジティブエッジトエリガのラッチ回
路５０ｕが配置されており、その出力端子Ｑは、抵抗４
７ｕを介してフォトカプラ４６ｕの入力端子及び抵抗４
７ｕを介して電源母線４１ｂに接続されている。その他
は第２実施例と同様の構成であり、以上が電流極性判定
回路４８ｕを構成している。尚、Ｖ及びＷ相について
も、電流極性判定回路が全く同様に構成されて電源母線
４１ａ，４１ｂ間に接続されており、夫々極性判定信号
を出力するようになっている。

【００９２】次に、第３実施例の作用について図２２を
も参照して説明する。Ｕ相電流ｉｕの極性が負の場合、
抵抗４５ｕに対する電流ｉｓは、コンパレータ４９ｕの
反転入力端子の電位が非反転入力端子の電位よりも高く
なる方向に流れる。よって、コンパレータ４９ｕの出力
信号は常にローレベルとなる。

【００９３】また、Ｕ相電流ｉｕの極性が正でトランジ
スタＴ１がオフの場合、電流ｉｓは、図２１に示すよう
に、ダイオードＤ４に電流ｉｄを流す方向、即ち、コン
パレータ４９ｕの非反転入力端子の電位が高くなる方向
に流れるので、コンパレータ４９ｕの出力信号は駆動信
号Ｄunがハイレベルとなる（ダイオードＤ４に電流ｉｄ
が流れる）のに伴ってハイレベルとなる。

【００９４】そして、ラッチ回路５０ｕの出力端子Ｑ
は、コンパレータ４９ｕから与えられる信号を、ゲート
信号Ｇunの立上りでラッチして出力するので、フォトカ
プラ４６ｕの出力たる極性判定信号Ｓiuは、Ｕ相電流ｉ
ｕの極性が負の場合はローレベル，正の場合はハイレベ
ルの信号となる（（ｇ）参照）。尚、Ｖ及びＷ相につい
ても、電流極性判定回路は全く同様に作用する。

【００９５】以上のように第３実施例によれば、電流極
性判定回路４８ｕは、抵抗４５ｕ及びコンパレータ４９
ｕによって、トランジスタＴ１のオフタイミングにおい
てダイオードＤ４に流れる電流ｉｄを検出することによ
り相電流ｉｕの極性を判定するようにしたので、第２実
施例と同様の効果が得られる。

【００９６】図２３は本発明の第４実施例を示すもので
あり、図１９と同一部分には同一符号を付して説明を省
略し、以下異なる部分のみ説明する。第４実施例では、
インバータ主回路７に代えて、インバータ主回路７の負
側のトランジスタＴ４，Ｔ５，Ｔ６の代わりに、電流検
出機能を有したＭＯＳ形でｎチャネルのＦＥＴ（例えば
商品名ＩＲＣ８４０）５１（図２３ではＵ相のみ示す）
によって構成されたインバータ主回路５４が配置されて
いる。このＦＥＴ５１の電流検出端子には、自身に流れ
るソース電流に比例した検出電流が流れるようになって
いる。

【００９７】Ｕ相に関する電気的構成を示す図２３にお
いては、ＦＥＴ５１ｕの電流検出端子と直流母線６ｂと
の間には、抵抗５５ｕが介挿されている。そして、ＦＥ
Ｔ５１の電流検出端子と抵抗５５ｕとの共通接続点はコ
ンパレータ４３ｕの非反転入力端子に接続され、抵抗５
５ｕと直流母線６ｂとの共通接続点はコンパレータ４３
ｕの反転入力端子に接続されている。その他は第２実施
例と同様の構成である。以上が電流極性判定回路５６ｕ
を構成している。尚、Ｖ及びＷ相についても、電流極性
判定回路が全く同様に構成されている。

【００９８】次に、第４実施例の作用について説明す
る。抵抗５５ｕには、Ｕ相電流ｉｕの極性が負の場合
に、ＦＥＴ５１のソース電流Ｉsoに比例した検出電流Ｉ
deが流れる。すると、コンパレータ４３ｕの非反転入力
端子の電位は反転入力端子の電位よりも高くなり、コン
パレータ４３ｕの出力信号は、ゲート信号Ｇunがハイレ
ベルとなるのに伴ってハイレベルとなる。また、Ｕ相電
流ｉｕの極性が正の場合、検出電流Ｉdeは流れないの
で、コンパレータ４３ｕの出力信号は常にローレベルと
なる。よって、以降の回路の動作は第２実施例と同様で
あり、コンパレータ４３ｕの出力信号及び極性判定信号
Ｓiuのタイミングチャートは、図２０（ｇ）及び（ｈ）
と同様となる。

【００９９】以上のように第４実施例によれば、電流極
性判定回路５６ｕは、ＦＥＴ５１の電流検出端子と直流
母線６ｂとの間に介挿した抵抗５５ｕ及びコンパレータ
４３ｕによってＦＥＴ５１に流れるソース電流Ｉsoを検
出して相電流ｉｕの極性を判定するようにしたので、第
２実施例と同様の効果が得られる。

【０１００】図２４は本発明の第５実施例を示すもので
あり、図２４においては図２１と同一部分には同一符号
を付して説明を省略し、以下異なる部分のみ説明する。
Ｕ相に関する電流極性判定回路５７ｕの電気的構成を示
す図２４においては、抵抗４５ｕは除かれており、コン
パレータ４９ｕの非反転入力端子はトランジスタＴ４の
エミッタに接続され、反転入力端子は抵抗５８ｕを介し
てトランジスタＴ４のコレクタに接続されている。

【０１０１】また、コンパレータ４９ｕの反転入力端子
は、ダイオード５９ｕを介して電源母線４１ａに接続さ
れている。これらの抵抗５８ｕ及びダイオード５９ｕ
は、トランジスタＴ１若しくはダイオードＤ４がオン状
態の場合に、コンパレータ４９ｕの反転入力端子の電位
が電源電圧Ｅ３以上となることを防止するために設けら
れている。その他は第３実施例と同様の構成であり、以
上が電流極性判定回路５７ｕを構成している。

【０１０２】以上のように構成された第５実施例によれ
ば、第３実施例と同様に、相電流ｉｕの極性が正でトラ
ンジスタＴ１がオフの場合、ダイオードＤ４に電流ｉｄ
が流れると抵抗５８ｕにも電流が流れ、コンパレータ４
９ｕの非反転入力端子の電位は反転入力端子の電位より
も上昇する。よって、コンパレータ４９ｕの出力信号は
ハイレベルとなる。以降の回路の動作は第３実施例と同
様であり、コンパレータ４９ｕの出力信号及び極性判定
信号Ｓiuのタイミングチャートは、図２２（ｇ）及び
（ｈ）と同様となる。

【０１０３】以上のように第５実施例によれば、電流極
性判定回路５７ｕは、抵抗５８ｕ及びコンパレータ４９
ｕによりトランジスタＴ１のオフタイミングにおいてダ
イオードＤ４に流れる電流ｉｄを検出して、Ｕ相電流ｉ
ｕの極性を判定するようにしたので、第３実施例と同様
の効果が得られる。

【０１０４】図２５及び図２６は本発明の第６実施例を
示すものであり、図２５においては図１９と同一部分に
は同一符号を付して説明を省略し、以下異なる部分のみ
説明する。Ｕ相に関する電流極性判定回路６０ｕの電気
的構成を示す図２５においては、抵抗４５ｕは除かれて
おり、コンパレータ４３ｕの反転入力端子はトランジス
タＴ４のエミッタに接続され、非反転入力端子は抵抗６
１ｕを介してトランジスタＴ４のコレクタに接続されて
いる。

【０１０５】また、コンパレータ４３ｕの非反転入力端
子は、ダイオード６２ｕを介して電源母線４１ａに接続
されている。これらの抵抗６１ｕ及びダイオード６２ｕ
は、第５実施例における抵抗５８ｕ及びダイオード５９
ｕと同様の理由で設けられているものである。その他は
第２実施例と同様の構成であり、以上が電流極性判定回
路６０ｕを構成している。

【０１０６】次に、第６実施例の作用について図２６を
も参照して説明する。Ｕ相電流ｉｕの極性が正でトラン
ジスタＴ１がオフの場合にダイオードＤ４に電流ｉｄが
流れると、図２６（ｅ）に示すように、コンパレータ４
３ｕの出力信号はローレベルとなる。そして、ラッチ回
路４４ｕは、コンパレータ４３ｕの出力信号をゲート信
号Ｇunの立下がりでラッチしてレベルを反転して出力す
るので、フォトカプラ４６ｕの出力たる極性判定信号Ｓ
iuは、Ｕ相電流ｉｕの極性が負の場合はローレベル，正
の場合はハイレベルの信号となる（（ｆ）参照）。

【０１０７】以上のように第６実施例によれば、電流極
性判定回路６０ｕは、抵抗６１ｕ及びコンパレータ４３
ｕによりトランジスタＴ１のオフタイミングにおいてダ
イオードＤ４に流れる電流ｉｄを検出して、Ｕ相電流ｉ
ｕの極性を判定するようにしたので、第２実施例と同様
の効果が得られる。

【０１０８】尚、上記第２乃至第６実施例においては、
電流極性判定信号Ｓiuは、ゲート信号Ｇunの立下がり若
しくは立上がりに同期して出力されるため、電流の真の
ゼロクロス点とは最大でＰＷＭ信号の周期分だけタイミ
ングにずれが生じるが、ＰＷＭ信号の周期は各相電流ｉ
ｕの周期に比して十分短いため動作に影響はない。

【０１０９】本発明は、上記し且つ図面に記載した実施
例にのみ限定されるものではなく、以下のような変形ま
たは拡張が可能である。第１実施例において、図２に示
すように、電流極性判定回路２３ｕ，２３ｖ，２３ｗ
と、ゲート駆動回路１８up，１８vp，１８wpとを、各相
毎若しくは３相一括して一つの集積回路（ＩＣ）として
構成しても良い。また、第２乃至第６実施例において
は、電流極性判定回路３９ｕ，４８ｕ，５６ｕ，５７
ｕ，６０ｕ及び他の相の電流極性判定回路とゲート駆動
回路１８un，１８vn，１８wnとを、同様に集積回路とし
て構成しても良い。以上のように構成すれば、部品点数
を削減できると共に、インバータ装置を小形に構成する
ことができる。

【０１１０】第１実施例において、トランジスタＴ１の
代わりに第５実施例における電流検出端子を有するＦＥ
Ｔを配置して、第５実施例のように、コンパレータ３５
ｕによって電流検出端子の電圧降下を検出することによ
り、ＦＥＴに流れるソース電流、即ちＵ相電流ｉｕを検
出しても良い。位置センサ信号Ｈｕ，Ｈｖ及びＨｗは、
対応する各相の誘起電圧と３０度の位相差を有するもの
としたが、これに限定されることなくどの様な位相差を
有するものでも良い。

【０１１１】電気角Ｐｘ，ロータ位相差Ｐｓ，電圧位相
指令Ｐｒ及び電流位相Ｐｉをマイコン２１の初期処理に
おいてＲＯＭ２１ａからＲＡＭ２１ｃに転送し、ステッ
プＡ４，Ａ５，Ｂ６及びＣ５ではＲＡＭ２１ｃから読出
すようにしたが、これらを直接ＲＯＭ２１ａから読出す
ようにしても良い。また、電圧率データＤｕ，Ｄｖ及び
Ｄｗについても同様である。第２乃至第６実施例におい
て、ラッチ回路４４ｕ若しくはラッチ回路５０ｕのクロ
ック入力端子ckに与える信号は、ゲート信号Ｇun，Ｇvn
及びＧwnに限らず、駆動信号Ｄun，Ｄvn及びＤwnなどト
ランジスタＴ４のオン，オフタイミングを得られる信号
であれば何でも良い。

【０１１２】第１実施例において、モータ８の起動時に
初期駆動信号回路３０によって駆動した後、駆動信号回
路２５に切替える場合に、モータ８の回転角が所定回転
角に達した場合に切替えるようにしたが、割込み信号Ｓ
ｈによる割込み処理ルーチンにおいて、割込み回数をカ
ウントすることによりロータの回転回数を計測し、その
回転回数が所定値を超えた場合に切替えるようにしても
良い。また、所定時間の経過後に切替えるようにしても
良い。更に、モータ８の回転数が所定値に達すると切替
えるようにしても良い。

【０１１３】信号波発生手段に対応するマイコン２１の
動作は、搬送波Ｐｚに同期した割込み信号Ｓｐに基づい
て行われているが、これに限定されることはなく、例え
ば、所定周期の時間などその他のタイミングに基づいて
行っても良い。電圧位相Ｐｎを求める演算は、（２）式
に限らず適宜変更して良い。メインルーチンの実行周期
は、２０ｍｓに限らず適宜変更して良い。電圧率データ
Ｄｕは、正弦波に応じた電圧率に限ること無く、モータ
８のトルク変動を減少させる波形に応じた電圧率であれ
ば適宜変更して良い。

【０１１４】電圧率データＤｕ及び電圧指令信号Ｄａの
値域は、設定ビット数に応じて適宜変更して良い。ま
た、アップダウンカウンタ２２ａのビット数も８ビット
に限らず、適宜変更して良い。これらの値を変更する場
合は、信号波ｖａｕの計算式である（４）式を、一般式
として以下のように変更する。ｖａｕ＝Ｄｏ×（Ｄｕ／Ｄｕｍ）×（Ｄａ／Ｄｍ）＋Ｄｏ …（９）Ｄｏ：アップダウンカウンタ２２ａのビット数のＭＳＢ
が示す値Ｄｕｍ：電圧率データＤｕのビット数のＭＳＢが示す値Ｄｍ：電圧指令信号Ｄａの最大値

【０１１５】また、電圧率データＤｕの値域は、「−１
２７」〜「１２７」のように正負の値をとらずとも、例
えば８ビットであれば「０」〜「２５４」の正の値とし
ても良い。その場合は、（４），（６）及び（８）式で
offset値として「１２８」を加算せずとも良い。（９）
式の場合は、Ｄｏの加算が不要となる。

【０１１６】第１乃至第６実施例においては、３個のホ
ールＩＣ２０ｕ，２０ｖ及び２０ｗを用いることによ
り、ＲＡＭ２１ｃに記憶させる位置センサ信号の変化周
期は６個であったが、モータの極数が４極の場合は、記
憶させる位置センサ信号の変化時間を１２個として２電
気周期に渡ってデータテーブル１及び２の形成を行って
も良い。時間カウンタ２１ｂは、マイコン２１のシステ
ムタイマによるタイマ割込み間隔が充分短い場合は、ソ
フトウエアタイマにより構成しても良い。

【０１１７】

【発明の効果】本発明は以上説明した通りであるので、
以下の効果を奏する。請求項１乃至４記載のインバータ
装置によれば、電流位相検出手段は、電流極性判定手段
が判定する電流の極性に基づいて複数の巻線に流れる電
流の位相を検出し、具体的には、インバータ主回路の正
側若しくは負側スイッチング素子のオンタイミングにお
いて正側若しくは負側スイッチング素子に流れる電流の
有無を検出し（請求項２）、正側若しくは負側スイッチ
ング素子のオフタイミングにおいて対を成す負側若しく
は正側スイッチング素子に並列に接続されたダイオード
に流れる電流の有無を検出し（請求項３）、ゲート駆動
手段と共通の電源によって動作し巻線とインバータ主回
路の出力端子との間に接続された抵抗の両端電圧を比較
するコンパレータによって構成し（請求項４）、電圧位
相決定手段は、複数の位置センサ信号と電流位相とに基
づいて、位置センサ信号よりも高い分解能を有する電圧
位相を決定し、信号波形成手段は、前記電圧位相に対応
した電圧率に基づいて信号波を形成し、駆動信号形成手
段は、信号波とＰＷＭ制御を行うための搬送波との振幅
レベルを比較することによって駆動信号を形成すると、
ゲート駆動手段を介してインバータ主回路にゲート信号
を与えてブラシレスモータを駆動するので、最小限の位
置センサで、ロータ位相と同期した任意波形の電圧をブ
ラシレスモータに供給でき、ブラシレスモータのトルク
変動を低減することができ、また、電流極性判定手段を
低価格で構成することができる。

【０１１８】請求項５記載のインバータ装置によれば、
電圧率記憶手段に記憶される電圧位相に対応した電圧率
を正弦波に応じた電圧率としたので、正弦波の電圧をブ
ラシレスモータに供給することができ、ブラシレスモー
タのトルク変動を一層低減することができる。請求項６
記載のインバータ装置によれば、電流極性判定手段とゲ
ート駆動手段とを一つの集積回路によって構成したの
で、小形に構成することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示す電気的構成のブロッ
ク図

【図２】詳細な電気的構成図

【図３】図２相当図

【図４】割込み信号発生回路の電気的構成を示す図

【図５】電圧率データの波形図

【図６】ＰＷＭ回路の電気的構成を示す図

【図７】タイミングチャート

【図８】Ｕ相に関する電流極性判定回路の詳細な電気的
構成を示す図

【図９】選択信号Ｓｅ１及びＳｅ２と駆動回路に与えら
れる駆動信号との対応を示す図

【図１０】制御内容のメインルーチンのフローチャート

【図１１】割込み信号Ｓｈに対する割込み処理ルーチン
のフローチャート

【図１２】割込み信号Ｓｐに対する図１１相当図

【図１３】割込み信号Ｓｉに対する図１１相当図

【図１４】位置センサ信号Ｈｕ，Ｈｖ，Ｈｗと電気角Ｐ
ｘとの対応を示す図

【図１５】位置センサ信号Ｈｕ，Ｈｖ，Ｈｗとロータ位
相差Ｐｓとの対応を示す図

【図１６】電流信号Ｓｉ，Ｓｕ，Ｓｖと電気角Ｐｉとの
対応を示す図

【図１７】電流極性判定回路の出力信号のタイミングチ
ャート

【図１８】全体のタイミングチャート

【図１９】本発明の第２実施例を示す図８相当図

【図２０】図１７相当図

【図２１】本発明の第３実施例を示す図８相当図

【図２２】図１７相当図

【図２３】本発明の第４実施例を示す図８相当図

【図２４】本発明の第５実施例を示す図８相当図

【図２５】本発明の第６実施例を示す図８相当図

【図２６】図１７相当図

【図２７】従来技術を示す電気的構成図

【図２８】図１８相当図

【符号の説明】

６ａ及び６ｂは正側及び負側直流母線、７はインバータ
主回路、Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５及びＴ６はトラ
ンジスタ（スイッチング素子）、Ｄ１，Ｄ２，Ｄ３，Ｄ
４，Ｄ５及びＤ６はフライホイールダイオード（ダイオ
ード）、８はブラシレスモータ、８ｕ，８ｖ及び８ｗは
巻線、１８はゲート駆動回路（ゲート駆動手段）、２０
ｕ，２０ｖ，２０ｗはホールＩＣ（位置センサ）、２１
はマイクロコンピュータ、２１ａはＲＯＭ（電圧率記憶
手段）、２１ｂは時間カウンタ、２３は電流極性判定回
路（電流極性判定手段）、２５は駆動信号回路（駆動信
号形成手段）、２５ａはアップダウンカウンタ（搬送波
出力手段）、２８はＰＷＭ回路、３１はインバータ装
置、３２ａ，３２ｂは電源、３５ｕ，４３ｕ，４９ｕは
コンパレータ、３６ｕ，４５ｕ，５５ｕ，５８ｕ，６１
ｕは抵抗、３９ｕ，４８ｕ，５６ｕ，５７ｕ、６０ｕは
電流極性判定回路（電流極性判定手段）、５１はＦＥＴ
（スイッチング素子）、５４はインバータ主回路を示
す。

Claims

【特許請求の範囲】

【請求項１】ブラシレスモータの複数の巻線に順次通
電するために、正側直流母線と出力端子との間に接続さ
れ並列にダイオードを有する正側スイッチング素子と、
負側直流母線と出力端子との間に接続され並列にダイオ
ードを有する負側スイッチング素子とから構成されたイ
ンバータ主回路と、前記ブラシレスモータの複数の巻線に発生する誘起電圧
と一定の位相関係をもつ位置センサ信号を出力する複数
の位置センサと、前記複数の巻線に流れる電流の極性を判定する電流極性
判定手段と、この電流極性判定手段が判定する電流の極性に基づいて
前記複数の巻線に流れる電流の位相を検出する電流位相
検出手段と、前記複数の位置センサ信号と電流位相とに基づいて、前
記位置センサ信号よりも高い分解能を有する電圧位相を
決定する電圧位相決定手段と、電圧位相に対応した電圧率を記憶する電圧率記憶手段
と、前記電圧位相決定手段により決定された電圧位相及び電
圧率記憶手段に記憶された電圧率に基づいて信号波を形
成する信号波形成手段と、ＰＷＭ制御を行うための搬送波を出力する搬送波出力手
段を有し、前記信号波と前記搬送波との振幅レベルを比
較することによって駆動信号を形成する駆動信号形成手
段と、この駆動信号形成手段からの駆動信号に応じてゲート信
号を出力して前記インバータ主回路の正側及び負側スイ
ッチング素子に与えるゲート駆動手段とを具備したこと
を特徴とするインバータ装置。
【請求項２】電流極性判定手段は、正側若しくは負側
スイッチング素子のオンタイミングにおいて正側若しく
は負側スイッチング素子に流れる電流の有無を検出する
ことにより電流の極性を判定することを特徴とする請求
項１記載のインバータ装置。
【請求項３】電流極性判定手段は、正側若しくは負側
スイッチング素子のオフタイミングにおいて対を成す負
側若しくは正側スイッチング素子に並列に接続されたダ
イオードに流れる電流の有無を検出することにより電流
の極性を判定することを特徴とする請求項１記載のイン
バータ装置。
【請求項４】電流極性判定手段は、ゲート駆動手段と
共通の電源によって動作し、巻線とインバータ主回路の
出力端子との間に接続された抵抗の両端電圧を比較する
コンパレータで構成されていることを特徴とする請求項
１記載のインバータ装置。
【請求項５】電圧率記憶手段に記憶される電圧位相に
対応した電圧率は、正弦波に応じた電圧率であることを
特徴とする請求項１乃至４の何れかに記載のインバータ
装置。
【請求項６】電流極性判定手段とゲート駆動手段とは
一つの集積回路として構成されていることを特徴とする
請求項１乃至５の何れかに記載のインバータ装置。