KR970071807A - 주파수 검출회로 - Google Patents

주파수 검출회로 Download PDF

Info

Publication number
KR970071807A
KR970071807A KR1019960010816A KR19960010816A KR970071807A KR 970071807 A KR970071807 A KR 970071807A KR 1019960010816 A KR1019960010816 A KR 1019960010816A KR 19960010816 A KR19960010816 A KR 19960010816A KR 970071807 A KR970071807 A KR 970071807A
Authority
KR
South Korea
Prior art keywords
pulse
detection circuit
width
frequency detection
external clock
Prior art date
Application number
KR1019960010816A
Other languages
English (en)
Other versions
KR100210915B1 (ko
Inventor
이정배
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960010816A priority Critical patent/KR100210915B1/ko
Publication of KR970071807A publication Critical patent/KR970071807A/ko
Application granted granted Critical
Publication of KR100210915B1 publication Critical patent/KR100210915B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
동기식 반도체 메모리 장치에 관한 것이다.
2, 발명이 해결하려고 하는 기술적 과제
외부 클럭의 주파수 범위를 정확하게 파악하여 효율적인 제어를 수행하게 할 수 있는 주파수 검출회로를 제공함에 있다.
3. 발명의 해결방법의 요지
외부클럭에 동기되어 동작하는 반도체 메모리 장치에서 상기 외부클럭의 주파수를 검출하기 위한 주파수 검출회로는 상기 외부클럭을 입력으로 하여 소정 배수로 분주된 펄스를 출력하는 주파수 분할기와, 상기 펄스에 응답하여 미리 설정된 폭을 가지는 기준펄스를 생성하는 기준펄스 발생기와, 상기 펄스와 상기 기준펄스를 입력으로 하고 상기 펄스와 상기 기준펄스의 폭을 비교하여 상기 외부클럭의 폭이 길고 짧음을 판단하여 주는 비교신호를 출력하는 위상 감지기를 구비함을 특징으로 한다.
4. 발명의 중요한 용도
동기식 반도체 메모리 장치에 적합하게 사용된다.

Description

주파수 검출회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 구성된 주파수 검출회로의 블럭도, 제2도는 본 발명의 제1실시예에 따른 타이밍도.

Claims (9)

  1. 외부클럭에 동기되어 동작하는 반도체 메모리 장치에서 상기 외부클럭의 주파수를 검출하기 위한 주파수 검출회로에 있어서; 상기 외부클럭을 입력으로 하여 소정 배수로 분주된 펄스를 출력하는 주파수 분할기와, 상기 펄스에 응답하여 미리 설정된 폭을 가지는 기준펄스를 생성하는 기준펄스 발생기와, 상기 펄스와 상기 기준펄스를 입력으로 하고 상기 펄스와 상기 기준펄스의 폭을 비교하여 상기 외부클럭의 폭을 길고 짧음을 판단하여 주는 비교신호를 출력하는 위상 감지기를 구비함을 특징으로 하는 주파수 검출회로.
  2. 제1항에 있어서, 상기 제1펄스와 상기 기준펄스를 입력으로 하여 상기 제1펄스와 상기 기준펄스의 하이레벨 구간 차에 해당하는 폭을 가지는 제3펄스를 출력하는 논리게이트를 더 구비함을 특징으로 하는 주파수 검출회로.
  3. 제2항에 있어서, 상기 논리게이트의 출력을 평균한 제어용 전압을 출력하는 저역 통과 필터를 더 구비함을 특징으로 하는 주파수 검출회로.
  4. 제1항에 있어서, 상기 소정 배수는 1/2임을 특징으로 하는 주파수 검출회로.
  5. 제2항에 있어서, 상기 논리게이트는 노아게이트임을 특징으로 하는 주파수 검출회로.
  6. 외부클럭에 동기되어 동작하는 반도체 메모리 장치에서 상기 외부클럭의 주파수를 검출하기 위한 주파수 검출회로에 있어서; 상기 외부클럭을 입력으로 하여 소정 배수로 분주된 제1펄스를 출력하는 주파수 분할기와, 상기 제1펄스에 응답하여 서로 다른 폭을 가지는 다수개의 기준펄스를 생성하는 기준펄스 발생기와, 상기 제1펄스와 상기 다수개의 기준펄스를 입력으로 하고 상기 제1펄스와 상기 다수개의 기준펄스의 폭을 비교하여 상기 제1펄스의 폭이 어느 정도인지를 판단하기 위한 비교신호를 출력하는 위상 감지기와, 상기 제1펄스와 상기 다수개의 기준펄스들중 하나의 기준펄스를 입력으로 하여 상기 기준펄스보다 상기 제1펄스의 폭이 길때 그 구간차에 해당하는 폭을 가지는 제2펄스를 출력하는 논리게이트를 구비함을 특징으로 하는 주파수 검출회로.
  7. 제6항에 있어서, 상기 논리게이트의 출력을 평균하는 제어용 전압을 출력하는 저역 통과 필터를 더 구비함을 특징으로 하는 주파수 검출회로.
  8. 제6항에 있어서, 상기 소정 배수는 1/2임을 특징으로 하는 주파수 검출회로.
  9. 제6항에 있어서, 상기 논리게이트는 노아게이트임을 특징으로 하는 주파수 검출회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960010816A 1996-04-10 1996-04-10 주파수 검출회로 KR100210915B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960010816A KR100210915B1 (ko) 1996-04-10 1996-04-10 주파수 검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960010816A KR100210915B1 (ko) 1996-04-10 1996-04-10 주파수 검출회로

Publications (2)

Publication Number Publication Date
KR970071807A true KR970071807A (ko) 1997-11-07
KR100210915B1 KR100210915B1 (ko) 1999-07-15

Family

ID=19455452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960010816A KR100210915B1 (ko) 1996-04-10 1996-04-10 주파수 검출회로

Country Status (1)

Country Link
KR (1) KR100210915B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576827B1 (ko) * 2004-02-20 2006-05-10 삼성전자주식회사 주파수 측정회로 및 이를 이용한 반도체 메모리 장치
KR101241988B1 (ko) * 2004-04-01 2013-03-18 마포스 쏘시에타 페르 아지오니 무선 신호 전송을 이용하여, 기계 피스들을 체크하는 방법및 시스템
KR20200048498A (ko) * 2018-10-30 2020-05-08 에스케이하이닉스 주식회사 주파수 감지 회로

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920831B1 (ko) 2007-08-10 2009-10-08 주식회사 하이닉스반도체 위상 검출 회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576827B1 (ko) * 2004-02-20 2006-05-10 삼성전자주식회사 주파수 측정회로 및 이를 이용한 반도체 메모리 장치
KR101241988B1 (ko) * 2004-04-01 2013-03-18 마포스 쏘시에타 페르 아지오니 무선 신호 전송을 이용하여, 기계 피스들을 체크하는 방법및 시스템
KR20200048498A (ko) * 2018-10-30 2020-05-08 에스케이하이닉스 주식회사 주파수 감지 회로

Also Published As

Publication number Publication date
KR100210915B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR910002135A (ko) 위상차 검출회로
KR970049573A (ko) 동기형 디램 장치의 데이터 출력 버퍼용 클럭 발생 회로
KR980006247A (ko) 지연 소자 시험 장치 및 시험 기능을 갖는 집적 회로
KR100283906B1 (ko) 반도체 메모리의 초기 안정화 신호 발생 회로
KR880013326A (ko) 듀티사이클과 무관한 위상 검파기
KR970071807A (ko) 주파수 검출회로
US4034303A (en) Electronic pulse generating circuit for eliminating spike pulses
KR920021423A (ko) 엘리베이터의 속도 검출 장치
KR880000880A (ko) 비 교 기
KR960042740A (ko) 고속 카운터 회로
KR890007491A (ko) 주파수 동기 루프용 주파수 검파기
KR950024433A (ko) 데이타 출력 회로 및 반도체 기억 장치
KR940019073A (ko) 플로우팅 감지 회로
KR100328849B1 (ko) 액정표시소자의모드선택회로
KR100245273B1 (ko) 위상동기루프의 위상검출 출력회로
KR0137494B1 (ko) 위상차 검출회로
KR880004454A (ko) 디지탈서어보 장치
KR970003228A (ko) 전위 펌핑회로
KR100246326B1 (ko) 주파수고정신호 검출기
KR0160728B1 (ko) 위상 검출방법 및 회로
KR980004988A (ko) 버스트 카운터
RU2020722C1 (ru) Электропривод
KR100369330B1 (ko) 동기 회로 안정화 구동 장치
KR980006903A (ko) 인에이블 신호를 갖는 레지스터
KR930004087B1 (ko) 디지탈 신호 천이 검출회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee