KR100369330B1 - 동기 회로 안정화 구동 장치 - Google Patents

동기 회로 안정화 구동 장치 Download PDF

Info

Publication number
KR100369330B1
KR100369330B1 KR10-2000-0082267A KR20000082267A KR100369330B1 KR 100369330 B1 KR100369330 B1 KR 100369330B1 KR 20000082267 A KR20000082267 A KR 20000082267A KR 100369330 B1 KR100369330 B1 KR 100369330B1
Authority
KR
South Korea
Prior art keywords
synchronization
reference clock
phase shift
drive signal
signal
Prior art date
Application number
KR10-2000-0082267A
Other languages
English (en)
Other versions
KR20020052807A (ko
Inventor
주범순
이범철
Original Assignee
주식회사 케이티
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이티, 한국전자통신연구원 filed Critical 주식회사 케이티
Priority to KR10-2000-0082267A priority Critical patent/KR100369330B1/ko
Publication of KR20020052807A publication Critical patent/KR20020052807A/ko
Application granted granted Critical
Publication of KR100369330B1 publication Critical patent/KR100369330B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 동기 회로 안정화 구동 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 외부로부터 시스템에 입력되는 동기용 기준 클럭에 장애가 발생하거나 시스템에 순간적인 잡음이 발생함으로 인하여 동기 회로가 불안정한 상태로 동작하는 경우에, 시스템 전원을 온/오프하지 않고 동기 회로를 초기 상태로 구동시켜, 시스템내 기존 운용 및 상태 정보의 유실없이 동기 회로를 안정한 상태로 동작하도록 하는 동기 회로 안정화 구동 장치를 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 전원 온(On)에 따라 전원 온 리셋 신호를 발생시키기 위한 전원 온 리셋 수단; 외부로부터 동기용 기준 클럭과 측정용 비교 클럭을 각각 입력받아 동기용 기준 클럭의 장애 유무를 판별하여 동기용 기준 클럭 장애 신호를 발생시키기 위한 동기용 기준 클럭 장애 판별 수단; 외부로부터 입력되는 동기용 기준 클럭과 동기 회로 출력 클럭간의 주파수 편차를 검출하기 위한 주파수 편차 검출 수단; 상기 주파수 편차 검출 수단으로부터의 주파수 편차 값이 동기 회로의 동기 범위 이내인지를 확인하여 계수기 구동 신호를 발생시키기 위한 계수기 구동 신호 발생 수단; 외부로부터 동기용 기준 클럭과 동기 회로 출력 클럭을 각각 입력받아 동기용 기준 클럭 위상에 대한 동기 회로 출력 클럭의 위상차를 검출하고 위상차가 역전되는 매 경우마다 위상차 천이 펄스를 출력하기 위한 위상차 천이 검출 수단; 상기 계수기 구동 신호 발생 수단으로부터의 인에이블 구동 신호에 따라 상기 위상차 천이 검출 수단으로부터의 위상차 천이 펄스를 계수하여 위상차 천이 횟수를 출력하기 위한 위상차 천이 계수 수단; 상기 위상차 천이 계수 수단으로부터의 위상차 천이 횟수에 따라 동기 상태를 판별하고 외부로부터의 측정용 비교 클럭을 사용하여 동기 장애 신호를 발생시키기 위한 동기 상태 판별 수단; 상기 전원 온 리셋 수단으로부터의 전원 온 리셋 신호와 상기 동기용 기준 클럭 장애 판별 수단으로부터의 동기용 기준 클럭 장애 신호 및 상기 동기 상태 판별 수단으로부터의 동기 장애 신호에 따라 동기회로 초기화 구동 신호를 발생시키기 위한 초기화 구동 신호 발생 수단; 및 상기 초기화 구동 신호 발생 수단으로부터의 초기화 구동 신호에 따라 리셋 신호를 발생시켜 상기 동기용 기준 클럭 장애 판별 수단, 상기 위상차 천이 계수 수단 및 상기 동기 상태 판별 수단을 각각 리셋시키기 위한 리셋 수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 동기 회로 등에 이용됨.

Description

동기 회로 안정화 구동 장치{Stable driving apparatus for synchronizing circuit}
본 발명은 동기 회로를 안정하게 동작하도록 하기 위한 동기 회로 안정화 구동 장치에 관한 것으로, 더욱 상세하게는 입력 동기용 기준 클럭 장애에 따른 동기용 기준 클럭 절체로 인하여 동기 회로가 불안정하게 동작하거나 시스템에 순간적인 잡음이 발생하여 동기 회로가 불안정하게 동작하는 경우에, 동기 회로를 초기 상태로 구동하여 기존 시스템 운용 및 상태 정보 등을 보존하면서도 동기 회로를 안정한 상태로 동작하도록 하는 동기 회로 안정화 구동 장치에 관한 것이다.
종래에는 시스템에 전원이 온(On)되는 순간만 동기 회로가 초기화되었기 때문에, 시스템 운용중에 입력 동기용 기준 클럭에 장애가 발생하여 대기용 로컬 클럭으로 절체되는 경우에 입력 동기용 기준 클럭과 대기용 로컬 클럭간에 존재하는 오프셋 전위차로 인하여 동기 회로가 제대로 동기를 이루지 못하고 불안정하게 동작하거나, 시스템에 순간적으로 발생하는 잡음으로 인하여 동기 회로를 구성하는 소자들이 오동작하여 동기 회로가 동기를 이루지 못하고 불안정하게 동작하는 경우에, 시스템 전원을 오프/온(Off/On)하여 동기 회로가 안정한 상태로 동작하도록 하였다.
그러나, 상기와 같은 종래 기술의 경우에는 시스템 전원의 오프/온(Off/On)에 따라 동기 회로와 무관한 시스템내 모든 회로가 함께 초기화됨으로 인하여 시스템의 기존 운용 및 상태 정보 등을 보존하지 못하여 시스템 안정화에 오랜 시간이 소요되는 문제점이 있었다.
본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로, 외부로부터 시스템에 입력되는 동기용 기준 클럭에 장애가 발생하거나 시스템에 순간적인 잡음이발생함으로 인하여 동기 회로가 불안정한 상태로 동작하는 경우에, 시스템 전원을 온/오프하지 않고 동기 회로를 초기 상태로 구동시켜, 시스템내 기존 운용 및 상태 정보의 유실없이 동기 회로를 안정한 상태로 동작하도록 하는 동기 회로 안정화 구동 장치를 제공하는데 그 목적이 있다.
도 1 은 본 발명에 따른 동기 회로 안정화 구동 장치의 일실시예 구성도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 파워 온 리셋부 2 : 동기용 기준 클럭 장애 판별부
3 : 주파수 편차 검출부 4 : 계수기 구동 신호 발생부
5 : 위상차 천이 검출부 6 : 위상차 천이 계수부
7 : 동기 상태 판별부 8 : 초기화 구동 신호 발생부
9 : 리셋부
상기 목적을 달성하기 위한 본 발명의 장치는, 동기 회로 안정화 구동 장치에 있어서, 전원 온(On)에 따라 전원 온 리셋 신호를 발생시키기 위한 전원 온 리셋 수단; 외부로부터 동기용 기준 클럭과 측정용 비교 클럭을 각각 입력받아 동기용 기준 클럭의 장애 유무를 판별하여 동기용 기준 클럭 장애 신호를 발생시키기 위한 동기용 기준 클럭 장애 판별 수단; 외부로부터 입력되는 동기용 기준 클럭과 동기 회로 출력 클럭간의 주파수 편차를 검출하기 위한 주파수 편차 검출 수단; 상기 주파수 편차 검출 수단으로부터의 주파수 편차 값이 동기 회로의 동기 범위 이내인지를 확인하여 계수기 구동 신호를 발생시키기 위한 계수기 구동 신호 발생 수단; 외부로부터 동기용 기준 클럭과 동기 회로 출력 클럭을 각각 입력받아 동기용 기준 클럭 위상에 대한 동기 회로 출력 클럭의 위상차를 검출하고 위상차가 역전되는 매 경우마다 위상차 천이 펄스를 출력하기 위한 위상차 천이 검출 수단; 상기 계수기 구동 신호 발생 수단으로부터의 인에이블 구동 신호에 따라 상기 위상차 천이 검출 수단으로부터의 위상차 천이 펄스를 계수하여 위상차 천이 횟수를 출력하기 위한 위상차 천이 계수 수단; 상기 위상차 천이 계수 수단으로부터의 위상차 천이 횟수에 따라 동기 상태를 판별하고 외부로부터의 측정용 비교 클럭을 사용하여 동기 장애 신호를 발생시키기 위한 동기 상태 판별 수단; 상기 전원 온 리셋 수단으로부터의 전원 온 리셋 신호와 상기 동기용 기준 클럭 장애 판별 수단으로부터의 동기용 기준 클럭 장애 신호 및 상기 동기 상태 판별 수단으로부터의 동기 장애 신호에 따라 동기회로 초기화 구동 신호를 발생시키기 위한 초기화 구동 신호 발생 수단; 및 상기 초기화 구동 신호 발생 수단으로부터의 초기화 구동 신호에 따라 리셋 신호를 발생시켜 상기 동기용 기준 클럭 장애 판별 수단, 상기 위상차 천이 계수 수단 및 상기 동기 상태 판별 수단을 각각 리셋시키기 위한 리셋 수단을 포함하는 것을 특징으로 한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1 은 본 발명에 따른 동기 회로 안정화 구동 장치의 일실시예 구성도로서, 도면에서 1은 전원 온 리셋부, 2는 동기용 기준 클럭 장애 판별부, 3은 주파수 편차 검출부, 4는 계수기 구동 신호 발생부, 5는 위상차 천이 검출부, 6은 위상차 천이 계수부, 7은 동기 상태 판별부, 8은 초기화 구동 신호 발생부, 9는 리셋부를 각각 나타낸다.
도 1 에 도시된 바와 같이, 본 발명에 따른 동기 회로 안정화 구동 장치는, 시스템에 전원 인가시 전원의 상승 천이를 감지하여 상승 천이 시점으로부터 일정 기간 동안 전원 온 리셋 신호를 발생시켜 출력하기 위한 전원 온 리셋부(1), 외부로부터 동기용 기준 클럭과 시스템내 측정용 비교 클럭을 각각 입력받아 측정용 비교 클럭의 일정 기간 동안 동기용 기준 클럭을 계수하여 동기용 기준 클럭의 장애 유무를 판별하여 장애시 일정 크기의 동기용 기준 클럭 장애 신호를 발생시켜 출력하고 리셋부(9)로부터의 리셋 신호에 의해 초기화되는 동기용 기준 클럭 장애 판별부(2), 외부로부터 동기용 기준 클럭과 시스템내 동기 회로 출력 클럭을 각각 입력받아 동기용 기준 클럭과 동기 회로 출력 클럭간의 주파수 편차를 검출하여 검출한 주파수 편차에 해당하는 데이터를 출력하기 위한 주파수 편차 검출부(3), 상기 주파수 편차 검출부(3)로부터 주파수 편차 데이터를 입력받아 주파수 편차가 동기 회로의 동기 범위 이내에 해당하는 경우에는 위상차 천이 계수부(6)가 작동하도록 계수기 인에이블 신호를 출력하고, 주파수 편차가 동기 회로의 동기 범위를 벗어나는 경우에는 위상차 천이 계수부(6)가 작동하지 않도록 계수기 디세이블 신호를 출력하기 위한 계수기 구동 신호 발생부(4), 외부로부터 동기용 기준 클럭과 시스템내 동기 회로 출력 클럭을 각각 입력받아 동기용 기준 클럭 위상에 대한 동기 회로 출력 클럭의 위상차를 검출하고 위상차가 역전되는 매 경우마다 위상차 천이 펄스를 출력하기 위한 위상차 천이 검출부(5), 상기 계수기 구동 신호 발생부(4)로부터 계수기 구동 신호와 상기 위상차 천이 검출부(5)로부터 위상차 천이 펄스를 각각 입력받아 계수기 구동 신호가 인에이블 구동 신호인 경우에는 위상차 천이 펄스를 계수하여 위상차 천이 횟수를 출력하고 계수기 구동 신호가 디세이블 구동 신호인 경우에는 위상차 천이 펄스를 계수하지 않으며 리셋부(9)로부터의 리셋 신호에 의해 초기화되는 위상차 천이 계수부(6), 상기 위상차 천이 계수부(6)로부터의 위상차천이 횟수에 따라 동기 상태를 판별하고 외부로부터의 시스템내 측정용 비교 클럭을 입력받아 상기 위상차 천이 횟수가 제한된 범위를 벗어나는 경우에 한하여 일정 크기의 동기 장애 신호를 발생시켜 출력하고 리셋부(9)로부터의 리셋 신호에 의해서 초기화되는 동기 상태 판별부(7), 상기 전원 온 리셋부(1)로부터의 전원 온 리셋 신호와 상기 동기용 기준 클럭 장애 판별부(2)로부터의 동기용 기준 클럭 장애 신호 및 상기 동기 상태 판별부(7)로부터의 동기 장애 신호를 논리곱하여 동기회로 초기화 구동 신호를 발생시켜 출력하기 위한 초기화 구동 신호 발생부(8), 및 상기 초기화 구동 신호 발생부(8)로부터 초기화 구동 신호를 입력받아 초기화 구동 신호가 상승 천이하는 시점에 리셋 신호를 발생시켜 상기 동기용 기준 클럭 장애 판별부(2)와 상기 위상차 천이 계수부(6) 및 상기 동기 상태 판별부(7)로 각각 출력하는 리셋부(9)를 포함한다.
상기와 같은 구성을 같는 본 발명에 따른 동기 회로 안정화 구동 장치의 동작을 좀 더 상세히 살펴보면 다음과 같다.
먼저, 전원 온 리셋부(1)는 알씨(RC) 회로나 타이머 회로로 구현되며, 시스템에 전원이 인가될 때 시스템내 모든 회로들을 초기화시키는 기능을 수행하고, 전원의 상승 천이를 감지하여 상승 천이 시점으로부터 논리 레벨 '0'인 파워 온 리셋 신호를 시스템내 모든 회로들이 충분히 초기화될 수 있는 시간동안 출력한다.
그리고, 동기용 기준 클럭 장애 판별부(2)는 계수기와 타이머 회로로 구현되며, 시스템내 측정용 비교 클럭의 일정 주기 동안 외부로부터 입력되는 동기용 기준 클럭의 수를 계수하여 동기용 기준 클럭이 동기 기준에 적합한지 여부를 판별하고 동기용 기준 클럭이 동기 기준을 벗어나는 경우에 논리 레벨 '0'인 기준 클럭 장애 신호를 동기 회로를 초기화시키기에 충분한 크기로 발생시켜 초기화 구동 신호 발생부(8)로 출력하며, 리셋부(9)로부터 입력되는 리셋 신호에 의해 초기화된다.
그리고, 주파수 편차 검출부(3)는 계수기로 구현되며, 외부로부터 입력되는 동기용 기준 클럭의 한 주기 동안 이론상 계수되는 동기 회로 출력 클럭의 수에 대해 시스템내 실제 동기 회로의 출력 클럭 수를 비교하여 그 편차를 검출하여 출력한다. 이때, 계수기는 동기용 기준 클럭에 동기 회로 출력 클럭이 동기된 경우에 모든 계수기 출력이 논리 레벨 '0'을 출력하도록 초기값이 셋팅되어, 계수기의 출력이 동기용 기준 클럭 한 주기에 이론상 포함되는 동기 회로 출력 클럭의 수에 대한 실제 동기 회로 출력 클럭 수의 편차를 나타내도록 동작한다.
그리고, 계수기 구동 신호 발생부(4)는 디(D) 플립 플롭으로 구현되며, 상기 주파수 편차 검출부(3)가 출력한 주파수 편차를 검토하여 그 값이 동기 범위 이내인 경우, 즉 동기 회로가 주파수 동기를 이룬 경우에는 위상차 천이 계수부(6)가 작동하도록 논리 레벨 '0'인 계수기 인에이블 신호를 출력하고, 그 값이 동기 범위를 벗어나는 경우, 즉 동기회로가 주파수 동기를 이루지 못한 경우에는 위상차 천이 계수부(6)가 작동하지 않도록 논리 레벨 '1'인 계수기 디세이블 신호를 출력한다.
그리고, 위상차 천이 검출부(5)는 디(D) 플립 플롭으로 구현되며, 외부로부터 입력되는 동기용 기준 클럭에 대한 시스템내 동기 회로 출력 클럭의 위상차를검출하고, 위상차가 역전되는 매 경우마다, 즉 동기 회로 출력 클럭의 상승 천이 시점이 동기용 기준 클럭 위상의 상승 천이 시점 보다 앞서다 뒤지게 되는 경우나 혹은 그 반대의 경우마다 위상차 천이를 나타내는 위상차 천이 펄스를 출력한다.
그리고, 위상차 천이 계수부(6)는 계수기로 구현되며, 상기 계수기 구동 신호 발생부(4)가 계수기 디세이블 구동 신호를 출력하면, 즉 동기 회로가 주파수 동기를 이루지 못한 경우에는 상기 위상차 천이 검출부(5)가 출력한 위상차 천이 펄스를 계수하지 않으며, 상기 계수기 구동 신호 발생부(4)가 계수기 인에이블 구동 신호를 출력하면, 즉 동기 회로가 주파수 동기를 이룬 경우에는 상기 위상차 천이 검출부(5)가 출력한 위상차 천이 펄스를 계수하여 위상차 천이 횟수를 출력한다. 그리고, 상기 위상차 천이 계수부(6)는 리셋부(9)로부터 출력되는 리셋 신호에 의해 초기화된다.
그리고, 동기 상태 판별부(7)는 비교기와 타이머 회로로 구현되며, 상기 위상차 천이 계수부(6)가 출력한 위상차 천이 횟수에 따라 동기 상태를 판별하여, 즉 상기 위상차 천이 횟수를 정해진 값(동기 회로의 성능을 만족하기 위한 최소한의 값)과 비교하여 위상차 천이 횟수가 정해진 값보다 크게 되는 경우에 한하여 측정용 비교 클럭을 사용하여 동기 회로를 초기화시키기에 충분한 시간동안 논리 레벨 '0'인 동기 장애 신호를 발생시켜 출력한다. 그리고, 상기 동기 상태 판별부(7)는 리셋부(9)로부터 출력되는 리셋 신호에 의해 초기화된다.
그리고, 초기화 구동 신호 발생부(8)는 논리곱(AND) 게이트로 구현되며, 상기 파워 온 리셋부(1)로부터 출력되는 파워 온 리셋 신호와 상기 동기용 기준 클럭장애 판별부(2)로부터 출력되는 기준 클럭 장애 신호 및 상기 동기 상태 판별부(7)로부터 출력되는 동기 장애 신호를 논리곱하여 어느 한 신호라도 논리 레벨 '0'인 신호에 해당하면 동기 회로를 초기화시키는 동기 회로 초기화 구동 신호를 발생시켜 출력한다.
그리고, 리셋부(9)는 타이머 회로로 구현되며, 상기 초기화 구동 신호 발생부(8)로부터 입력되는 초기화 구동 신호가 상승 천이하는 시점에 리셋 신호를 발생시켜 동기 회로의 초기화와 더불어 상기 동기용 기준 클럭 장애 판별부(2)와 상기 위상차 천이 계수부(6) 및 상기 동기 상태 판별부(7)가 초기화되도록 한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명은, 다음과 같은 특유의 효과가 있다.
첫째, 동기용 기준 클럭을 대기용 로컬 클럭으로 절체하는 경우나 시스템에 잡음이 발생하여, 동기 회로가 동기를 이루지 못하고 불안정한 상태를 유지하는 것을 배제할 수 있다.
둘째, 시스템 전원을 오프/온하지 않고, 동기 회로만 초기화 구동시킴으로써 기존 운용 및 상태 정보를 유지할 수 있어 시스템의 운용이 보다 용이하다.
셋째, 디지털 논리소자만으로 회로의 구현이 가능하기 때문에 반도체 집적화가 가능하다.

Claims (6)

  1. 동기 회로 안정화 구동 장치에 있어서,
    전원 온(On)에 따라 전원 온 리셋 신호를 발생시키기 위한 전원 온 리셋 수단;
    외부로부터 동기용 기준 클럭과 측정용 비교 클럭을 각각 입력받아 동기용 기준 클럭의 장애 유무를 판별하여 동기용 기준 클럭 장애 신호를 발생시키기 위한 동기용 기준 클럭 장애 판별 수단;
    외부로부터 입력되는 동기용 기준 클럭과 동기 회로 출력 클럭간의 주파수 편차를 검출하기 위한 주파수 편차 검출 수단;
    상기 주파수 편차 검출 수단으로부터의 주파수 편차 값이 동기 회로의 동기 범위 이내인지를 확인하여 계수기 구동 신호를 발생시키기 위한 계수기 구동 신호 발생 수단;
    외부로부터 동기용 기준 클럭과 동기 회로 출력 클럭을 각각 입력받아 동기용 기준 클럭 위상에 대한 동기 회로 출력 클럭의 위상차를 검출하고 위상차가 역전되는 매 경우마다 위상차 천이 펄스를 출력하기 위한 위상차 천이 검출 수단;
    상기 계수기 구동 신호 발생 수단으로부터의 인에이블 구동 신호에 따라 상기 위상차 천이 검출 수단으로부터의 위상차 천이 펄스를 계수하여 위상차 천이 횟수를 출력하기 위한 위상차 천이 계수 수단;
    상기 위상차 천이 계수 수단으로부터의 위상차 천이 횟수에 따라 동기 상태를 판별하고 외부로부터의 측정용 비교 클럭을 사용하여 동기 장애 신호를 발생시키기 위한 동기 상태 판별 수단;
    상기 전원 온 리셋 수단으로부터의 전원 온 리셋 신호와 상기 동기용 기준 클럭 장애 판별 수단으로부터의 동기용 기준 클럭 장애 신호 및 상기 동기 상태 판별 수단으로부터의 동기 장애 신호에 따라 동기회로 초기화 구동 신호를 발생시키기 위한 초기화 구동 신호 발생 수단; 및
    상기 초기화 구동 신호 발생 수단으로부터의 초기화 구동 신호에 따라 리셋 신호를 발생시켜 상기 동기용 기준 클럭 장애 판별 수단, 상기 위상차 천이 계수 수단 및 상기 동기 상태 판별 수단을 각각 리셋시키기 위한 리셋 수단
    을 포함하는 동기 회로 안정화 구동 장치.
  2. 제 1 항에 있어서,
    상기 동기용 기준 클럭 장애 판별 수단은,
    외부로부터 동기용 기준 클럭과 측정용 비교 클럭을 각각 입력받아 측정용 비교 클럭의 일정 기간 동안 동기용 기준 클럭을 계수하여 동기용 기준 클럭의 장애 유무를 판별하여 장애시 일정 크기의 동기용 기준 클럭 장애 신호를 발생시키는 것을 특징으로 하는 동기 회로 안정화 구동 장치.
  3. 제 1 항에 있어서,
    상기 주파수 편차 검출 수단은,
    외부로부터 입력되는 동기용 기준 클럭의 한 주기 동안 이론상 계수되는 동기 회로 출력 클럭의 수에 대해 시스템내 실제 동기 회로의 출력 클럭 수를 비교하여 그 편차를 검출하는 것을 특징으로 하는 동기 회로 안정화 구동 장치.
  4. 제 1 항에 있어서,
    상기 계수기 구동 신호 발생 수단은,
    상기 주파수 편차 검출 수단으로부터 주파수 편차 데이터를 입력받아 주파수 편차가 동기 회로의 동기 범위 이내에 해당하는 경우에는 상기 위상차 천이 계수 수단이 작동하도록 계수기 인에이블 신호를 출력하고, 주파수 편차가 동기 회로의 동기 범위를 벗어나는 경우에는 상기 위상차 천이 계수 수단이 작동하지 않도록 계수기 디세이블 신호를 발생시키는 것을 특징으로 하는 동기 회로 안정화 구동 장치.
  5. 제 1 항에 있어서,
    상기 위상차 천이 계수 수단은,
    상기 계수기 구동 신호 발생 수단으로부터 계수기 구동 신호와 상기 위상차천이 검출 수단으로부터 위상차 천이 펄스를 각각 입력받아 계수기 구동 신호가 인에이블 구동 신호인 경우에는 위상차 천이 펄스를 계수하여 위상차 천이 횟수를 출력하고, 계수기 구동 신호가 디세이블 구동 신호인 경우에는 위상차 천이 펄스를 계수하지 않는 것을 특징으로 하는 동기 회로 안정화 구동 장치.
  6. 제 1 항 내지 제 5 항중 어느 한 항에 있어서,
    상기 동기 상태 판별 수단은,
    상기 위상차 천이 계수 수단으로부터 위상차 천이 횟수를 입력받아 위상차 천이 횟수가 제한된 범위를 벗어나는 경우에 한하여, 외부로부터 입력되는 측정용 비교 클럭을 사용하여 일정 크기의 동기 장애 신호를 발생시키는 것을 특징으로 하는 동기 회로 안정화 구동 장치.
KR10-2000-0082267A 2000-12-26 2000-12-26 동기 회로 안정화 구동 장치 KR100369330B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0082267A KR100369330B1 (ko) 2000-12-26 2000-12-26 동기 회로 안정화 구동 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0082267A KR100369330B1 (ko) 2000-12-26 2000-12-26 동기 회로 안정화 구동 장치

Publications (2)

Publication Number Publication Date
KR20020052807A KR20020052807A (ko) 2002-07-04
KR100369330B1 true KR100369330B1 (ko) 2003-01-24

Family

ID=27686204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0082267A KR100369330B1 (ko) 2000-12-26 2000-12-26 동기 회로 안정화 구동 장치

Country Status (1)

Country Link
KR (1) KR100369330B1 (ko)

Also Published As

Publication number Publication date
KR20020052807A (ko) 2002-07-04

Similar Documents

Publication Publication Date Title
KR100416695B1 (ko) 노이즈 제어가 가능한 지연고정루프
US5828243A (en) Method for detecting clock failure and switching to backup clock
US7342427B1 (en) Automatic clock based power-down circuit
US5371764A (en) Method and apparatus for providing an uninterrupted clock signal in a data processing system
KR101045074B1 (ko) 반도체 장치
KR100307292B1 (ko) 리셋신호발생회로
US6101144A (en) Integrated circuit memory devices having automatically induced standby modes and methods of operating same
KR101022669B1 (ko) 지연고정루프회로
US7986177B2 (en) Semiconductor device
US20020070776A1 (en) Semiconductor device capable of immediately recovering from erroneous state to normal state
KR100369330B1 (ko) 동기 회로 안정화 구동 장치
CN108089631B (zh) 一种用于微控制器芯片的时钟侦测电路
US6898725B2 (en) Method for adjusting system clocks using dynamic clock ratio detector to detect clock ratio between clock domain of driver and counting receiver clock domain
US6246261B1 (en) Circuit for detecting the disappearing of a periodic signal
KR100366137B1 (ko) 내부클럭신호발생방법및장치
KR100486261B1 (ko) 스큐가 없는 듀얼 레일 버스 드라이버
US5606290A (en) Phase locked loop circuit having lock holder
KR100863533B1 (ko) 반도체 장치 및 그 구동방법
JP3368572B2 (ja) 周期発生装置
KR100243755B1 (ko) 클럭 페일 검출장치
JPH11316615A (ja) Mcuのパワ―ノイズ防止回路
JP2001319494A (ja) メモリ回路用の組込み自己試験装置
JP2698260B2 (ja) ウオッチドッグタイマ装置
KR100844485B1 (ko) 반도체 장치의 테스트 모드 진입/결정 회로, 이를 가지는반도체 장치 및 반도체 장치의 테스트 모드 진입/결정 방법
US8305129B2 (en) Internal clock generating circuit and method for generating internal clock signal with data signal

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee