KR880013326A - 듀티사이클과 무관한 위상 검파기 - Google Patents

듀티사이클과 무관한 위상 검파기 Download PDF

Info

Publication number
KR880013326A
KR880013326A KR1019880004289A KR880004289A KR880013326A KR 880013326 A KR880013326 A KR 880013326A KR 1019880004289 A KR1019880004289 A KR 1019880004289A KR 880004289 A KR880004289 A KR 880004289A KR 880013326 A KR880013326 A KR 880013326A
Authority
KR
South Korea
Prior art keywords
circuit
input
bistable circuit
output
signal
Prior art date
Application number
KR1019880004289A
Other languages
English (en)
Inventor
딘 던톤 로져
Original Assignee
에이.미츠, 쥬니어
웨스팅하우스 일렉트릭 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이.미츠, 쥬니어, 웨스팅하우스 일렉트릭 코오포레이숀 filed Critical 에이.미츠, 쥬니어
Publication of KR880013326A publication Critical patent/KR880013326A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음

Description

듀티사이클과 무관한 위상 검파기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 따라 구성된 위상 검파기를 갖는 위상 고정 루우프(PLL)의 개략도, 제2도는 제1도의 위상 검파기의 출력을 도시한 그래프, 제3도는 제1도의 회로작동을 도시한 일련의 파형을 나타낸 도면.

Claims (6)

  1. 데이터입력, 클럭입력, 리셋입력 및 NOT Q출력을 갖는데, 상기 데이터입력은 소정의 로직신호에 접속되고 상기 NOT Q출력은 고로직 신호가 상기 클럭입력에서 수신되어 상기 리셋입력이 저로직신호를 수신할때 저로직상태로 진행하며, 상기 NOT Q출력은 고로직신호가 상기 리셋입력에서 수신되어질 때 고로직 상태로 진행하는 제1쌍안정 회로(12)와: 데이터입력, 클럭입력, 리셋입력 및 Q출력을 갖는데, 상기 데이터입력은 상기 소정의 로직신호에 접속되고, 상기 Q출력은 고로직신호가 상기 클럭입력에서 수신되어 상기 리셋입력은 저로직신호를 수신할때 고로직상태로 진행하며, 상기 Q출력은 고로직 신호가 상기 리셋입력에서 수신 되어질 때 저로직상태로 진행하는 제2쌍안정 회로(14)를 구비하는데: 상기 제1쌍안정 회로의 NOT Q출력은 상기 제2쌍안정 회로의 상기 리셋입력에 접속되고; 상기 제2쌍안정 회로의 Q출력은 상기 제1쌍안정 회로의 상기 리셋입력에 접속되며; 상기 제1 쌍안정 회로 및 제2쌍안정 회로의 데이터입력을 소정의 로직상태를 가진 로직신호에 접속하기 위한(16,18)과: 기준 데이터 신호(VA)를 상기 제1쌍안정의 회로의 클럭입력에 접속하기 위한 수단과(20), 제2데이타 신호 (VB)를 상기 제2쌍안정 회로의 클럭입력에 접속하기 위한 수단(22)를 구비하는데, 상기 제1쌍안정 회로의 NOT Q출력에 나타나는 전압(VC)의 평균값은 기준 데이타 신호와 제2데이타 신호간의 위상차에 비례하는 것을 특징으로 하는 듀티 사이클과 무관하게 위상을 검파하는 회로.
  2. 제1항에 있어서, 상기 평균값은 상기 기준신호(VA)와 상기 제2데이타 신호(VB)간의 위상차가-180°에서+180°까지 변화한 것과 같이 소정의 제1전압 레벨에서 소정의 제2전압 레벨까지 선형적으로 변화하는 것을 특징으로 하는 위상을 검파하는 회로.
  3. 제1항에 있어서, 제2데이타 신호를 제2쌍안정 회로의 클럭입력에 접속하기 위한 상기 수단은 상기 제2데이타를 수신하기 위한 입력과 상기 제2쌍안정 회로의 클럭입력이 접속된 출력을 가진 인버터를 구비하는 것을 특징으로 하는 위상을 검파하는 회로.
  4. 제3항에 있어서, 상기 제1쌍안정 회로의 MOT Q출력과 상기 인버터의 입력 사이에 접속된 전압분할 분기회로(24)를 추가로 구비하는 것을 특징으로 하는 위상을 검파하는 회로.
  5. 제4항에 있어서, 상기 전압 분할 분기회로는 연속적으로 접속된 한쌍의 저항(26,28)을 포함하는데 상기 저항의 접합점에서 나타나는 평균전압은 상기 기준 데이터 신호와 상기 제2데이타 신호간의 위상차에 비례하는 것을 특징으로 하는 위상을 검파하는 회로.
  6. 제1항에 있어서, 상기 제1쌍안정 회로와 제2쌍안정 회로는 D형 플립플롭 회로인 것을 특징으로 하는 위상을 검파하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880004289A 1987-04-15 1988-04-15 듀티사이클과 무관한 위상 검파기 KR880013326A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/038,687 US4849704A (en) 1987-04-15 1987-04-15 Duty cycle independent phase detector
US038.687 1987-04-15

Publications (1)

Publication Number Publication Date
KR880013326A true KR880013326A (ko) 1988-11-30

Family

ID=21901335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880004289A KR880013326A (ko) 1987-04-15 1988-04-15 듀티사이클과 무관한 위상 검파기

Country Status (4)

Country Link
US (1) US4849704A (ko)
EP (1) EP0287311A3 (ko)
JP (1) JPS63283232A (ko)
KR (1) KR880013326A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5150386A (en) * 1987-05-19 1992-09-22 Crystal Semiconductor Corporation Clock multiplier/jitter attenuator
US4984255A (en) * 1989-11-15 1991-01-08 National Semiconductor Corporation Edge transition insensitive delay line system and method
US5027046A (en) * 1990-05-29 1991-06-25 Westinghouse Electric Corp. Circuit and method for monitoring voltage pulse widths
US5276661A (en) * 1990-07-18 1994-01-04 Sundstrand Corporation Master clock generator for a parallel variable speed constant frequency power system
CA2067593A1 (en) * 1991-06-19 1992-12-20 Alan E. Mathieu Edge integrating phase detector
US5264802A (en) * 1991-08-21 1993-11-23 Beg Mirza A Circuit and method for monitoring phase error modulation
GB2264597B (en) * 1992-02-29 1995-05-10 Nec Corp Frequency synthesizer and method of operation
DE4231175C1 (de) * 1992-09-17 1994-01-13 Siemens Ag Anordnung zur Taktrückgewinnung
US5347559A (en) * 1992-12-30 1994-09-13 Digital Equipment Corporation Apparatus and method of data transfer between systems using different clocks
CN1068473C (zh) * 1994-04-07 2001-07-11 Rca.汤姆森许可公司 锁相环的鉴相器
US5703502A (en) * 1996-05-30 1997-12-30 Sun Microsystems, Inc. Circuitry that detects a phase difference between a first, base, clock and a second, derivative, clock derived from the base clock
EP1211811A1 (fr) * 2000-11-28 2002-06-05 Koninklijke Philips Electronics N.V. Dispositif de comparaison de fréquences à faible inertie temporelle
CN100495921C (zh) * 2006-09-01 2009-06-03 浙江天正电气股份有限公司 一种智能型数显时间继电器
CN110166045B (zh) * 2019-04-25 2021-06-04 复旦大学 一种提取信号变化沿的快照电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1547445A (en) * 1975-08-25 1979-06-20 Hewlett Packard Co Frequency comparator circuit
US3986125A (en) * 1975-10-31 1976-10-12 Sperry Univac Corporation Phase detector having a 360 linear range for periodic and aperiodic input pulse streams
DE3171263D1 (en) * 1980-12-12 1985-08-08 Philips Electronic Associated Phase sensitive detector
US4371974A (en) * 1981-02-25 1983-02-01 Rockwell International Corporation NRZ Data phase detector
US4520319A (en) * 1982-09-30 1985-05-28 Westinghouse Electric Corp. Electronic phase detector having an output which is proportional to the phase difference between two data signals
US4574243A (en) * 1984-01-03 1986-03-04 Motorola, Inc. Multiple frequency digital phase locked loop
EP0176993B1 (en) * 1984-09-28 1990-03-14 Kabushiki Kaisha Toshiba Reference signal reproduction apparatus
US4635280A (en) * 1985-05-28 1987-01-06 Harris Corporation Bit synchronizer for decoding data

Also Published As

Publication number Publication date
JPS63283232A (ja) 1988-11-21
EP0287311A3 (en) 1990-03-14
EP0287311A2 (en) 1988-10-19
US4849704A (en) 1989-07-18

Similar Documents

Publication Publication Date Title
KR880013326A (ko) 듀티사이클과 무관한 위상 검파기
KR930003584A (ko) 초 고주파 클럭 및 데이타 복구 회로를 위한 위상 검파기
KR910002135A (ko) 위상차 검출회로
KR930003595A (ko) 위상 오차 처리기
KR840005000A (ko) 수평주사 주파수 체배회로
KR830009698A (ko) 개선된 로크-인을 갖는 위상고정 루우프
KR960019983A (ko) 가변 지연회로
US4594563A (en) Signal comparison circuit and phase-locked-loop using same
KR890017866A (ko) 필터회로
KR900005694A (ko) 트리거 신호에 따른 소정 펄스폭의 펄스 발생회로
KR880008563A (ko) 동기회로
KR910007285A (ko) 위상비교기
US4178554A (en) Phase difference detector
US3735324A (en) Digital frequency discriminator
US5506531A (en) Phase locked loop circuit providing increase locking operation speed using an unlock detector
US3935475A (en) Two-phase MOS synchronizer
KR900016919A (ko) 경화 판별장치
KR960011405B1 (ko) 주파수 동기 루프용 주파수 검파기
KR910010881A (ko) 펄스폭 검출회로 및 그를 사용한 pll 신세사이저(synthesixer) 회로
US20030016766A1 (en) Phase difference detecting circuit
KR920001207A (ko) 소위상차를 측정하는 방법 및 그 방법을 실행하기 위한 회로
KR940000929B1 (ko) 디지틀 주파수 편이 키잉 복조회로
JPS6461119A (en) Pll unlock state detection circuit
JP3011047B2 (ja) 位相比較回路
KR940003181A (ko) 디지틀 신호의 엣지 검출 및 펄스 발생회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid