KR890007491A - 주파수 동기 루프용 주파수 검파기 - Google Patents
주파수 동기 루프용 주파수 검파기 Download PDFInfo
- Publication number
- KR890007491A KR890007491A KR1019880013844A KR880013844A KR890007491A KR 890007491 A KR890007491 A KR 890007491A KR 1019880013844 A KR1019880013844 A KR 1019880013844A KR 880013844 A KR880013844 A KR 880013844A KR 890007491 A KR890007491 A KR 890007491A
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- signal
- frequency signal
- variable
- full cycle
- Prior art date
Links
- 238000009499 grossing Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
- H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 따라 구성된 주파수 검파기를 포함하는 주파수 합성 루프의 블럭도.
제 2 도는 제 1 도의 회로에 사용한 주파수 검파기의 기능 블럭도.
제 3도는 제 2 도의 주파수 검파기의 양호한 실시예를 도시한 상세한 개략도.
Claims (5)
- 기준 주파수 신호와 가변 주파수 신호를 수신하고, 가장 높은 주파수로된 기준 주파수 및 가변 주파수신호들중의 한 신호의 완전 사이클을 검파한 후, 기준 주파수 신호의 주파수와 가변 주파수 신호의 주파수 사이의 차함수인 차출력 신호를 발생시키기 위한 주파수 검파기 장치(100), 차출력 신호를 수신하고, 평활 제어 신호를 제공하기 위해 선정된 차단(cut-off)주파수 이상의 소정의 신호 성분을 이 출력 신호로부터 제거시키기 위한 저역 통과 필터 장치(120), 평활 제어 신호를 수신하고, 주파수가 평활 제어 신호의 함수인 출력 신호를 발생시키기 위한 전압 제어 발전기 장치(140), 및 주파수 검파기 장치(100)에 인가되는 가변 주파수 신호를 발생시키기 위해 조정가능한 요인에 의해 출력 신호의 주파수를 분할하기 위한 주파수 분할기 장치(160)으로 구성된 것을 특징으로 하는 주파수 합성기 회로.
- 제 1 항에 있어서, 주파수 검파기 장치(100)이, 기준 주파수 신호를 수신하기 위한 제 1 완전 사이클 검파기 장치(2), 가변 주파수 신호를 수신하기 위한 제 2 완전 사이크 검파기 장치(4), 및 기준 주파수 신호와 가변 주파수 신호를 수신하고, 가변 또는 기준 주파수 신호들 중 한 신호가 가장 늦은 시간에 그 사이클을 개시하는 함수로써 제 1 및 제 2 완전 사이클 검파기 장치(2,4)를 선택적으로 엔에이블시키기 위한 연속 제어 회로장치(6)으로 구성되고, 제 1 완전 사이클 검파기 장치(2)가 연속 제어 회로장치(6)에 의해 엔에이블될때, 기준 주파수 신호의 특정한 완전 사이클 수가 발생했다는 것을 나타내는 출력 신호를 발생시키기 위해 동작하고, 제 2 완전 사이클 검파기 장치(4)가 연속 제어 회로장치6)에 의해 엔에이블될때, 가변 주파수 신호의 특정한 완전 사이클 수가 발생했다는 것을 나타내는 출력 신호를 발생시키기 위하여 동작하는 것을 특징으로하는 주파수 합성기 회로.
- 제 2항에 있어서, 각각의 제 1 및 제 2 완전 사이클 검파기 장치(2,4)가 다수의 셋트-리셋트 플립플롭(10,20,30,40,50,60)으로 구성된 것을 특징으로 하는 주파수 합성기 회로.
- 기준 주파수 신호와 가변 주파수 신호를 수신하고, 가장 높은 주파수로된 기준 주파수 및 가변 주파수 신호중의 한 신호의 완전 사이클을 검파한 후, 기준 주파수 신호의 주파수와 가변 주파수 신호의 주파수 사이의 차함수인 차출력 신호를 발생시키기 위한 장치(2,4)로 구성된 것을 특징으로 한는 주파수 검파기.
- 기준 주파수 신호와 가변 주파수 신호를 수신하고, 가장 높은 주파수로된 기준 주파수 및 가변 주파수 신호중 한 신호의 완전 사이클을 검파한 후, 기준 주파수 신호의 주파수와 가변 주파수 신호의 주파수 사이의 차함수인 차출력 신호를 발생시키기 위한 주파수 검파기에 있어서, 기준 주파수 신호를 수신하기 위한 제 1 완전 사이클 검파기 장치(2), 기준 주파수 신호를 수신하기 위한 제 2 완전 사이클 검파기 장치(4), 기준 주파수 신호와 가변 주파수 신호를 수신하고, 가변 또는 기준 주파수 중 한 신호가 가장 늦은 시간에 그 사이클을 개시하는 함수로써 제1 및 제2완전 사이클 검파기 장치(2,4)를 선택적으로 엔에이블시키기 위한 연속제어회로장치(6), 연속 제어 회로 장치(6)에 의해 엔에이블될때, 기준 주파수 신호의 특정한 완전 사이클 수가 발생했다는 것을 나타내는 출력신호를 발생시키기 위하여 동작하는 제 1 완전 사이클 검파기 장치(2), 및 연속 제어 회로 장치(6)에 의해 엔에이블될때, 가변 주파수 신호의 특정한 완전 사이클 수가 발생했다는 것을 나타내는 출력 신호를 발생시키기 위하여 동작하는 제 2 완전 사이클 검파기장치(4)로 구성된 것을 특징으로 하는 주파수 검파기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US113,036 | 1987-10-23 | ||
US07/113,036 US4801894A (en) | 1987-10-23 | 1987-10-23 | Frequency detector for frequency locked loop |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890007491A true KR890007491A (ko) | 1989-06-20 |
KR960011405B1 KR960011405B1 (ko) | 1996-08-22 |
Family
ID=22347261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880013844A KR960011405B1 (ko) | 1987-10-23 | 1988-10-22 | 주파수 동기 루프용 주파수 검파기 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4801894A (ko) |
EP (1) | EP0313206A3 (ko) |
JP (1) | JPH01157123A (ko) |
KR (1) | KR960011405B1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5180935A (en) * | 1990-11-09 | 1993-01-19 | Motorola, Inc. | Digital timing discriminator |
US5121010A (en) * | 1991-02-14 | 1992-06-09 | Motorola, Inc. | Phase detector with deadzone window |
US5266907A (en) * | 1991-06-25 | 1993-11-30 | Timeback Fll | Continuously tuneable frequency steerable frequency synthesizer having frequency lock for precision synthesis |
TW475318B (en) * | 1998-05-04 | 2002-02-01 | Koninkl Philips Electronics Nv | Phase frequency detector having instantaneous phase difference output |
US20030007585A1 (en) * | 2001-06-28 | 2003-01-09 | Dalton Declan M. | Fractional-n frequency synthesizer |
NZ524537A (en) * | 2003-03-04 | 2005-08-26 | Tait Electronics Ltd | Improvements relating to frequency and/or phase lock loops |
CN103391045B (zh) | 2013-07-30 | 2015-11-25 | 浙江大学 | 抗工艺涨落的自修调集成电路片上振荡器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3233180A (en) * | 1961-12-13 | 1966-02-01 | Bowser Inc | Frequency comparator |
GB1547445A (en) * | 1975-08-25 | 1979-06-20 | Hewlett Packard Co | Frequency comparator circuit |
DE2635982C3 (de) * | 1976-08-06 | 1980-02-28 | Mannesmann Ag, 4000 Duesseldorf | Eichnormal zum Einrichten von Ultraschall-Prüfanlagen |
US4494021A (en) * | 1982-08-30 | 1985-01-15 | Xerox Corporation | Self-calibrated clock and timing signal generator for MOS/VLSI circuitry |
US4594563A (en) * | 1984-11-02 | 1986-06-10 | Ampex Corporation | Signal comparison circuit and phase-locked-loop using same |
-
1987
- 1987-10-23 US US07/113,036 patent/US4801894A/en not_active Expired - Fee Related
-
1988
- 1988-09-12 EP EP88308398A patent/EP0313206A3/en not_active Withdrawn
- 1988-10-21 JP JP63265899A patent/JPH01157123A/ja active Pending
- 1988-10-22 KR KR1019880013844A patent/KR960011405B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
EP0313206A3 (en) | 1990-03-14 |
KR960011405B1 (ko) | 1996-08-22 |
EP0313206A2 (en) | 1989-04-26 |
JPH01157123A (ja) | 1989-06-20 |
US4801894A (en) | 1989-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE9504165L (sv) | Frekvensnormal-generator | |
KR930020841A (ko) | 클럭 발생 장치 | |
KR930003565A (ko) | 초고주파 위상동기 루프에 대한 디지탈 검사 기법 | |
KR880008487A (ko) | 병렬 변속 정주파수 전력 시스템의 클럭 제어 시스템 및 방법 | |
KR890001296A (ko) | 입력 클럭과 회로의 출력 펄스를 동기시키기 위한 장지 | |
KR890003084A (ko) | 병렬식 ac전력 시스템에서의 전원을 동기시키기 위한 회로 및 방법 | |
KR950013048A (ko) | 기준 클럭의 손실을 감지하는 감지 회로를 갖는 클럭 신호 발생 회로 | |
KR870001520A (ko) | 위상동기 시스템 | |
KR890007491A (ko) | 주파수 동기 루프용 주파수 검파기 | |
KR940023208A (ko) | 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치 | |
KR950029904A (ko) | 클럭 신호 발생 방법 및 장치 | |
KR900016919A (ko) | 경화 판별장치 | |
KR920001314A (ko) | 다중-동기화 모니터 수평 편향 주파수 변경용 광동작 범위 자동장치 | |
KR910009005A (ko) | 통신네트워크에 접속되는 단말장치 | |
KR850001428A (ko) | 광학 검출기 | |
SE7613093L (sv) | Frekvenskomparatorkrets | |
KR890007564A (ko) | 라인 동기화 회로 | |
KR950016217A (ko) | 클럭 신호 생성 장치 | |
SU773911A1 (ru) | Регулируемый генератор импульсов | |
SU432653A1 (ru) | Устройство автоматической подстройкичастоты | |
KR940002101B1 (ko) | 교류전압 발생장치 | |
KR900019450A (ko) | 사설교환기와 u인터페이스 카드와의 프레임 동기회로 | |
KR960016150A (ko) | 위상동기루프(pll) 회로에 있어서 주파수도입범위 측정회로 | |
KR920013063A (ko) | 가감속 패턴 발생회로 및 방법 | |
SU575617A1 (ru) | Измеритель временных интервалов |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |