KR900019450A - 사설교환기와 u인터페이스 카드와의 프레임 동기회로 - Google Patents

사설교환기와 u인터페이스 카드와의 프레임 동기회로 Download PDF

Info

Publication number
KR900019450A
KR900019450A KR1019890007334A KR890007334A KR900019450A KR 900019450 A KR900019450 A KR 900019450A KR 1019890007334 A KR1019890007334 A KR 1019890007334A KR 890007334 A KR890007334 A KR 890007334A KR 900019450 A KR900019450 A KR 900019450A
Authority
KR
South Korea
Prior art keywords
frame synchronization
output
interface card
controlled oscillator
phase
Prior art date
Application number
KR1019890007334A
Other languages
English (en)
Other versions
KR920001686B1 (ko
Inventor
김기철
Original Assignee
정용문
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정용문, 삼성전자 주식회사 filed Critical 정용문
Priority to KR1019890007334A priority Critical patent/KR920001686B1/ko
Publication of KR900019450A publication Critical patent/KR900019450A/ko
Application granted granted Critical
Publication of KR920001686B1 publication Critical patent/KR920001686B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M11/00Telephonic communication systems specially adapted for combination with other electrical systems
    • H04M11/06Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

내용 없음

Description

사설교환기와 U인터페이스 카드와의 프레임 동기회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 블럭도.

Claims (1)

  1. 사설교환기와 U 인터페이스 카드와의 프레임동기 회로에 있어서, 센트럴 오피스 쪽의 프레임 동기 및 클럭을 출력하는 U 인터페이스 카드의 위상동기 루프회로(10)와, 상기 위상 동기루프(10)로 부터 발생되는 클럭을 소정 분주하는 제1 분주부와, 소정 제어전압으로 발진주파수를 변화시켜 출력하는 전압제어 발진부(60)와, 상기 전압제어발진기(60) 출력을 소정분주하는 제2분주부와, 상기 제1 및 제2 분주부 출력을 입력하여 위상검파, 증폭 및 필터링하여 상기 전압제어발진부(60)로 제어전압을 발생하는 위상검파 증폭 및 필터부(50)와, 상기 전압제어 발진부(60) 출력을 소정제어 상태에 따라 메인 시스템으로 출력하는 출력부(100)와, 상기 위상동기 루프회로(10)의 프레임 동기신호와 메인시스템 프레임 동기신호를 논리조합하여 상기 출력부(100)를 제어하는 출력제어부(110)로 구성됨을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890007334A 1989-05-31 1989-05-31 사설교환기와 u인터페이스 카드와의 프레임 동기회로 KR920001686B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890007334A KR920001686B1 (ko) 1989-05-31 1989-05-31 사설교환기와 u인터페이스 카드와의 프레임 동기회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890007334A KR920001686B1 (ko) 1989-05-31 1989-05-31 사설교환기와 u인터페이스 카드와의 프레임 동기회로

Publications (2)

Publication Number Publication Date
KR900019450A true KR900019450A (ko) 1990-12-24
KR920001686B1 KR920001686B1 (ko) 1992-02-22

Family

ID=19286627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890007334A KR920001686B1 (ko) 1989-05-31 1989-05-31 사설교환기와 u인터페이스 카드와의 프레임 동기회로

Country Status (1)

Country Link
KR (1) KR920001686B1 (ko)

Also Published As

Publication number Publication date
KR920001686B1 (ko) 1992-02-22

Similar Documents

Publication Publication Date Title
KR930001593A (ko) Pll 주파수 신세사이저
KR880008487A (ko) 병렬 변속 정주파수 전력 시스템의 클럭 제어 시스템 및 방법
KR920022684A (ko) 고주파 위상 동기 루프용 주파수 제어 발진기
KR970019094A (ko) 수평발진회로(a horizontal oscillator)
KR910017776A (ko) 위상동기회로
KR880002328A (ko) 디지탈 위상동기 루우프
KR960012738A (ko) 저 전력 궤환 경로의 위상 동기 루프 및 작동 방법
KR960030008A (ko) 소자 프로세서와 복수개의 소자 프로세서를 사용하는 전력 분배 멀티프로세서
KR890001296A (ko) 입력 클럭과 회로의 출력 펄스를 동기시키기 위한 장지
KR930018869A (ko) 클럭 신호를 동적으로 발생하는 회로 및 방법
KR890009098A (ko) 전압제어발진회로
KR940023208A (ko) 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치
KR910005582A (ko) 아날로그 디지탈 pll
KR900019450A (ko) 사설교환기와 u인터페이스 카드와의 프레임 동기회로
KR830004009A (ko) 오프셋트전압을 제거한 스위치된 텔레비젼 수평발진기 주파수제어루프
KR890007491A (ko) 주파수 동기 루프용 주파수 검파기
KR920001314A (ko) 다중-동기화 모니터 수평 편향 주파수 변경용 광동작 범위 자동장치
KR960020416A (ko) 신호검파장치
KR910009005A (ko) 통신네트워크에 접속되는 단말장치
TW331055B (en) Phase locked loop having DC level capture circuit
KR950007297A (ko) 위상 동기 루프 및 동작 방법
KR960027247A (ko) 발진 회로
KR950016217A (ko) 클럭 신호 생성 장치
KR940012090A (ko) 클럭분주회로
KR960032902A (ko) 디지탈 위상동기루프 (pll)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070115

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee