KR0168082B1

KR0168082B1 - 디지탈 펄스폭변조신호 발생장치

Info

Publication number: KR0168082B1
Application number: KR1019930002702A
Authority: KR
Inventors: 진상현; 오인환
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1993-02-25
Filing date: 1993-02-25
Publication date: 1999-03-20
Also published as: KR940020682A

Abstract

본 발명은 마이크로프로세서를 이용하여 교류서보모터의 구동을 제어하기 위한 디지탈펄스폭변조신호 발생장치에 관한 것으로써, 사용자로부터 작동명령을 받아 어드레스신호 및 데이터신호를 출력하는 마이크로프로세서(10)와, 상기 마이크로프로세서(10)에서 출력되는 어드레스신호를 어드레스버스를 통해 수신하고, 상기 수신된 어드레스신호를 조합하여 그 조합에 대응되는 하나의 칩선택신호를 출력하는 디코더(40)와, 상기 디코더(40)로부터 칩선택신호가 입력되면 상기 마이크로프로세서(10)에서 출력되는 데이터신호를 데이터버스를 통해 수신하여 다운카운트하고 다운카운트값이 제로가 되면 리셋신호를 출력하는 다운카운터(20)와, 상기 디코더(40)로부터 칩선택신호가 입력되면 상기 다운카운터(20)에서 리셋신호가 입력될 때까지 하이레벨의 펄스폭을 유지하고, 상기 디코더(40)로부터 다음 칩선택신호가 입력될 때까지를 한주기로 하는 펄스폭변조신호를 출력하도록 래치동작을 하는 플립플롭(30)과, 상기 다운카운터(20)가 카운트동작을 할 수 있도록 클럭펄스를 제공하는 오실레이터(50)로 이루어진 것을 특징으로 한다.

Description

디지탈 펄스폭변조신호 발생장치

제1도는 종래의 펄스폭변조신호 발생장치.

제2도는 본 발명의 일실시예에 의한 디지털 펄스폭변조신호 발생장치의 블록도.

제3도는 본 발명에 의한 디지탈펄스폭변조신호 발생장치의 작동을 설명하기 위한 파형도.

* 도면의 주요부분에 대한 부호의 설명

10 : 마이크로프로세서 20 : 다운카운터

30 : 플립플롭 40 : 디코더

50 : 오실레이터

본 발명은 마이크로프로세서를 이용하여 교류서보모터의 구동을 제어하도록 펄스폭이 변조된 신호를 발생시키기 위한 디지탈펄스폭변조신호 발생장치에 관한 것이다.

일반적으로, 종래의 교류서보모터 제어에 있어서 펄스폭변조신호 발생장치는 제1도에 도시한 바와같이, 발생되는 주파수를 결정하기 위한 기준파형(Vref)을 출력하는 기준파발생부(1)와, 아날로그소자로 이루어져 있으며 상기 기준파발생부(1)에서 출력되는 기준파형(Vref)을 받음과 동시에 입력파형(Vin)을 받아 모터를 구동시키기위해 펄스폭변조신호(Q)를 출력하기 위한 비교회로(3)로 구성되어 있었다.

상기와 같이 구성된 펄스폭변조 신호발생장치는 펄스폭변조 신호를 출력하는 비교회로(3)가 아날로그 소자로 이루어져 있어서, 온도등 주위환경에 의한 아날로그 소자들의 특성변화에 의해서 상기 비교회로(3)에서 출력되는 펄스폭변조신호(Q)의 주파수가 변환되었다.

또한, 상기 비교회로(3)를 아날로그 소자로 구성하므로써, 사용되는 부품의 수가 많아 회로구성이 복잡하였으며, 사용되는 부품의 수가 많아서 제조원가가 상승한다는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 이루어진 것으로써, 본 발명의 목적은 교류서보모터를 제어하기 위해 하드웨어 구성을 간단하게 하여 주위환경에 따라 출력신호가 변화되지 않는 안정된 펄스폭변조신호를 출력하고, 클럭주파수 및 다운카운터의 동작에 따라서 사용자가 원하는 임의의 펄스폭변조신호를 발생시킬 수 있는 디지탈펄스폭변조신호 발생장치를 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명에 의한 디지탈펄스폭변조신호 발생장치는 사용자로부터 작동명령을 받아 어드레스신호 및 데이터신호를 출력하는 마이크로프로세서와, 상기 마이크로프로세서에서 출력되는 어드레스신호를 어드레스버스를 통해 수신하고, 상기 수신된 어드레스신호를 조합하여 그 조합에 대응되는 하나의 칩선택신호를 출력하는 디코더와, 상기 디코더로부터 칩선택신호가 입력되면 상기 마이크로프로세서에서 출력되는 데이터신호를 데이터버스를 통해 수신하여 다운카운트하고 다운카운트값이 제로가 되면 리셋신호를 출력하는 다운카운터와, 상기 디코더로부터 칩선택신호가 입력되면 상기 다운카운터에서 리셋신호가 입력될 때까지 하이레벨의 펄스폭을 유지하고, 상기 디코더로부터 다음 칩선택신호가 입력될 때까지를 한주기로 하는 펄스폭변조신호를 출력하도록 래치동작을 하는 플립플롭과, 상기 다운카운터가 카운트동작을 할 수 있도록 클럭펄스를 제공하는 오실레이터로 이루어진 것을 특징으로 한다.

이하, 본 발명의 일실시예를 첨부한 도면을 참조하여 상세히 설명한다.

제2도는 본 발명의 일실시예에 의한 디지탈펄스폭변조신호 발생장치의 블록도이고, 제3도는 본 발명에 의한 디지탈펄스폭변조신호 발생장치의 작동을 설명하기 위한 파형도이다.

제2도에 도시한 바와같이 디지탈펄스폭변조신호 발생장치는 사용자로부터 도시되지 않은 입력수단을 통해 작동명령을 받아 어드레스 및 데이타신호를 출력하는 마이크로프로세서(10)와, 상기 마이크로프로세서(10)에서 출력되는 어드레스신호를 어드레스버스를 통해 수신하여, 수신된 어드레스신호를 조합하여 그 조합에 대응되는 하나의 칩선택신호(Cs)를 출력하는 디코더(40)와, 마이크로프로세서(10)에서 출력되는 데이타신호를 데이타버스를 통해 수신하여 다운카운트하는 다운카운터(20)와, 상기 디코더(40)에서 칩선택신호(Cs)가 출력되고, 다음 칩선택신호(Cs)가 출력될때까지를 주기(Ts)로하여 상기 다운카운터(20)에서 데이타신호가 다운카운트되는 동안 펄스폭이 변조된 펄스폭변조신호(Q)를 출력하도록 래치동작을 하는 플립플롭(30)과, 상기 다운카운터(20)가 카운트 동작을 할 수 있도록 클럭펄스(Fx)를 제공하는 오실레이터(50)로 구성되어 있다.

이하, 제2도 및 제3도를 참조하여 상기와 같이 구성된 디지탈펄스폭변조신호 발생장치의 작용효과를 설명한다.

먼저, 도시되지 않은 전원수단으로부터 일정한 레벨의 직류전압이 인가되면, 마이크로프로세서(10)는 도시되지 않은 명령입력수단으로부터 동작명령을 사용자로부터 입력받아 어드레스버스를 통해 어드레스신호를 상기 디코더(40)에 출력하면, 상기 디코더(40)에서는 입력된 어드레스 신호를 조합하여 상기 다운카운터(20) 및 플립플롭(30)이 동작하도록 제3도에 도시한 바와같이 칩선택신호(Cs)를 일정한 주기(Ts)로 출력한다.

여기서 칩선택신호(Cs)가 출력되면, 상기 플립플롭(30)의 출력신호는 하이레벨의 신호(HI)를 유지하게 된다. 상기 마이크로프로세서(10)에서 어드레스신호가 출력되면, 상기 마이크로프로세서(10)는 데이타버스를 통해 데이타신호를 상기 다운카운터(20)에 입력한다.

상기 다운카운터(20)에서는 상기 마이크로프로세서(10)에서 데이타버스를 통해 데이타를 입력받아 그 값이 제로(0)가 될때까지 다운카운트하고, 상기 다운카운터(20)에서 다운카운트된 데이타가 제로가 되면 상기 다운카운터(20)에서는 리셋(RST)신호가 출력되고, 상기 다운카운터(20)에서 리셋(RST) 신호가 출력되면, 상기 플립플롭(30)에서는 로우레벨의 신호(LO)를 출력하게 된다. 상기 플립플롭(30)은 상기 다운카운터(20)에 데이타가 입력된 시간부터 상기 다운카운터(20)에서 리셋(RST)신호가 출력될때까지의 시간동안 제3도에 도시되어 있는 바와같이 펄스폭(Tw1,Tw2,Tw3,…,Twn; 여기서 n은 정수이다)을 갖는 하이레벨의 신호(HI)를 출력하며, 상기 다운카운터(20)에서 리셋(RST)신호가 출력되면 로우레벨의 신호(LO)를 출력하고, 상기 디코더(40)에서 칩선택신호(Cs)가 출력되는 시간부터 다음 칩선택신호(Cs)가 출력되는 시간까지를 1주기(Ts)로 하는 펄스폭변조신호(Q)를 연속적으로 출력하게 된다.

한편, 상기 오실레이터(50)는 도시되지 않은 전원스위치가 온됨과 동시에 펄스폭변조신호 발생장치에 공급되는 전압을 받아 상기 다운카운터(20)에서 카운트 동작을 할 수 있도록 제3도에 도시되어 있는 바와같이 (Fx)와 같은 클럭 주파수를 계속적으로 출력시킨다.

상기 설명에 있어서 상기 칩선택신호(Cs)가 출력되고 다음 칩선택신호(Cs)가 출력될때까지의 시간은 상기 플립플롭(30)에서 출력되는 펄스폭변조신호(Q)의 주기(Ts)가 되며, 상기 마이크로프로세서(10)에서 출력되는 데이타신호를 다운카운터에서 다운카운트하여 제로값이 될때까지의 시간은 펄스폭변조신호(Q)의 1주기(Ts)내에 발생되는 하이레벨의 펄스신호(HI) 즉, 펄스폭(Tw)이 되며, 상기 발생되는 펄스폭(Tw)은 1주기(Ts)마다 다운카운트되는 데이타신호의 카운트 시간과 비례하고, 상기 펄스폭(Tw)의 유지 시간은 상기 오실레이터(30)의 주파수 즉, 클럭펄스(Fx)에 의해 결정된다.

일예로, 마이크로프로세서(10)에서 출력되는 데이타의 비트수가 12비트이고, 칩선택신호(Cs)가 4096m.s 여기서(m=10^-3, S=1초)마다 출력되면, 상기 12비트의 데이타를 4096m.s 동안에 상기 다운카운터(40)에서 다운카운트하여 제로(0)값이 되려면, 상기 오실레이터(30)의 주파수(Fx)는 최소 1KHz(k=10^-3)의 주파수가 필요하게 된다.

상기 설명에서와 같이 본 발명의 디지탈펄스폭변조신호 발생장치에 의하면, 하드웨어 구성을 간단하게 하여 주위환경에 의해 출력신호가 변화되지 않는 안정된 신호를 출력하고, 클럭주파수 및 다운카운터의 동작시간에 따라 사용자가 원하는 임의의 펄스폭을 갖는 펄스폭변조신호를 발생시킬 수 있다는 뛰어난 효과가 있다.

Claims

사용자로부터 작동명령을 받아 어드레스신호 및 데이터신호를 출력하는 마이크로프로세서(10)와, 상기 마이크로프로세서(10)에서 출력되는 어드레스신호를 어드레스버스를 통해 수신하고, 상기 수신된 어드레스신호를 조합하여 그 조합에 대응되는 하나의 칩선택신호를 출력하는 디코더(40)와, 상기 디코더(40)로부터 칩선택신호가 입력되면 상기 마이크로프로세서(10)에서 출력되는 데이터신호를 데이터버스를 통해 수신하여 다운카운트하고 다운카운트값이 제로가 되면 리셋신호를 출력하는 다운카운터(20)와, 상기 디코더(40)로부터 칩선택신호가 입력되면 상기 다운카운터(20)에서 리셋신호가 입력될 때까지 하이레벨의 펄스폭을 유지하고, 상기 디코더(40)로부터 다음 칩선택신호가 입력될 때까지를 한주기로 하는 펄스폭변조신호를 출력하도록 래치동작을 하는 플립플롭(30)과, 상기 다운카운터(20)가 카운트동작을 할 수 있도록 클럭펄스를 제공하는 오실레이터(50)로 이루어진 것을 특징으로 하는 디지털펄스폭변조신호 발생장치.