KR0183747B1 - 클럭 펄스의 주파수 변환방법 및 회로 - Google Patents

Abstract

본 발명은 클럭 펄스(Clock pulse)의 주파수 변환방법 및 회로에 관한 것으로서, 적용될 주파수 범위에서 최대 주파수의 제1클럭 펄스(Clock pulse)를 발생시키는 클럭 펄스 발생기; 상기 제1클럭 펄스를 계수(Count)하여, 상기 계수값(Count value)이 입력 데이터와 같을 때마다 한 개의 제2클럭 펄스를 발생시키는 펄스 계수기; 및 상기 제2클럭 펄스의 주파수를 2 분주시키는 2 분주기;를 포함한 것을 그 특징으로 하여, 적용 시스템의 마이크로프로세서에 의하여 해당 모터 제어기(Motor controller)에 인가될 클럭 펄스의 주파수를 제어할 수 있음에 따라, 모터 제어기가 적용된 시스템의 생산성을 높일 수 있다.

Description

클럭 펄스 신호의 주파수 변환 방법

제1도는 본 발명의 일실시예에 따라서, 마이크로프로세서로부터의 입력 데이타가 '4'인 경우의 주파수 변환방법을 보여주는 타이밍도이다.

제2도는 제1도의 각 클럭 펄스를 발생시키기 위한 회로를 보여주는 블럭도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 크리스탈 발진기 2 : 펄스 계수기

3 : 2 분주기

본 발명은, 클럭 펄스 신호의 주파수 변환 방법에 관한 것으로서, 보다 상세하게는, 모터 제어기 등에 사용되는 클럭 펄스 신호의 주파수 변환 방법에 관한 것이다.

일반적인 모터 제어기에 있어서 위치 제어를 수행하기 위한 요소에는, 일정한 주파수의 클럭 펄스 신호를 발생시키는 클럭 펄스 발생기와, 적용 시스템의 마이크로프로세서로부터 입력되는 데이터를 아날로그 신호로 변환시키는 디지탈/아날로그 변환기가 있다. 그러나, 종래에는 상기 클럭 펄스 신호의 주파수를 적용 시스템의 마이크로프로세서로부터 입력되는 데이터에 따라 변환할 수 있는 회로가 존재하지 않았다. 결국 적용 시스템의 사양을 변화시킬 필요가 있는 경우, 해당 사양에 맞는 주파수의 클럭 펄스 발생기를 별도로 구비해야 하는 번거러움이 있음에 따라, 개선된 적용 시스템의 생산성이 떨어지는 요인이 된다.

본 발명은 상기와 같은 문제점을 개선화기 위하여 창안된 것으로서, 입력 데이터에 따라 클럭 펄스 신호의 주파수를 변환시킬 수 있는 방법을 제공하는 것에 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 클럭 펄스 신호의 주파수 변환 방법은, 적용될 주파수 범위에서 최대 주파수의 제1클럭 펄스 신호를 발생시키는 단계를 포함한다. 상기 제1클럭 펄스 신호의 펄스들은 계수된다. 상기 제1클럭 펄스 신호의 펄스들의 계수 데이터가 입력 데이터와 같을 때마다 한 개의 펄스가 출력되는 제2클럭 펄스 신호가 발생된다. 상기 제2클럭 펄스 신호는 그 주파수가 2 분주되어, 최종 클럭 펄스 신호로서 출력된다.

본 발명의 상기 최종 클럭 펄스 신호의 주파수는, 상기 제1클럭 펄스의 주파수가 상기 입력 데이터의 2배의 비율로 분주된 주파수이다. 즉, 입력 데이터에 따라 클럭 펄스 신호의 주파수를 변환시킬 수 있다. 또한, 상기 최종 클럭 펄스 신호는, 상기 제2클럭 펄스 신호의 주파수가 2 분주된 신호이므로, 한 펄스폭이 한 주기의 절반이 된다.

이하 본 발명에 따른 바람직한 실시예를 상세히 설명한다.

제1도는 본 발명의 일 실시예에 따라서, 마이크로프로세서로부터의 입력 데이터가 '100'(십진수 4)인 경우의 주파수 변환방법을 보여준다. 제2도는 제1도의 각 클럭 펄스를 발생시키기 위한 회로를 보여준다. 제1도 및 제2도를 참조하면, 적용될 주파수 범위에서 최대 주파수의 제1클럭 펄스 신호가 크리스탈 발진기(1)로부터 발생한다. 이 제1클럭 펄스 신호는 펄스 계수기(2)의 클럭 단자에 입력되고, 펄스 계수기(2)는 제1클럭 펄스 신호의 펄스들을 계수한다. 펄스 계수기(2)의 데이터 포트에는 제어소자 예를 들어, 마이크로프로세서로부터의 데이터 '100'(십진수 4)가 데이터 버스를 통하여 입력된다. 이에 따라, 펄스 계수기(2)는, 제1클럭 펄스 신호의 펄스들의 계수 데이터가 입력 데이터 '100'(십진수 4)과 같을 때마다 한 개의 펄스가 출력되는 제2클럭 펄스 신호를 발생시킨다. 제2클럭 펄스 신호는 제1클럭 펄스 신호의 네번째 펄스가 발생될 때마다 동일한 폭의 펄스를 출력한다. 여기서, 펄스 계수기(2)는 제1클럭 펄스 신호의 상승단(rising edge)에서 동작한다.

상술한 바와 같이, 제2클럭 펄스 신호는 제1클럭 펄스 신호의 주파수가 입력 데이터 '100'(십진수 4)의 비율로 분주된 주파수를 가진다. 그러나, 제2클럭 펄스 신호는, 서로 다른 '하이(High)' 상태의 시간 및 '로우(Low)' 상태의 시간을 가지므로, 정상적인 클럭 펄스 신호의 기능을 할 수 없다. 이와 같은 이유로 인하여, 펄스 계수기(2)로부터의 제2클럭 펄스 신호는, 그 주파수가 2 분주기(3)에 의하여 2 분주되어, 최종 클럭 펄스 신호로서 출력된다. 2 분주기(3)로부터의 최종 클럭 펄스 신호는, '하이(High)' 상태 및 '로우(Low)' 상태의 길이가 서로 같아진다. 즉, 최종 클럭 펄스 신호는, 제2클럭 펄스 신호의 주파수가 2 분주된 신호이므로, 한 펄스폭이 한 주기의 절반이 된다. 또한, 최종 클럭 펄스 신호의 주파수는, 제1클럭 펄스의 주파수가 상기 입력 데이터의 2배의 비율로 분주된 주파수이다. 즉, 입력 데이터에 따라 클럭 펄스 신호의 주파수를 변환시킬 수 있다.

이상 설명된 바와 같이, 본 발명에 따른 클럭 펄스 신호의 주파수 변환 방법에 의하면, 적용 시스템의 마이크로프로세서로부터 입력되는 데이터에 따라 사용될 클럭 펄스 신호의 주파수를 변환시킬 수 있다. 이에 따라, 적용 시스템의 사양을 변화시켜야 할 경우, 해당 사양에 맞는 주파수의 클럭 펄스 발생기를 별도로 구비해야 하는 번거로움을 없앨 수 있다.

본 발명은 상기 실시예에 한정되지 않고, 당업자의 수준에서 그 변형 및 개량이 가능하다.

Claims (7)

1. 적용될 주파수 범위에서 최대 주파수의 제1클럭 펄스(Clock pulse)를 발생시키는 단계; 상기 제1클럭 펄스를 계수(Count)하는 단계; 상기 계수값(Count value)이 입력 데이터와 같을 때마다 한 개의 제2클럭 펄스를 발생시키는 단계; 및 상기 제2클럭 펄스의 주파수를 2 분주시키는 단계;를 포함한 것을 그 특징으로 하는 클럭 펄스(Clock pulse)의 주파수 변환방법.
2. 제1항에 있어서, 상기 제2클럭 펄스의 주파수는, 상기 제1클럭 펄스의 주파수가 상기 입력 데이터만큼 분주된 것을 그 특징으로 하는 클럭 펄스(Clock pulse)의 주파수 변환방법.
3. 제1항에 있어서, 상기 2 분주된 클럭 펄스는, 그 '하이(High)' 상태 및 '로우(Low)' 상태의 길이가 서로 같은 것을 그 특징으로 하는 클럭 펄스(Clock pulse)의 주파수 변환방법.
4. 적용될 주파수 범위에서 최대 주파수의 제1클럭 펄스(Clock pulse)를 발생시키는 클럭 펄스 발생기; 상기 제1클럭 펄스를 계수(Count)하여, 상기 계수값(Count value)이 입력 데이터와 같을 때 마다 한 개의 제2클럭 펄스를 발생시키는 펄스 계수기; 및 상기 제2클럭 펄스의 주파수를 2 분주시키는 2 분주기;를 포함한 것을 그 특징으로 하는 클럭 펄스(Clock pulse)의 주파수 변환회로.
5. 제4항에 있어서, 상기 제2클럭 펄스의 주파수는, 상기 제1클럭 펄스의 주파수가 상기 입력 데이터만큼 분주된 것을 그 특징으로 하는 클럭 펄스(Clock pulse)의 주파수 변환회로.
6. 제4항에 있어서, 상기 2 분주된 클럭 펄스는, 그 '하이(High)' 상태 및 '로우(Low)' 상태의 길이가 서로 같은 것을 그 특징으로 하는 클럭 펄스(Clock pulse)의 주파수 변환회로.
7. 제4항에 있어서, 상기 클럭 펄스 발생기는, 크리스탈 발진기(Crystal Oscillator)인 것을 그 특징으로 하는 클럭 펄스(Clock pulse)의 주파수 변환회로.