JPS6398213A

JPS6398213A - パワ−オンリセツト回路

Info

Publication number: JPS6398213A
Application number: JP24301386A
Authority: JP
Inventors: Hiroshi Asada; 浅田　弘
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-10-15
Filing date: 1986-10-15
Publication date: 1988-04-28
Anticipated expiration: 2012-06-25
Also published as: JP2624654B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的］（産業上の利用分野）本発明は、電源投入時にマイクロプロセッサ及び周辺回
路に対してリセット信号を発生するパワーオンリセット
回路に関する。

（従来の技術）第４図は従来のマイクロプロセッサシステムにおけるパ
ワーオンリセット回路を示したものである。

第４図（ａ）において、電源投入により電源電圧が第５
図（ａ）に示すように上昇すると、この電源電圧は抵抗
１を介してコンデンサ２に印加され、これによりコンデ
ンサ２の充電電圧は第５図（ｂ）に示すように抵抗１の
抵抗値とコンデンサ２の容量によって決定される時定数
にしたがって上昇する。このコンデンサ２の充電電圧は
ヒステリシス回路４に加えられる。

ヒステリシス回路４は、例えば低レベル転位電圧が３．
７８Ｖ、高レベル転位電圧が４．ＯＯＶに設定されてお
り、入力電圧の上昇時には入力電圧が４．ＯＯＶまで上
昇するとその出力をローレベル（以下“Ｌ″という）か
らハイレベル（以下“Ｈ″という）に変化させ、入力電
圧の下降時には入力電圧が３．７８Ｖまで下降するとそ
の出力を“Ｈ″から“Ｌ”に変化させる。したがって電
源投入時においてヒステリシス回路４からは所定時間“
Ｌ”となる第５図（Ｃ）に示すようなリセット信号が出
力される。

このリセット信号はマイクロプロセッサ及び周辺回路５
に送出される。

ところで第４図（ａ）に示す回路は電源が断にされた場
合においてコンデンサ２は抵抗１を介して充電時と同一
の時定数で放電されるため、電源瞬断時にはヒステリシ
ス回路４の出力はＬ”とならず、このためリセット信号
が発生しないという欠点がある。第４図（ｂ）に示す回
路は上記欠点を除去したものでこの回路においては電源
が所となるとコンデンサ２はダイオード３を介して瞬時
に放電される。このため電源瞬断時にも所定時間“し”
となるリセット信号をマイクロプロセッサおよび周辺回
路５に対して発生することができる。

（発明が解決しようとする問題点）ところで上記従来のパワーオンリセット回路においてリ
セット信号によるリセット期間は、ディスクリート部品
である抵抗１の抵抗値とコンデンサ２の容量によって決
められており、そのため充分な精度でリセット期間を設
定することが困難であるという問題があった。また、リ
セット期間を変更する場合を考えると抵抗１あるいはコ
ンデンサ２を複数設け、これらをストラップにより切替
える構成あるいは、抵抗１あるいはコンデンサ２を可変
型にする構成が考えられるが、前者はディスクリート部
品の増加を招くので好ましくなく、後者は人手による調
節が必要であり時間的及び精度的に問題があった。

そこで本発明は、上述したリセット期間の精度及び可変
性を良くしたパワーオンリセット回路を提供することに
ある。

〔発明の構成〕

（問題点を解決するための手段）本発明は、電源投入時にマイクロプロセッサシステムに
対してリセット信号を発生するパワーオンリセット回路
において、クロックパルスを計数し、該計数値が所定値
に達すると前記リセット信号を発生する計数手段と、前
記クロックパルスの周期を可変する手段と、電源投入時
に前記計数手段に対してクリア信号を発生するとともに
、該電源電圧が所定値に達すると前記クリア信号の発生
解除する手段とを具えたことを特徴とする。

（作　用）本発明によれば電源か投入され、その電源電圧が所定の
電圧に達すると計数手段は所定周波数のクロックパルス
を計数しこの計数手段の計数値が所定値に達するまでの
間リセット信号を発生する。

このリセット信号の発生期間は上記クロックパルスの周
波数を可変する手段により任意に設定できる。

（実施例）第１図は本発明のパワーオンリセット回路の一実施例を
示したものである。

ヒステリシス回路１００は“Ｈ”から“し”に転位する
低レベル転位電圧と“Ｌ″から“Ｈ”に転位する高レベ
ル転位電圧がそれぞれ異なるもので、例えば低レベル転
位電圧は３．７８Ｖ、高しベル転位電圧が４．ＯＯＶに
設定されている。すなわち入力電圧の上昇時には入力電
圧が４．００■まで上昇するとその出力がＬ”から“Ｈ
”に変化し、入力電圧の下降時には入力電圧が３．７８
Ｖまで下降するその出力が“Ｈ″から“［”に変化する
。

まず電源投入前においてヒステリシス回路１００の出力
は“Ｌ”でありこの“Ｌ″の信号はシフトレジスタ３０
０のクリア入力に入力される。

これによりシフトレジスタ３００はクリアされている。

次に電源投入により入力電圧が高レベル転位電圧の４．
ＯＯＶまで上昇するとヒステリシス回路１００からの出
力は“Ｌ″から′Ｈ″に変化し、これによりシフトレジ
スタ３００のクリア状態は解除される。シフトレジスタ
３００はクロック入力に分周回路２００からの分周クロ
ックパルスが入力され、シリアル入力には“Ｈ″のデー
タが入力されており、そのクリア状態が解除されるとシ
リアル入力に入力されているｄ　ＨＰＩのデータを分周
回路２００からの分周クロックに同期して順次シフトす
る。シフトレジスタ３００はそのパラレル出力の第８ス
テージに対応する信号がリセット信号としてマイクロプ
ロセッサ及び周辺回路４００に加えられるようになって
おり、この場合シフトレジスタ３００の第８ステージの
出力は′Ｈ″のデータが第８ステージまでシフトされる
までの時間だけローレベルとなり、この信号がリセット
信号としてマイクロプロセッサ及び周辺回路４００に加
えられる。ここでシフトレジスタ３００の第８ステージ
の出力がＬ”となっている期間すなわちリセット信号の
発生期間は、シフトレジスタ３００のクロック入力に加
えられる分周回路２００からの分周クロックパルスの周
波数すなわち分周回路２００の設定分周比によって任意
に設定できる。

第２図は第１図に示した実施例の詳細回路図を示したも
のである。第２図において、抵抗１１、抵抗１２、抵抗
１３、電圧検出回路１４、抵抗１５、インバータ１６、
バッテリー１７を含む回路は第１図のヒステリシス回路
１００に対応し、カウンタ２０，２１、ストラップ２２
を含む回路は第１図の分周回路２００に対応し、シフト
レジスタ１８は第１図のシフトレジスタ３００に対応し
ている。

なお、電圧検出回路１．４は１．８Ｖから３０Ｖで動作
可能であり、低レベル転位電圧が３．７８Ｖ高レベル転
位電圧が４．ＯＯＶに設定されている。

また、インバータ１６はバッテリー１７により給電され
ており電源オフ時においてその出力はプルアップ抵抗１
５によりＬ″に固定されシフトレジスタ１８はクリア状
態となっている。またシフトレジスタ１８、カウンタ２
０．２１はいずれも０ＭＯ３ＩＣから構成されている。

なおバッテリー１７としてはマイクロプロセッサ及び周
辺回路４００のメモリバックアップ用のバッテリーを用
いることができる。

まず電源が投入され、入力電圧が第３図（ａ）に示すよ
うに上昇し、電圧検出回路１４の高レベル転位電圧４．
ＯＯＶに達すると電圧検出回路１４の出力すなわち第２
図のＡ点の電位はｍ３図（ｂ）に示すように“Ｈ″から
Ｌ″となり、この電圧検出回路１４の出力はインバータ
１６に入力される。これによりインバータ１６の出力す
なわち第２図の８点の電位は第３図（Ｃ）に示すように
“Ｌ”から“Ｈ″に変化する。

このインバータ１６の出力はシフトレジスタ１８のクリ
ア人力ＣＬＲに入力される。したがってシフトレジスタ
１８はインバータ１６の出力がＬ”から“Ｈ″に変化す
るタイミングに同期してそのリセット状態が解除される
。シフトレジスタ１８はそのクロック入力ＧＫにカウン
タ２０、カウンタ２１およびクロック切替用ストラップ
２２よりクロック入力端子１９に加えられたクロックパ
ルスを所定の分周比で分周した第３（ｄ）に示すような
分周クロックパルスが入力されており、またシリアル入
力Ａ、Ｂには“Ｈ″のデータが入力されている。

ここでカウンタ２０はクロック入力端子１つに入力され
るクロックパルスの立ち下がりで動作し、カウンタ２０
の出力Ｑ１２からはクロックパルスのｆ／２１２の分周
クロックパルスが出力される。この周波数ｆ１の分周ク
ロックパルスはカウンタ２０とカスケード接続されてい
るカウンタ２１のクロック入力ＣＫに入力され、カウン
タ２１はこのクロックパルスｆ１の立ち下がりで動作し
カウンタ２１の出力Ｑ　から前記周波数ｆ１のクロッｆ
１／２　の分周クロックパルスが出力される。

したがって最終的にカウンタ２１の出力Ｑ１２から出力
される分周クロックパルスは、周波数ｆのりｆ　／　２
２’の分周クロックパルスとなる。

なお、本実施例においてはクロック切替ストラップ２２
によってカウンタ２１から周波数ｆ２ｎ＝１２＋ｎｆ／２　　（但しｎ＝１．２．−’１２）の分周りＯツ
クパルスを出力することができるようになっている。

シフトレジスタ１８はクロック入力ＯＫに入力されるカ
ウンタ２１からの分周クロックパルスに同期してシリア
ル入力Ａ、Ｂに加えられる“Ｈ”のデータを順次シフト
する。このシフトレジスタ１８の第８ステージの出力信
号はリセット信号としてマイクロプロセッサ及び周辺回
路４００に加えられる。

すなわちシフトレジスタ１８は“Ｈ″レベルデータが第
８ステージに達するまでローレベルとなるリセット信号
をマイクロプロセッサ及び周辺回路４００に送出する。

そしてこのリセット信号の発生期間は上記クロック切替
ストラップ２２の切替えによって任意に設定できる。な
お上記実施例においては分周回路としてクロック切替ス
トラップ２２の切替えにより分周比を切替える構成のも
のを用いたが、これに限定されず任意の周知の可変分周
回路を用いても同様に構成することができる。

【発明の効果〕

以上説明したように本発明によれば、リセット信号のリ
セット期間が高蹟度に設定でき、またリセット期間の可
変も容易に実現でき、また更に抵抗コンデンサ等を用い
ることなくロジックＩＣで構成できるので回路基板上の
スペースも節約できる利点がある。

【図面の簡単な説明】

第１図は本発明のパワーオンリセット回路の一実施例を
示すブロック図、第２図は第１図に示した実施例の詳細
な回路図、第３図は第２図に示した回路図の動作を説明
するタイミングチャート、第４図は従来パワーオンリセ
ット回路を示す回路図、第５図は第４図に示す回路の動
作を説明するタイミングチャートである。１・・・抵抗、２・・・コンデンサ、３・・・ダイオー
ド、４・・・ヒステリシス回路、５・・・マイクロプロ
セッサ及び周辺回路、１１・・・抵抗、１２・・・抵抗
、１３・・・抵抗、１４・・・電圧検出回路、１５・・
・抵抗、１６・・・インバータ、１７・・・バッテリー
、１８・・・シフトレジスタ、１９・・・クロック入力
端子、２０・・・カウンタ、２１・・・カウンタ、２２
・・・クロック切替ストラップ、１００・・・ヒステリ
シス回路、２００・・・分周回路、３００・・・シフト
レジスタ、４００・・・マイクロプロセッサ及び周辺回
路。

Claims

【特許請求の範囲】

（１）電源投入時にマイクロプロセッサシステムに対し
てリセット信号を発生するパワーオンリセット回路にお
いて、クロックパルスを計数し該計数値が所定値に達すると前
記リセット信号を発生する計数手段と、前記クロックパ
ルスの周期を可変する手段と、電源投入時に前記計数手
段に対してクリア信号を発生するとともに、該電源電圧
が所定値に達すると前記クリア信号の発生を解除する手
段とを具えたことを特徴とするパワーオンリセット回路
。
（２）計数手段はクロックパルスがシフトパルスとして
加えられ、所定ステージからリセット信号を発生するシ
フトレジスタからなる特許請求の範囲第（１）項記載の
パワーオンリセット回路。
（３）解除する手段は２つの異なるスレッショルドレベ
ルを有し、電源電圧の立ち上がり立ち下がりに際しそれ
ぞれ異なる上記スレッショルドレベルで別々に電源電圧
の検出を行うヒステリシス回路と、マイクロプロセッサ
システムにおけるバッテリーバックアップ回路のバッテ
リーによってバックアップされたインバータとを有する
特許請求の範囲第（１）項記載のパワーオンリセット回
路。
（４）可変する手段は所定のクロックパルスを分周する
可変分周回路から成る特許請求の範囲第（１）項記載の
パワーオンリセット回路。