JPH09107278A - ゼロクロスシュミット回路 - Google Patents

Abstract

(57)【要約】 【課題】 入力電圧に達しないような信号が入力された
場合でも、安定に波形整形動作を行うことができ、又、
回路を高集積化し易くすること。 【解決手段】 制御回路９はスイッチ５、６をオンオフ
することにより、コンパレータ７の負入力端子に入力さ
れる標準の基準電圧Ｍを入力信号１００が上昇中に横切
った場合、前記基準電圧を電圧Ｍよりも低い電圧Ｌに所
定時間だけ変更し、前記した標準の基準電圧Ｍを入力信
号１００が下降中に横切った場合、前記基準電圧を電圧
Ｍよりも高い電圧Ｈに所定時間だけ変更する制御を行う
ことにより、１個のコンパレータ７だけで、ゼロクロス
シュミット動作を行うことができ、又、入力信号１００
の電圧レベルが低い場合に、制御回路９は前記基準電圧
を電圧Ｌと電圧Ｈの２レベルに変更して、コンパレータ
を一時的に通常のシュミット動作を行わせることによ
り、入力信号１００を安定に波形整形することができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は入力信号をスレッシ
ョールド電位でゼロクロスシュミット動作して波形整形
信号を得るゼロクロスシュミット回路に関する。

【０００２】

【従来の技術】従来のゼロクロスシュミット回路は図８
に示すような構成を有している。但し、この例はウィン
ドコンパレータを用いた回路例である。以下、この従来
例の動作について図９のタイミングチャートを用いて説
明する。

【０００３】まず、入力信号１００が図９（Ａ）に示す
ような三角波の場合を例にとってゼロクロスシュミット
動作について説明する。入力された信号１００は、抵抗
８４、８５、８６、８７により抵抗分圧して得られる電
圧レベルＨ、Ｍ、Ｌがそれぞれの負入力端子に入力され
ているコンパレータ８１、８２、８３の正入力端子に入
力され、各コンパレータにより前記電圧レベルＨ、Ｍ、
Ｌと比較されることによって波形整形される。その結
果、コンパレータ８１、８２、８３はそれぞれ図９
（Ｂ）、（Ｃ）、（Ｄ）に示すような波形整形信号ＣＯ
ＭＰ１、ＣＯＭＰ２、ＣＯＭＰ３を出力する。

【０００４】波形整形信号ＣＯＭＰ１はＲＳフリップフ
ロップ８８のリセット端子Ｒに入力され、ＣＯＭＰ２の
反転信号がＲＳフリップフロップ８８のセット端子Ｓに
入力される。ＲＳフリップフロップ８８は信号ＣＯＭＰ
１の立上がりでリセットされ、信号ＣＯＭＰ２の立ち下
がりで、セットされて、図９（Ｅ）に示すような出力信
号Ｋを発生する。発生した信号Ｋはアンド回路９１に入
力されると共に、ＲＳフリップフロップ９０のリセット
端子Ｒに入力される。

【０００５】波形整形信号ＣＯＭＰ２はＲＳフリップフ
ロップ８９のセット端子Ｓに入力され、ＣＯＭＰ３の反
転信号がＲＳフリップフロップ８９のリセット端子Ｒに
入力される。ＲＳフリップフロップ８９は信号ＣＯＭＰ
２の立上がりでセットされ、、信号ＣＯＭＰ３の立ち下
がりで、リセットされて、図９（Ｆ）に示すような出力
信号Ｊを発生する。発生した信号Ｊはアンド回路９２に
入力されると共、その反転信号がＲＳフリップフロップ
９０のセット端子Ｓに入力される。

【０００６】ＲＳフリップフロップ９０は出力信号Ｋの
立ち下がりでリセットされて、その出力信号Ｑを図９
（Ｇ）に示すようにローレベルとし、出力信号Ｊの立ち
下がりでセットされて、その出力信号Ｑを図９（Ｇ）に
示すようにハイレベルとし、この出力信号Ｑをアンド回
路９２に出力する。この際、ＲＳフリップフロップ９０
は出力信号Ｑの極性反転信号Ｑを同時に発生して、これ
をアンド回路９１に出力する。

【０００７】アンド回路９１は信号Ｋと出力信号Ｑの論
理積を取って、図９（Ｉ）に示すような結果信号Ｖを
得、この結果信号ＶをＲＳフリップフロップ９３のリセ
ット端子Ｒに出力する。一方、アンド回路９２は信号Ｊ
と出力信号Ｑの論理積を取って図９（Ｈ）に示すような
結果信号Ｕを得、この結果信号ＵをＲＳフリップフロッ
プ９３のセット端子Ｓに出力する。これにより、ＲＳフ
リップフロップ９３は信号Ｕの立上がりでセットされ、
信号Ｖの立上がりで、リセットされて、図９（Ｊ）で示
すような波形整形信号２００を入力信号１００のゼロク
ロスシュミット信号として出力する。これにより、信号
２００は電圧レベルＭをゼロクロスシュミット電圧とし
た入力信号１００の波形整形信号となる。

【０００８】ところで、上記したゼロクロスシュミット
回路に図１０（Ａ）に示すような波形の入力信号１００
が入力されて、この信号１００の電圧レベルが図中３１
で示すように電圧レベルＭ、Ｌより低くなった場合、Ｒ
Ｓフリップフロップ９３から出力される出力信号２００
は図１０（Ｇ）で示した３２、３３の点において波形整
形されない状態が生じ、この波形整形信号２００を使用
する図示されない機器が誤動作を起こすという不具合が
発生する。

【０００９】このため、入力信号１００が上記したＭ電
圧又はＬ電圧より低い場合等のように、通常の入力電圧
に達しないような電位の信号が１回入力されただけで
も、通常のシュミット回路のように正常な波形整形信号
が得られるゼロクロスシュミット回路の開発が要請され
ている。又、半導体集積回路に図８に示すような従来の
ゼロクロスシュミット回路を内蔵する場合、通常アナロ
グ回路の方がデジタル回路より集積度が低いため、３個
のコンパレータ８１、８２、８３を内蔵すると集積度が
低くなってしまい、このような多数のコンパレータを必
要としない構成のゼロクロスシュミット回路の開発も要
請されている。

【００１０】

【発明が解決しようとする課題】上記したように従来の
ゼロクロスシュミット回路では、通常の入力電圧に達し
ないような電位の信号が１回でも入力されると、波形整
形信号の信号波形が乱れ、安定な波形整形信号２００を
得ることができないという不具合があった。又、回路を
半導体集積回路化する場合、通常アナログ回路の方がデ
ジタル回路より集積度が低いため、従来のような多数の
コンパレータを必要とするゼロクロスシュミット回路を
集積化すると、集積度は低くなってしまうという不具合
があった。

【００１１】そこで本発明は上記のような課題に鑑み、
入力電圧に達しないような信号が入力された場合でも、
安定な波形整形動作を行うことができると共に、回路を
集積化した場合に、高集積化し易い回路構成のゼロクロ
スシュミット回路を提供することを目的としている。

【００１２】

【課題を解決するための手段】請求項１の発明は、入力
信号をその電位が変更される基準電圧と比較して波形整
形信号を得る比較手段と、この比較手段に複数種類の電
圧の前記基準電圧を供給する基準電圧供給手段と、前記
入力信号が上昇中に前記標準の基準電圧の中の標準の基
準電圧Ｍを横切る第１の時点を検出すると共に、前記入
力信号が下降中に前記複数種類の基準電圧Ｍを横切る第
２の時点を検出する第１の検出手段と、この第１の検出
手段が前記第１の時点を検出すると、前記基準電圧供給
手段が供給する基準電圧を前記標準の基準電圧Ｍよりも
低い基準電圧Ｌに所定時間だけ変更し、同第１の検出手
段が前記第２の時点を検出すると、前記基準電圧供給手
段が供給する基準電圧を前記標準の基準電圧Ｍよりも高
い基準電圧Ｈに前記所定時間だけ変更する基準電圧変更
手段とを具備した構成を備えている。

【００１３】請求項２の発明は、前記入力信号が下降中
に前記基準電圧変更手段により変更されていた基準電圧
Ｌを横切る第３の時点を検出する第２の検出手段を設
け、この第２の検出手段が前記第３の時点を検出する
と、前記基準電圧変更手段は前記基準電圧供給手段が供
給する基準電圧を基準電圧Ｈに前記所定時間だけ変更す
る構成を備えている。

【００１４】請求項３の発明は、予め決められたモード
変更信号が入力されると、前記第１の検出手段は前記入
力信号が上昇中に前記基準電圧Ｍを横切る第４の時点を
検出すると共に、前記入力信号が下降中に前記基準電圧
Ｌを横切る第５の時点を検出し、前記基準電圧変更手段
は前記第２の検出手段が前記第４の時点を検出すると、
前記基準電圧供給手段が供給する前記基準電圧を基準電
圧Ｈから基準電圧Ｌに変更し、前記第１の検出手段が前
記第５の時点を検出すると、前記基準電圧供給手段が供
給する前記基準電圧を基準電圧Ｌから基準電圧Ｈに変更
する制御を行う構成を備えている。

【００１５】請求項４の発明は、入力信号を基準電圧と
比較して波形整形信号を発生する比較回路と、電圧Ｍの
基準電圧を発生する電圧発生源と、この電圧発生源から
発生された電圧Ｍを分圧して電圧Ｍよりも低い電圧Ｌ又
は高い電圧Ｈを発生すると共に電圧Ｍそのものを発生す
る分圧回路と、前記比較回路により発生された波形整形
信号の立上がり又は立ち下がりから一定時間出力される
制御信号を発生する信号発生回路と、この信号発生回路
から発生された制御信号と前記比較回路から発生された
波形整形信号とに基づいて前記分圧回路から標準電圧
Ｍ、この電圧Ｍより高い電圧Ｈ、この電圧Ｍより低い電
圧Ｌのいずれか１つを発生させて前記比較回路で用いる
基準電圧とする制御回路とを具備した構成を備えてい
る。

【００１６】請求項５の発明は、前記信号発生回路は、
前記波形整形信号の立ち上がり又は立ち下がりを検出す
る検出回路と、この検出回路が前記波形整形信号の立ち
上がりを検出した時点又は立ち下がりを検出した時点で
一定時間の計時を開始する計時回路と、前記検出回路が
前記波形整形信号の立ち上がりを検出した時点又は立ち
下がりを検出した時点でセットされ、前記計時回路が前
記一定時間の計時を終了した時点でリセットされて前記
制御信号を発生するフリップフロップ回路とを具備した
構成を備えている。

【００１７】請求項６の発明は、前記制御回路は、前記
波形整形信号と前記制御信号の両者がハイレベルの期
間、前記分圧回路に前記電圧Ｌを発生させ、前記波形整
形信号がローレベルで前記制御信号がハイレベルの期
間、前記分圧回路に前記電圧Ｈを発生させ、前記波形整
形信号と前記制御信号との関係が前述した２状態以外の
期間、前記分圧回路に前記電圧Ｍを発生させる分圧制御
信号を作成する論理回路から成る構成を備えている。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明のゼロクロスシュミ
ット回路の一実施の形態を示したブロック図である。１
は基準電圧Ｍを発生する電圧源、２、３、４は基準電圧
Ｍを分圧する分圧抵抗、５、６は基準電圧Ｍの分圧比を
制御するスイッチ、７は入力信号１００を波形整形して
波形整形信号２００を出力するコンパレータ、８は波形
整形信号２００の立上がりエッジからクロック信号ＣＫ
により一定時間幅ｔのパルスを加算してＤＭＭ信号を作
成するデジタルモノマルチ、９はスイッチ５、６のオン
オフを制御して、コンパレータ７に入力される比較基準
電圧を制御する制御回路である。

【００１９】図２は図１に示したデジタルモノマルチ８
の詳細例を示した回路図である。デジタルモノマルチ
は、入力される波形整形信号２００の立上がりエッジと
立ち下がりエッジを検出するエッジ検出回路を構成する
Ｄフリップフロップ２１、２２、反転回路２７、アンド
回路２８、２９及びオア回路３１と、クロック信号ＣＫ
をアップカウントするカウンタを構成するＴ型フリップ
フロップ２３、２４及び２５と、このカウンタのカウン
タ値からＲＳフップフロップ３２のリセット信号を作成
するアンド回路３０及びＤフリップフロップ２６と、波
形整形信号２００の立ち上がり又は立ち下がりエッジか
ら一定幅ｔのパルス信号を加えて作成するＤＭＭ信号を
発生するＲＳフップフロップ３２とを有している。

【００２０】図３は図１に示した制御回路９の詳細例を
示した回路図である。４１は別途与えられる波形整形モ
ード切替信号３００の極性を反転させる反転回路、４２
は波形整形信号２００の極性を反転させる反転回路、４
３はＤＭＭ信号と反転された波形整形モード切替信号３
００の論理和を取るオア回路、４４は反転された波形整
形信号２００とオア回路４３の出力信号との論理積を取
って、スイッチ制御信号ＳＷＬを得るアンド回路、４５
は波形整形信号２００とオア回路４３の出力信号との論
理積を取って、スイッチ制御信号ＳＷＨを得るアンド回
路である。

【００２１】次に本実施の形態の動作について図４のタ
イミングチャートを用いて説明する。まず、図１に示し
た制御回路９にはハイレベルの波形整形モード制御信号
３００が入力され、本回路はゼロクロスシュミット動作
を行うように設定されているものとする。コンパレータ
７に入力される入力信号１００は例えば図４（Ａ）に示
すような三角状の波形であり、この信号１００と交差す
る破線で示した電位Ｈ、Ｍ、Ｌがコンパレータ７の負入
力端子に入力される比較基準電位である。

【００２２】当初、制御回路９は制御信号ＳＷＨ、ＳＷ
Ｌを図４（Ｂ）、（Ｃ）で示すようにローレベルとし
て、スイッチ５、６をオフとしている。このため、電圧
源１から発生される基準電圧Ｍは抵抗２を介して、コン
パレータ７の負入力端子に入力される。これにより、コ
ンパレータ７は入力信号１００と前記Ｍ電圧を比較して
波形整形動作を行い、波形整形信号２００を図４（Ｅ）
で示すようにハイレベルとして出力する。この波形整形
信号２００はデジタルモノマルチ８及び制御回路９に入
力される。

【００２３】ここで、上記したデジタルモノマルチ８の
詳細動作について図２の構成例及びその動作を示した図
５のタイミングチャートを参照して説明する。図５
（Ｂ）に示すような波形整形信号２００が図２に示した
デジタルモノマルチ８に入力されると、Ｄフリップフロ
ップ２１、２２、反転回路２７、アンド回路２８、２９
及びＯＲ回路３１により、図５（Ａ）に示したようなク
ロック信号ＣＫに同期してその立ち上がりエッジと立ち
下がりエッジが検出され、その検出タイミングで、図５
（Ｃ）に示すようなＳＥＴ信号がオア回路３１から発生
される。このＳＥＴ信号はＲＳフィリップフロップ３２
のセット端子Ｓに入力されてＲＳフィリップフロップ３
２をセットすると共に、Ｔ型フリップフロップ２３、２
４、２５により構成されるカウンタをリセットする。こ
れにより、ＲＳフィリップフロップ３２はＳＥＴ信号の
立ち上がりで図５（Ｅ）で示すようにハイレベルのＤＭ
Ｍ信号を出力する。

【００２４】前記したカウンタは前記ＳＥＴ信号により
リセットされた後、クロック信号ＣＫのカウントを行
い、そのカウント値が所定値（カウントを開始してから
ｔ時間に相等）に達すると、アンド回路３０の出力がハ
イレベルになって、Ｄフリップフロップ２６のデータ端
子Ｄをハイレベルにする。このため、Ｄフリップフロッ
プ２６はクロックＣＫの立上がりで動作し、そのＱ端子
から図５（Ｄ）に示すようなＲＳＴ信号をＲＳフィリッ
プフロップ３２のリセット端子Ｒに出力する。

【００２５】これにより、ＲＳフィリップフロップ３２
はリセットされ、図５（Ｅ）で示すようにＤＭＭ信号を
ローレベルにする。このような動作により、デジタルモ
ノマルチ８は波形整形信号２００の立上がり、又は立ち
下がりからｔ時間ハイレベルになる図５（Ｅ）に示すよ
うなＤＭＭ信号を出力することになる。これは言い換え
れば、図５（Ｂ）に示した波形整形信号２００の立ち上
がりエッジ又は立ち下がりエッジから一定幅ｔのパルス
信号を加算して作成された信号を出力するともいえる。

【００２６】図１に戻って、デジタルモノマルチ８は入
力される波形整形信号２００の立ち上がりエッジから一
定時間幅ｔのパルスを加算して作成したＤＭＭ信号をク
ロック信号ＣＫに同期して発生し、発生したＤＭＭ信号
を制御回路９に出力する。制御回路９は入力された波形
整形信号２００とＤＭＭ信号とが共にハイレベルの時
に、制御信号ＳＷＬを図４（Ｃ）に示すようにハイレベ
ルとしてスイッチ６に出力して、スイッチ６をオンさせ
る。これにより、電圧源１から発生するＭ電圧は抵抗
２、４で抵抗分圧され、図４（Ａ）に示すようにＬ電圧
となってコンパレータ７の負入力端子に入力されるた
め、この時の比較基準電位は図４（Ａ）に示すようにＬ
電位になる。

【００２７】又、制御回路９はデジタルモノマルチ８か
ら入力されたＤＭＭ信号がローレベルになると、制御信
号ＳＷＬを図４（Ｃ）に示すようにローレベルにして、
スイッチ６をオフとする。その後、電圧源１から発生す
るＭ電圧は抵抗４２を介してコンパレータ４７の負入力
端子に入力され、比較基準電位は図４（Ａ）に示すよう
にＭ電位に戻ることになる。これにより、コンパレータ
７は入力信号１００と電圧源１から発生するＭ電圧を比
較して図４（Ｅ）に示すような波形整形信号２００を出
力する。

【００２８】次に、デジタルモノマルチ８は入力される
波形整形信号２００の立ち上がりエッジと同様に、立ち
下がりエッジから一定時間幅ｔのパルスを加算して作成
したＤＭＭ信号をクロックＣＫに同期して発生する。発
生したＤＭＭ信号は制御回路９に入力される。制御回路
９は波形整形信号２００がローレベルで且つＤＭＭ信号
がハイレベルの時、制御信号ＳＷＨ信号を図４（Ｂ）に
示すようにハイレベルとして、スイッチ５をオンとす
る。これにより、電圧源１から発生するＭ電圧は抵抗
２、３で抵抗分圧されてＨ電圧となり、これがコンパレ
ータ７の負入力端子に入力され、この時の比較基準電位
は図４（Ａ）に示すようにＨ電位になる。

【００２９】この時、コンパレータ７は入力信号１００
とＨ電圧を比較して図４（Ｅ）に示すような波形整形信
号２００を出力する。その後、制御回路９は、デジタル
モノマルチ８から出力されたＤＭＭ信号が図４（Ｄ）に
示すようにローレベルになると、制御信号ＳＷＨをロー
レベルにしてスイッチ５をオフとし、再び電圧源１から
発生するＭ電圧を抵抗２を介してコンパレータ４７に入
力して、比較基準電位を図４（Ａ）に示すようにＭ電位
に戻す。以降は、上記動作の繰り返しで、入力信号１０
０が比較基準電位Ｍを横切る度に、デジタルモノマルチ
８から出力されるＤＭＭ信号のハイレベル期間ｔだけ基
準電位をＨ又はＬに変更する制御が行われる。

【００３０】ここで、上記した制御回路９の詳細動作に
ついて図３の詳細構成例を参照して説明する。図１に示
した回路をゼロクロスシュミット方法で動作をさせる場
合、波形整形モード制御信号３００はハイレベルになっ
て、反転回路４１に入力されるため、オア回路４３の一
方の端子は常にローレベルになる。したがって、オア回
路４３の出力信号は他方の端子に入力されるＤＭＭ信号
がハイレベルになった時のみ、アンド回路４４、４５の
一方の端子をハイレベルとする。このため、波形整形信
号２００が他方の端子にそのまま入力されているアンド
回路４５から出力されるＳＷＬ信号は、前記ＤＭＭ信号
と波形整形信号２００の両方がハイレベルの期間のみ、
図４（Ｃ）に示すようにハイレベルになる。一方、反転
回路４２を通して波形整形信号２００の逆極性の信号が
他方の端子に入力されているアンド回路４４から出力さ
れるＳＷＨ信号は、前記ＤＭＭ信号がハイレベルで且つ
波形整形信号２００がローレベルの期間のみ、図４
（Ｂ）に示すようにハイレベルになる。

【００３１】次にゼロクロスシュミット動作時に入力信
号１００が通常レベルよりも低いレベルになった場合の
動作について図６のタイミングチャートを用いて説明す
る。この場合も、図１に示した回路は図６（Ａ）に示し
た９１の時点まで、図４のタイミングチャートで示した
動作と同様な動作を行っている。その後、入力信号１０
０の電圧レベルがコンパレータ７で用いる基準電圧Ｈま
で上昇せずに、図６（Ａ）の９１付近に示すようにＬ電
圧以下になってしまうと、コンパレータ７はＬ電圧以下
になった時点で波形整形信号２００を図６（Ｅ）に示す
ようにローレベルにする。しかし、この時、デジタルモ
ノマルチ８は図６（Ｅ）で示した波形整形信号２００の
立ち上がりエッジが入力された時点で立ち上がる図６
（Ｄ）に示したＤＤＭ信号を、前記波形整形信号２００
の立ち下がりエッジから更にｔ時間幅のパルスを加算し
た信号として制御回路９に出力する。

【００３２】これにより、制御回路９は、入力された前
記ＤＭＭ信号と前記波形整形信号２００とにより、ＳＷ
Ｌ信号を波形整形信号２００の立ち上がりからハイレベ
ルとし、波形整形信号２００の立ち下がりでローレベル
とし、続いてＳＷＨ信号を波形整形信号２００の立ち下
がりから一定時間幅ｔだけハイレベルとする。これによ
り、コンパレータ７の負入力端子に入力される基準電圧
レベルは、ＳＷＬ信号がハイレベルの期間、図９（Ａ）
に示すようにＬ電圧になり、ＳＷＨ信号がハイレベルの
期間、図９（Ａ）に示すようにＨ電圧になる。即ち、こ
の場合、図６（Ａ）に示した比較基準電位は電圧Ｌと電
圧Ｈだけをとって、図１に示した回路を通常のシュミッ
ト動作していることになる。これにより、コンパレータ
７は入力信号１００が９１で示したように低レベルにな
っても、波形整形動作を行うことができ、図６（Ｅ）に
示したような波形整形信号２００を出力する。

【００３３】次に、通常のシュミット方法で図１の回路
を動作をさせた場合について図７に示したタイミングチ
ャートを参照して説明する。この場合、波形整形モード
制御信号３００はローレベルになって、制御回路９の図
３に示した反転回路４１に入力されるため、図３に示し
たオア回路４３の出力は常にハイレベルになっていて、
アンド回路４４、４５を常に導通状態にする。このた
め、アンド回路４５からは波形整形信号２００と同様な
極性の図７（Ｃ）に示すようなＳＷＬ信号が出力され
る。又、アンド回路４４からは図７（Ｂ）に示すような
波形整形信号２００と逆極性の信号であるＳＷＨ信号が
出力される。これにより、コンパレータ７の負入力端子
に入力される基準電圧はＨ電位とＬ電位を図７（Ａ）に
示すように繰返し、コンパレータ７は入力信号１００を
この基準電圧と比較して波形整形信号２００を図７
（Ｄ）に示すように発生する。これにより、図１に示し
た回路は、通常シュミット幅の波形整形動作を行って安
定した波形整形信号２００を得ることができる。

【００３４】本実施の形態によれば、入力信号１００が
上昇中に１個のコンパレータ７の標準の基準電圧Ｍを横
切ると、制御回路９によって前記基準電圧を前記電圧Ｍ
よりも低い基準電圧Ｌに一定時間ｔだけ変更し、入力信
号１００が下降中にこのコンパレータ７の標準の基準電
圧Ｍを横切ると、前記基準電圧を前記電圧Ｍよりも高い
基準電圧Ｈに一定時間ｔだけ変更する制御を行うことに
より、１個のコンパレータ７により、入力信号１００の
ゼロクロスシュミット動作による波形整形信号２００を
得ることができ、高集積化しにくいコンパレータの数が
減った分、ゼロクロスシュミット回路を高集積化するこ
とができるようになる。

【００３５】又、入力信号１００の電圧レベルが通常よ
りも低い場合、制御回路９によって前記基準電圧をＬ又
はＨだけに変更して、通常のシュミット動作に一時的に
切り換えて波形整形動作を行うため、このような場合に
も入力信号１００を波形整形した波形整形信号２００を
安定に出力することができ、この波形整形信号２００を
入力する機器の誤動作等を無くすことができ、ゼロクロ
スシュミット回路の信頼性を高めることができる。

【００３６】更に、制御回路９に供給している波形整形
モード制御信号３００により、回路の動作をゼロクロス
シュミット動作又は通常のシュミット動作のいずれにも
容易に変更することができ、回路の使い勝手を向上させ
ることができる。

【００３７】

【発明の効果】以上記述した如く請求項１記載のゼロク
ロスシュミット回路によれば、比較手段を簡単化して高
集積化し易くすることができる。請求項２記載のゼロク
ロスシュミット回路によれば、ピーク電圧が通常よりも
低い低電圧レベルの信号が入力された場合でも、波形整
形動作を安定に行うことができる。請求項３記載のゼロ
クロスシュミット回路によれば、容易にゼロクロスシュ
ミット動作から通常のシュミット動作に相互に変更可能
とすることができる。請求項４乃至６いずれかに記載の
ゼロクロスシュミット回路によれば、入力電圧に達しな
いような信号が入力された場合でも、安定に波形整形動
作を行うことができ、又、回路を高集積化し易くするこ
とができる。

【図面の簡単な説明】

【図１】本発明のゼロクロスシュミット回路の一実施の
形態を示したブロック図。

【図２】図１に示したデジタルモノマルチの詳細例を示
した回路図。

【図３】図１に示した制御回路の詳細例を示した回路
図。

【図４】図１に示した回路の波形整形動作を説明するタ
イミングチャート。

【図５】図２に示したデジタルモノマルチの動作を説明
するタイミングチャート。

【図６】図１に示した回路に入力される入力信号の電圧
レベルが低い場合の波形整形動作を説明するタイミング
チャート。

【図７】図１に示した回路による通常のシュミット動作
を説明するタイミングチャート。

【図８】従来のゼロクロスシュミット回路の一例を示し
たブロック図。

【図９】図８に示した回路の波形整形動作を示したタイ
ミングチャート。

【図１０】図８に示した回路に入力される入力信号の電
圧レベルが低い場合の波形整形動作を説明するタイミン
グチャート。

【符号の説明】 １…電圧源 ２、３、４…抵抗 ５、６…スイッチ ７…コンパレータ ８…デジタルモノマルチ ９…制御回路

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力信号をその電位が変更される基準電
   圧と比較して波形整形信号を得る比較手段と、 この比較手段に複数種類の電圧の前記基準電圧を供給す
   る基準電圧供給手段と、 前記入力信号が上昇中に前記複数種類の基準電圧の中の
   標準の基準電圧Ｍを横切る第１の時点を検出すると共
   に、前記入力信号が下降中に前記標準の基準電圧Ｍを横
   切る第２の時点を検出する第１の検出手段と、 この第１の検出手段が前記第１の時点を検出すると、前
   記基準電圧供給手段が供給する基準電圧を前記標準の基
   準電圧Ｍよりも低い基準電圧Ｌに所定時間だけ変更し、
   同第１の検出手段が前記第２の時点を検出すると、前記
   基準電圧供給手段が供給する基準電圧を前記標準の基準
   電圧Ｍよりも高い基準電圧Ｈに前記所定時間だけ変更す
   る基準電圧変更手段とを具備したことを特徴とするゼロ
   クロスシュミット回路。
2. 【請求項２】 前記入力信号が下降中に前記基準電圧変
   更手段により変更されていた基準電圧Ｌを横切る第３の
   時点を検出する第２の検出手段を設け、 この第２の検出手段が前記第３の時点を検出すると、前
   記基準電圧変更手段は前記基準電圧供給手段が供給する
   基準電圧を基準電圧Ｈに前記所定時間だけ変更すること
   を特徴とする請求項１記載のゼロクロスシュミット回
   路。
3. 【請求項３】 予め決められたモード変更信号が入力さ
   れると、前記第１の検出手段は前記入力信号が上昇中に
   前記基準電圧Ｍを横切る第４の時点を検出すると共に、
   前記入力信号が下降中に前記基準電圧Ｌを横切る第５の
   時点を検出し、 前記基準電圧変更手段は前記第２の検出手段が前記第４
   の時点を検出すると、前記基準電圧供給手段が供給する
   前記基準電圧を基準電圧Ｈから基準電圧Ｌに変更し、前
   記第１の検出手段が前記第５の時点を検出すると、前記
   基準電圧供給手段が供給する前記基準電圧を基準電圧Ｌ
   から基準電圧Ｈに変更する制御を行うことを特徴とする
   請求項１又は請求項２記載のゼロクロスシュミット回
   路。
4. 【請求項４】 入力信号を基準電圧と比較して波形整形
   信号を発生する比較回路と、 電圧Ｍの基準電圧を発生する電圧発生源と、 この電圧発生源から発生された電圧Ｍを分圧して電圧Ｍ
   よりも低い電圧Ｌ又は高い電圧Ｈを発生すると共に電圧
   Ｍそのものを発生する分圧回路と、 前記比較回路により発生された波形整形信号の立上がり
   又は立ち下がりから一定時間出力される制御信号を発生
   する信号発生回路と、 この信号発生回路から発生された制御信号と前記比較回
   路から発生された波形整形信号とに基づいて前記分圧回
   路から標準電圧Ｍ、この電圧Ｍより高い電圧Ｈ、この電
   圧Ｍより低い電圧Ｌのいずれか１つを発生させて前記比
   較回路で用いる基準電圧とする制御回路とを具備したこ
   とを特徴とするゼロクロスシュミット回路。
5. 【請求項５】 前記信号発生回路は、前記波形整形信号
   の立ち上がり又は立ち下がりを検出する検出回路と、こ
   の検出回路が前記波形整形信号の立ち上がりを検出した
   時点又は立ち下がりを検出した時点で一定時間の計時を
   開始する計時回路と、 前記検出回路が前記波形整形信号の立ち上がりを検出し
   た時点又は立ち下がりを検出した時点でセットされ、前
   記計時回路が前記一定時間の計時を終了した時点でリセ
   ットされて前記制御信号を発生するフリップフロップ回
   路とを具備したことを特徴とする請求項４記載のゼロク
   ロスシュミット回路。
6. 【請求項６】 前記制御回路は、前記波形整形信号と前
   記制御信号の両者がハイレベルの期間、前記分圧回路に
   前記電圧Ｌを発生させ、前記波形整形信号がローレベル
   で前記制御信号がハイレベルの期間、前記分圧回路に前
   記電圧Ｈを発生させ、前記波形整形信号と前記制御信号
   との関係が前述した２状態以外の期間、前記分圧回路に
   前記電圧Ｍを発生させる分圧制御信号を作成する論理回
   路から成ることを特徴とする請求項４記載のゼロクロス
   シュミット回路。