KR970006625B1 - 계단파 발생회로 - Google Patents
계단파 발생회로 Download PDFInfo
- Publication number
- KR970006625B1 KR970006625B1 KR1019890011608A KR890011608A KR970006625B1 KR 970006625 B1 KR970006625 B1 KR 970006625B1 KR 1019890011608 A KR1019890011608 A KR 1019890011608A KR 890011608 A KR890011608 A KR 890011608A KR 970006625 B1 KR970006625 B1 KR 970006625B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- output
- input
- nmos
- buffer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
- H03K4/026—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform using digital techniques
Landscapes
- Transmitters (AREA)
- Logic Circuits (AREA)
Abstract
내용없음.
Description
제1도는 종래의 계단파 발생회로도.
제2a도는 P형 전류미러의 구성도이고, b도는 N형 전류미러의 구성도.
제3도는 본 발명의 입력데이타를 발생하기 위한 카운터의 예시도.
제4a도 내지 e도는 제3도의 출력파형도.
제5도는 제3도 카운터의 입력파형 선택회로도.
제6도는 본 발명의 계단파 발생회로도.
제7도는 제5도의 출력파형도.
제8도는 제6도의 출력파형도.
* 도면의 주요부분에 대한 부호의 설명
FF1-FF6 : 플립플롭 I1-I11 : 인버터
T1-T8 : 전송게이트 P1-P4 : P형 전류미러
N1-N4 : N형 전류미러 RN, RP: 저항
B1 : 버퍼
본 발명은 계단파 발생회로에 관한 것으로, 특히 전류미러의 입력대 출력전류를 조정하여 확실한 계단파를 발생할 수 있도록 한 계단파 발생회로에 관한 것이다.
제1도는 종래의 계단파 발생회로도로서 이에 도시한 바와 같이, 직렬 접속된 저항(R1-Rn)의 접속점에 순차 입력되는 클럭신호에 의해 제어되는 스위치(SW1-SWn)의 일측단자가 각기 접속되고, 이 스위치(SW1-SW4)의 타측단자가 출력단자(Vout)에 공통 접속되어 구성되었다.
이와 같이 구성된 종래의 회로는 제어신호 입력단자(a,b,c,d,…,n)에 스위치(SW1-SWn)를 순차적으로 단락시킬 수 있는 제어신호를 입력시켜 계단파가 발생되게 하는데 즉, 제어신호 입력단자(a,b,c,d,…,n)에 (1,0,0,0,0,……), (0,1,0,0,……), (0,0,1,0,……), (0,0,0,1,……)과 같은 제어신호를 입력시킴으로써 출력단자(Vout)에 계단파가 출력되도록 되어 있었다.
그러나, 이와 같은 종래의 계단파 발생회로에 있어서는 제어신호 및 스위치 접점 불량 등으로 인하여 정확하고 안정된 계단파를 발생시킬 수 없는 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 전류미러 및 카운트회로를 이용하여 확실한 계단파를 안정되게 출력할 수 있는 회로를 창안한 것으로, 이를 첨부한 도면에 의하여 상세히 설명한다.
먼저, 제2a도는 피모스(PM1-OM3)로 구성한 피형 전류미러(P)를 보인 것이고, b도는 엔모스(NM1-NM4)로 구성한 N형 전류미러(N)를 보인 것이다.
또한 제3도는 D형플립플롭(FF1-FF4)을 직렬 접속하여 구성한 카운터의 예시도로서 출력단자(Q1-Q5)의 출력파형은 제4a도 내지 e도와 같으며, 이 카운터회로의 출력데이타()를 제5도 선택회로의 입력데이타로 사용하여 클럭펄스(CK8)의 제어에 의해 전송게이트(T1-T8)에 데이타(X1-X5)를 출력할 수 있게 하였다.
한편, 제6도는 본 발명의 계단파 발생회로도로서 이에 도시한 바와 같이 상기 제5도의 출력데이타(X1-X4)를 인버팅시킨 데이타()가 각기 입력되는 P형미러(P1-P4)의 출력단자를 공통 접속하여 이 접속점을 저항(RP)에 접속함과 아울러 이 접속점(VP)을 엔모스(NM4)를 통해 버퍼(B1)의 입력단자에 접속한 후, 상기 제5도의 출력데이타(X1-X4)가 각기 인가되는 N형미러(N1-N4)의 출력단자를 공통 접속하여 이 접속점을 저항(RN)접속함과 아울러 이 접속점(VN)을 엔모스(NM5)를 통해 상기 버퍼(B1)의 입력단자에 접속하고, 상기 제5도의 출력데이타(X5)를 직접 상기 엔모스(NM4)의 게이트에 인가시키고, 인버터(I11)를 통해서 상기 엔모스(NM5)의 게이트에 인가시킴과 아울러 상기 버퍼(B1)의 출력단자를 출력단자(V0)에 접속하여 구성한 것으로, 이와 같이 구성된 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.
먼저 제5도는 전형적인 선택회로(MUX)로써 16분주된 클럭신호(CK8)에 의해 전송게이트(T1-T8)가 제어되므로, 이에 따라 입력데이타가 선택되어 출력되게 되는데, 즉 클럭신호(CK8)가 0일 때 각각 출력데이타 X1=의 반전 출력데이타, X2=의 반전 출력데이타, X3=의 반전 출력데이타, X4=의 반전 출력데이타, X5=의 반전 출력데이타이고, 상기 클럭신호(CK8)가 1일 때 각각 출력데이타 X1=의 반전 출력데이타, X2=의 반전 출력데이타, X3=의 반전 출력데이타, X4=의 반전 출력데이타, X5=의 반전 출력데이타가 되며, 이와 같은 데이타의 파형도를 제7a도 내지 e도에 도시하였다.
또한, 상기와 같이 출력되는 데이타(X1-X4)가 제6도와 같이 N형 전류미러(N1-N4)를 통해 엔모스(NM5)의 드레인에 인가되고, 반전된 데이타()로 변환되어서는 P형 전류미러(P1-P4)를 통해 엔모스(NM4)를 통해 엔모스(NM4)의 드레인에 인가된다.
이에 따라 입력데이타(X5)가 0인 처음 4단계에서는 엔모스(NM4), (NM5)가 각기 오프, 온 되고, 이로 인하여 입력데이타(X1-X4)의 변화에 의해 상기 N형 전류미러(N1-N4)의 출력전류가 단속되므로 접속점(VN)의 전위가 변화된다.
이와는 반대로 상기 입력데이타(V5)가 1인 동안에서는 상기 엔모스(NM4), (NM5)가 온, 오프되고 이로 인해서 입력데이타()의 변화에 따라 상기 P형 전류미러(P1-P4)의 출력전류가 단속되므로 접속점(VP)의 전위가 변화된다.
이와 같은 동작으로 입력데이타(X5)가 0일 때는 변화되는 접속점(VN)의 전위가 버퍼(B1)를 통해 출력되고, 1일 때는 변화되는 접속점(VP)의 전위가 그 버퍼(B1)를 통해 출력되므로 결국 제8도와 같은 계단파를 얻을 수 있게 되는데, 여기서 제2a도 및 b도의 출력단 피모스(PM3) 및 엔모스(NM3)와 같은 P형 전류미러(P1-P4)의 출력단 피모스 및 N형 전류미러(N1-N4)의 출력단 엔모스를 제조할 때 출력전류용량값을 다르게 함으로써 계단파의 전압레벨 크기를 조절할 수 있게 된다.
이상에서 상세히 설명한 바와 같이 본 발명은 디지탈 신호로 전류미러의 출력 전류를 변화시켜 정확한 계단파를 발생시킬 수 있는 이점이 있다.
Claims (1)
- 직렬 접속한 플립플롭(FF1-FF4)에서 출력되는 데이타() 중에서 출력데이타(Q3)는 직접 인버터(I6)를 통해 데이타(X3)로 출력되게 하고, 나머지는 8분주된 클럭펄스(CK8)가 직접 또는 인버터(I1)를 통해 게이트에 인가되는 전송게이트(T1,T2), (T3,T4), (T5,T6), (T7,T8)를 각기 통하여 데이타(X1,X2,X4,X5)로 출력되게 하며, 이 데이타(X1-X4)에 의해 변화되는 N형 전류미러(N1-N4)의 공통 출력단자와 저항(RN)의 접속점 전압을 상기 입력데이타(X5)의 반주기 동안 온되는 엔모스(NM5)를 통해 버퍼(B1)의 입력단자에 인가하고, 입력데이타()에 의해 변화되는 P형 전류미러(P1-P4)의 공통 출력단자와 저항(RP)의 접속점 전압을 상기 입력데이타(X5)의 반주기 동안 온되는 엔모스(NM4)를 통해 상기 버퍼(B1)의 입력단자에 인가하도록 구성된 것을 특징으로 하는 계단파 발생회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890011608A KR970006625B1 (ko) | 1989-08-14 | 1989-08-14 | 계단파 발생회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890011608A KR970006625B1 (ko) | 1989-08-14 | 1989-08-14 | 계단파 발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910005567A KR910005567A (ko) | 1991-03-30 |
KR970006625B1 true KR970006625B1 (ko) | 1997-04-29 |
Family
ID=19288943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890011608A KR970006625B1 (ko) | 1989-08-14 | 1989-08-14 | 계단파 발생회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970006625B1 (ko) |
-
1989
- 1989-08-14 KR KR1019890011608A patent/KR970006625B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR910005567A (ko) | 1991-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4464587A (en) | Complementary IGFET Schmitt trigger logic circuit having a variable bias voltage logic gate section | |
US4806804A (en) | Mosfet integrated delay line for digital signals | |
US4115706A (en) | Integrated circuit having one-input terminal with selectively varying input levels | |
US5331322A (en) | Current cell for digital-to-analog converter | |
US4366470A (en) | Converter | |
US3663837A (en) | Tri-stable state circuitry for digital computers | |
EP0254012B1 (en) | Active load network | |
KR890004651B1 (ko) | 인버터 제어회로 | |
KR900002599B1 (ko) | 게이트 회로장치 | |
KR970006625B1 (ko) | 계단파 발생회로 | |
US6100738A (en) | High-speed current switch with complementary stages | |
US4516251A (en) | Programmable prescaler | |
KR940001568A (ko) | 레벨 변환 회로 | |
EP0403047A2 (en) | A frequency divider circuit | |
JPH0691462B2 (ja) | アナログカウンタ回路 | |
JP2564431B2 (ja) | 階段波発生回路 | |
KR900002443B1 (ko) | 디지탈 전이 레지스터 | |
KR100275329B1 (ko) | 반도체 소자의 링 오실레이터 | |
KR19980073516A (ko) | 반도체 장치용 발진회로 | |
USRE36480E (en) | Control and monitoring device for a power switch | |
KR900006822B1 (ko) | Cmos lsi 내부에 구현한 뮤팅회로 | |
KR930004262B1 (ko) | 아날로그신호 발생회로 | |
US4191927A (en) | Mixing circuit for digital signals | |
KR920002672B1 (ko) | 전류스위치회로 | |
JPH06311000A (ja) | 半導体入力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050620 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |