KR910005567A - 계단파 발생회로 - Google Patents
계단파 발생회로 Download PDFInfo
- Publication number
- KR910005567A KR910005567A KR1019890011608A KR890011608A KR910005567A KR 910005567 A KR910005567 A KR 910005567A KR 1019890011608 A KR1019890011608 A KR 1019890011608A KR 890011608 A KR890011608 A KR 890011608A KR 910005567 A KR910005567 A KR 910005567A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- input
- terminal
- type current
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
- H03K4/026—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform using digital techniques
Landscapes
- Logic Circuits (AREA)
- Transmitters (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 입력데이타를 발생하기 위한 카운터의 예시도.
제4도의 (가)내지 (마)는 제3도의 출력파형도.
제5도는 제3도 카운터의 입력파형 선택 회로도.
제6도는 본 발명의 계단파 발생 회로도.
Claims (1)
- 직렬 접속한 플립플롭(FF1-FF4)에서 출력되는데이타출력데이타(Q3)는 직접 인버터(16)를 통해 데이타(X3)로 출력되게 하고, 나머지는 8분주된 클럭펄스(CK8)가 직접 또는 인버터(11)를 통해 게이트에 인가되는 전송게이트(T1,T2),(T3,T4),(T5,T6),(T7,T8)를 각기 통하여 데이타(X1,X2,X4,X5)로 출력되게 하며, 이 데이타(X1-X4)에 의해 변화되는 N형 전류미러(N1-N4)의 공통 출력단자와 저항(RN)의 접속점 전압을 상기 입력데이타(X5)의 반주기 동안 온되는 엔모스(NM5)를 통해 통해 버퍼(B1)의 입력단자에 인가하고, 입력데이타의해 변화되는 P형 전류미러(P1-P4)의 공통 출력단자와 저항(Rp)의 접속점 전압을 상기 입력데이타(X5)의 반주기 동안 온되는 엔모스(NM4)를 통해 상기 버퍼(B1)의 입력단자에 인가하도록 구성된 것을 특징으로 하는 계단파 발생회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890011608A KR970006625B1 (ko) | 1989-08-14 | 1989-08-14 | 계단파 발생회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890011608A KR970006625B1 (ko) | 1989-08-14 | 1989-08-14 | 계단파 발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910005567A true KR910005567A (ko) | 1991-03-30 |
KR970006625B1 KR970006625B1 (ko) | 1997-04-29 |
Family
ID=19288943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890011608A KR970006625B1 (ko) | 1989-08-14 | 1989-08-14 | 계단파 발생회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970006625B1 (ko) |
-
1989
- 1989-08-14 KR KR1019890011608A patent/KR970006625B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970006625B1 (ko) | 1997-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920003644A (ko) | 마스터슬레이브형 플립플롭회로 | |
KR870002695A (ko) | 지연 소자를 갖춘 인버터 루우프를 사용한 발진회로 | |
KR920001850A (ko) | 스캔패스기능이 부가된 플립플롭 | |
KR850006235A (ko) | 래 치 회 로 | |
KR880000880A (ko) | 비 교 기 | |
US5030848A (en) | Precision voltage divider | |
KR940010532A (ko) | 인터페이스회로 | |
KR900013719A (ko) | 반도체 논리회로 | |
KR910005567A (ko) | 계단파 발생회로 | |
KR950010006A (ko) | 내잡음 코드 설정회로 | |
KR950022162A (ko) | 커패시터형 전압분배기 회로 | |
KR940012823A (ko) | 클록신호 생성회로 | |
KR890004495A (ko) | 리셋트신호 발생회로 | |
KR960019978A (ko) | 펄스 발생기 | |
KR880000837A (ko) | 분주 검사 기능을 갖춘 집적 회로 | |
KR850007149A (ko) | 어드레스천이 검지회로 | |
KR940006974Y1 (ko) | 오실레이터 임의 선택회로 | |
KR940003188A (ko) | 동기식 카운터회로 | |
JPH0595259A (ja) | 階段波発生回路 | |
KR870006723A (ko) | 펄스 정밀 지연회로 | |
KR0118495Y1 (ko) | 고압 스위칭 회로 | |
KR19990010371A (ko) | 펄스 발생회로 | |
KR940004964A (ko) | 최소치회로 | |
KR930006135Y1 (ko) | 펄스 발생회로 | |
KR910009079A (ko) | Pwm을 이용한 음성다중 모우드 선택회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050620 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |