KR940006974Y1

KR940006974Y1 - 오실레이터 임의 선택회로

Info

Publication number: KR940006974Y1
Application number: KR2019890011352U
Authority: KR
Inventors: 김정범
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1989-07-31
Filing date: 1989-07-31
Publication date: 1994-10-07
Also published as: KR910003521U

Abstract

내용 없음.

Description

오실레이터 임의 선택회로

제1도는 종래의 오실레이터 회로도.

제2도는 본 고안에 따른 오실레이터 선택회로도.

제3도는 제2도에서 오실레이터 선택회로 발생회로도.

* 도면의 주요부분에 대한 부호의 설명

I₁∼I₄: 인비터 N₁∼N₃: 낸드게이트

R₁,R₂: 저항 C : 콘덴서

D₁,D₂,D₃: 다이오드 T₁∼T₅: 트랜스미션 게이트

MN : N모스 트랜지스터 MP : P모스 트랜지스터

본 고안은 오실레이터(Oscullator)임의 선택회로에 관한 것으로, 특히 메탈매스크(metal Mask)변경없이 RC 및 크리스탈(Crstal)오실레이터를 임의로 선택하여 사용할수 있도록 한 오실레이터 임의 선택회로에 관한것이다.

종래의 기술구성은 제1도에 도시된 바와같이 전압이 인가되거나 또는 크리스탈이 연결되는 단자(OSC₁)는 저항(R₁)을 거쳐 낸드게이트(N₁)의 일입력단에 연결됨과 동시에 다이오드(D₁)의 캐소드 단과 콘덴서(C)에 연결되고, 다이오드(D₁)는 캐소드 접지된 다이오드(D₂)에 연결되고, 인버터(I₁)의 출력을 타입력으로 하는 낸드게이트(N₁)의 출력은 메탈라인(Metal Line)(b)과 인버터(I₂)를 통하여 콘덴서(d)에 연결됨과 동시에 인버터(I₃)와 메탈라인(e)을 거쳐 저항(R₂)과 단자(OSC₂)에 연결되거나 또는 인버터(I₂)의 입력단은 접지시키고 낸드게이트(N₁)의 출력을 메탈라인(a)을 통하여 저항(R₂)과 단자(OSC₂)에 연결하고, 저항(R₂)은 애노드 접지된 다이오드(D₂)에 연결됨과 동시에 인버터(I₄)를 거쳐 클럭(CLK)을 발생하고, 상기 클럭(CLK)을 발생하는 인버터(I₄)의 출력은 또한 인버터(I₅)를 거쳐 반전클럭(CLK)을 발생하는 구성으로써 만일 RC오실레이터를 사용하고자 하면 메탈라인(b,d,e)을 연결하여 회로를 구성하면 RC오실레이터로 동작하며, 크리스탈 오실레이터로 사용하고자 하면 메탈라인(a,c)을 연결하여 회로를 구성하면 크리스탈 오실레이터로 사용할수 있게 된다.

그러나 이와같은 종래의 기술구성에 있어서는 사용자의 선택에 따라 메탈매스크를 바꿔야 하며 일단 선택에의해 제조된 MCU에는 오실레이터의 변경이 불가능한 단점이 있었다.

이에따라 상기한 단점을 개선시킨 본 고안에 따른 오실레이터 임의 선택회로의 기술구성을 상세히 설명하면 다음과 같다.

본 발명은 궁극적으로 클럭신호를 발생시키기 위한 것이다.

통상, MCU는 구성상 크리스탈 발진기 및 RC발진기를 내부적으로 포함하고 있으며, 때로는 크리스탈 발진신호를 이용하여 원하는 클럭신호를 만들고, 때로는 RC발진회로를 이용하여 원하는 클럭신호를 만든다.

먼저 제3도는 오실레이터 선택회로 발생회로도로 크리스탈 발진신호가 선택될시 크리스탈 발진신호가 입력되고 RC발진신호가 선택될시 일정레벨의 하이(High)신호가 입력되는 단자(OSC₃)는 P모스 트랜지스터(MP)의 소오스에 연결되고, 상기 P모드 트랜지스터(MP)에는 드레인 접지된 N모스 트랜지스터(MN)가 직렬로 연결되고 동일한 "온"저항을 갖는 상기 두 트랜지스터(MN,MP)의 게이트에는 전원(Vcc)이 인가되며 드레인과 소오스가 서로 연결된후 인버터(I₅)를 거쳐 낸드게이트(N₂)의 입력이 되고, 인버터(I₆)를 거친 리셋신호(RESET)를 일입력으로하는 낸드게이트(N₃)의 출력을 타입력으로 하는 상기 낸드게이트(N₂)의 출력은 낸드게이트(N₃)의 타입력이 됨과 동시에 출력(OUT₁)이 되고, 상기 출력(OUT₁)은 인버터(I₇)를 거쳐 다른 출력(OUT₂)이 되도록 구성되어 있다.

또한 제2도는 본 고안의 회로도로 제3도의 출력(OUT₁)(OUT₂)이 트랜스미션게이트(T₂,T₄,T₅)(T₁,T₃)의 인에이블(Inable)단에 각각 연결되며, 트랜스미션 게이트(T₁)는 낸드게이트(N₁)의 출력단과 저항(R₂)사이에 연결되고, 트랜스미션게이트(T₂)는 낸드게이트(N₁)의 출력단과 인버터(I₂)사이에 연결되고, 트랜스미션게이트(T₃)는 인버터(I₂)의 입력단에 연결된후 접지되고, 트랜스미션게이트(T₁)는 콘덴서(C)와 인버터(I₃)의 입력단사이에 연결되고, 트랜스미션게이트(T₅)는 인버터(I₃)의 출력단과 저항(R₂)사이에 연결되고, 낸드게이트(N₁)의 일입력단에는 발진신호사용시는 로우(Low)신호를, 발진신호 미사용시에는 하이(High)신호를 출력하는 인버터(I₁)가 연결되고, 타입력단에는 크리스탈 발진신호가 입력되는 단자(OSC₁)가 저항(R₁)을 거쳐 연결됨과 동시에 다이오드(D₁)의 캐소드단과 콘덴서가 연결되고 상기 다이오드(D₁)는 캐소드 접지된 다이오드(D₂)와 연결되고 RC발진신호가 입력되는 단자(OSC₂)는 트랜스미션게이트(T₁)(T₅)에 연결됨과 동시에 저항(R₂)에 거쳐 애노드 접지된 다이오드(D₃)의 캐소드단과 인버터(I₄)에 연결되고, 인버터(I₄)에서 클럭(CLK)이 발생됨과 동시에 인버터(I₅)를 거쳐 반전된 클럭(CLK)을 출력하는 구성으로써 상기한 기술구성의 동작상태 및 작용,효과를 첨부된 도면에 따라 상세히 설명하면 다음과 같다.

우선 사용자가 원하는 클럭신호발생을 위해서 RC오실레이터를 사용할 경우 제3도에서 단자(OSC₃)에 10[V]의 전압을 일시적으로 인가하여 P모스트랜지스터(MP)와 N모스 트랜지스터(MN)의 접속점(P₁)의 전압은 5[V]정도의 "하이(High)"상태가 된다.

그러면 인버터(I₅)의 출력(P₂)은 "로우(Low)"가 되고 낸드게이트(N₂)의 출력(OUT₁)은 "하이"상태가 된다. 이때 리셋단자(RESET)는 "하이"에서 "로우"가 됨으로 인버터(I₆)의 출력(P₃₎은 "하이"상태로 되어 낸드게이트(N₃)의 출력(P₄)은 "로우"상태로 고정된다.

따라서 단자(OSC₃)에 인가한 10[V]의 전압이 "로우"가 변한다해도 즉, 인버터(I₅)의 출력(P₂)전압이 "하이"상태가 된다해도 낸드게이트(N₂)의 출력(OUT₁)의 상태는 계속 "하이"상태를 유지한다.

그러므로 제2도에서 트랜스미션 게이트(T₂,T₄,T₅)가 동작하므로써 본고안에 따른 오실레이터 선택회로는 RC발진신호에 의한 클럭신호와 반전클럭신호를 출력하는 동작을 하게 된다.

또한, 크리스탈 오실레이터를 사용할 경우 제3도에서 단자(OSC₃)에는 MCU시스템 프로그램상 직접 크리스탈발진기가 연결된다.

즉, 단자(OSC₃)에 인가되는 크리스탈 발진신호의 전압은 O[V]에서 5[V]사이에서 변화하므로 P모스 트랜지스터(MP)와 N모스 트랜지스터(MN)의 접속점(P₁)의 전압은 "로우"상태가 되어 인버터(I₅)의 출력(P₂)은 "하이"로 고정된다.

이때 리셋단자(RESET)가 "로우"에서 "하이"가 됨에 따라 인버터(I₆)의 출력(P₃)은 "로우"가 되어 낸드게이트(N₃)의 출력(P₄)은 "하이"상태가 계속 유지되어 낸드게이트(N₂)의 출력(OUT₁)은 "로우"상태를 유지한다.

그러므로 반전출력(OUT₂)은 "하이"가 되고, 제2도에서 트랜스미션 게이트(T₁)(T₃)가 동작하므로써 본 고안에 따른 오실레이터 선택회로는 크리스탈 오실레이터의 입력신호를 출력하게 되므로써 크리스탈 발진신호에 의한 클럭신호와 반전클럭신호를 출력하는 동작을 하게 된다.

여기서 리셋단자(RESET)는 외부단자가 아니라 시스템 리셋을 위해 이미 사용되는 단자이므로 추가되는 외부단자는 없다.

오실레이터 임의 선택회로는 상기한 바와같이 사용자의 요구에 따라서 메탈레이어(Metal Layer)를 변경하는 번거로움을 제거하고 클럭신호 발생을 위해 RC오실레이터와 크리스탈 오실레이터를 임의로 선택변경하여 사용할수 있는 효과를 갖게 된다.

Claims

크리스탈 발진신호가 입력되는 제1입력단자(OSC₁), RC발진신호가 입력되는 제2입력단자(OSC₂), 크리스탈 발진신호가 선택될시 크리스탈 발진신호가 입력되고 RC발진신호가 선택될시 일정레벨의 하이(High)신호가 입력되는 제3입력단자(OSC₃), 크리스탈 발진신호가 선택될시 하이(High)신호가 입력되고 RC발진신호가 선택될시 로우(Low)신호가 입력되는 리셋단자(RESET), 직류전압원(V_DD)으로 부터 게이트 구동전압을 인가받고 상기 제3입력단자(OSC₃)로 부터 입력되는 하이(High)신호및 크리스탈 발진신호에 응답하여 하이(High)신호 및 로우(Low)신호를 출력하는 p MOS(MP) 및 n MOS(MN)부, p MOS(MP) 및 n MOS(MN)부의 출력신호를 반전시키는 인버터(I₅), 리셋단자(RESET)로 입력되는 신호를 반전시키는 인버터(I₆), 인버터(I₆)와 인버터(I₆)의 각 출력신호를 각각의 일측 입력신호로 하고 상대측의 출력신호를 각각 타측신호로하여 R-S플립플롭기능을 수행하는 낸드게이트(N₂)와 낸드게이트(N₃), 상기 낸드게이트(N₂)의 출력신호를 반전시키는 인버터(I₇), 일측 입력단자로는 제1입력단자(OSC₁)로 부터의 크리스탈 발진신호를, 타측입력단자로는 인버터(I₁)를 통해 발진신호 사용시는 로우(Low)신호를 발진신호 미사용시에는 하이(High)신호를 입력하는 낸드게이트(N₁), 상기 낸드게이트(N₁)를 통해 크리스탈 발진신호를, 상기 제2입력단자(OSC₂)를 통해 RC발진신호를 입력하고 낸드게이트(N₂)로부터 입력되는 제1선택신호와 인버터(I₇)로부터 입력되는 제2선택신호에 응답하여 상기 입력된 크리스탈 발진신호와 RC발진신호중 하나를 선택적으로 출력하는 트랜스미션게이트들(T₁∼T₅), 상기 트랜스미션게이트들(T₁∼T₅)의 출력신호를 반전시켜 클럭신호(CLK)를 출력하는 인버터(I₄), 상기 인버터(I₄)의 출력신호를 반전시켜 반전클럭신호(CLK)를 출력하는 인버터(I₅)로 구성됨을 특징으로 하는 오실레이터 임의 선택회로.