KR100213259B1

KR100213259B1 - 크리스탈과 rc 겸용 발진기 회로

Info

Publication number: KR100213259B1
Application number: KR1019960047794A
Authority: KR
Inventors: 이재점
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-10-23
Filing date: 1996-10-23
Publication date: 1999-08-02
Also published as: KR19980028656A

Abstract

본 발명은 일정한 주파수를 지니는 신호를 발생시키는 발진기의 회로에 관한 것으로서, 특히 크리스탈 발진기와 RC 발진기를 겸용할 수 있는 겸용 발진기의 회로에 관한 것이다. 본 발명은 일정한 주파수를 지니는 신호를 발생시키는 발진기 회로에 있어서, 크리스탈 발진기와 RC 발진기 중 어느 하나를 선택하는 발진기 선택 회로부와 상기 발진기 선택 회로부의 출력 신호에 응답하여 발진 동작을 하는 발진 회로부를 구비하는 것을 특징으로 하여, 칩의 내부 회로를 수정하지 아니하고도 RC 발진기와 크리스탈 발진기를 선택적으로 사용할 수 있으므로 시스템의 구성을 손쉽게 할 수 있다.

Description

크리스탈과 ＲＣ 겸용 발진기 회로{Crystal RC merged oscillator circuit}

본 발명은 일정한 주파수를 지니는 신호를 발생시키는 발진기의 회로에 관한 것으로서, 특히 크리스탈 발진기와 RC 발진기를 겸용할 수 있는 겸용 발진기의 회로에 관한 것이다.

일반적으로 일정한 주파수를 지니는 신호를 발생시키는 발진기 회로는 여러 종류의 회로 및 시스템에서 사용된다. 통상적으로 대략적인 주파수의 신호를 발생시키는 회로에서는 저항과 캐퍼시터로 이루어 진 RC 발진기가 사용된다. 그리고 정밀한 주파수의 신호를 발생시키는 회로에서는 크리스탈 캐퍼시터를 사용하는 크리스탈 발진기가 사용된다.

도 1은 종래 기술의 크리스탈 발진기를 나타낸 도면이다. 이를 참조하면, 칩의 내부에 외부와 연결할 수 있는 외부 입력 단자 XI가 있다. 그리고 상기 XI의 신호를 반전시키는 인버터(101)와 상기 인버터(101)의 출력을 외부와 연결할 수 있는 외부 출력 단자 XO가 있다. 그리고 상기 XI와 XO 버싱선(BUSSING LINE) 사이에 존재하는 트랜스밋션 게이트(103)는 항상 턴온되어 있다. 그리고 사용할 때에 칩의 외부에서 상기 외부 입력 단자 XI와 상기 외부 출력 단자 XO를 크리스탈 캐퍼시터로 연결하면, 크리스탈 발진기가 형성된다.

도 2는 종래 기술의 RC 발진기를 나타낸 도면이다. 이를 참조하면, 칩의 내부에 외부와 연결할 수 있는 외부 입력 단자 XI가 있다. 그리고 상기 XI의 신호를 반전시키는 인버터(205)와 상기 인버터(205)의 출력을 외부와 연결할 수 있는 외부 출력 단자 XO가 있다. 그리고 상기 외부 입력 단자 XI의 버싱선과 상기 인버터(205)의 출력을 반전시키는 제2 의 인버터(207)의 출력 사이에 캐퍼시터(209)가 형성된다. 그리고 사용할 때에 칩의 외부에서 상기 외부 입력 단자 XI와 상기 외부 출력 단자 XO를 저항으로 연결하면, RC 발진기가 형성된다.

종래에는 상기와 같은 RC 발진기의 회로와 크리스탈 발진기의 회로는 별개의 것으로 분리되어 회로 설계 단계에서 이미 결정되어 진다. 그러나 어떤 경우에는 사용자가 상기 RC 발진기 회로와 상기 크리스탈 발진기 회로를 서로 대채 사용할 필요가 있게 된다. 이 경우 회로 자체를 근본적으로 수정하지 아니하면 상기와 같은 사용자의 요구를 만족시킬 수 없는 문제점이 발생하게 된다.

따라서 본 발명의 목적은 칩의 내부 회로를 수정하지 아니하고도 RC 발진기와 크리스탈 발진기를 선택적으로 사용할 수 있는 겸용 발진기의 회로를 제공하는 것이다.

도 1은 종래 기술의 크리스탈 발진기 회로를 나타낸 도면이다.

도 2는 종래 기술의 RC 발진기 회로를 나타낸 도면이다.

도 3은 본 발명의 크리스탈과 RC 겸용 발진기 회로의 블락도이다.

도 4 내지 도 8은 도 3의 발진기 선택 회로부(10)의 실시예를 나타낸 도면이다.

도 9는 본 발명의 크리스탈과 RC 겸용 발진기 회로의 실시예 1을 나타낸 도면이다.

도 10은 본 발명의 크리스탈과 RC 겸용 발진기 회로의 실시예 2를 나타낸 도면이다.

도면의 주요 부분에 대한 부호의 설명

Xtal:크리스탈, RES:저항, XI:외부 입력 단자, XO:외부 출력 단자,

VDD:전원 전압, VSS:접지 전압

상기와 같은 본 발명의 목적을 달성하기 위하여, 본 발명은 일정한 주파수를 지니는 신호를 발생시키는 발진기 회로에 있어서, 발진기 선택 회로부와 상기 발진기 선택 회로부의 출력 신호에 응답하는 발진 회로부를 구비하는 것을 특징으로 한다.

이어서, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 여기서 같은 문자와 부호는 동일한 회로 또는 동일한 신호임을 의미한다.

도 3은 본 발명의 크리스탈과 RC 겸용 발진기 회로의 블락도이다. 이를 참조하면, 본 발명은 크리스탈 발진 동작과 RC 발진 동작 중 어느 하나를 선택하는 발진기 선택 회로부(10)와 상기 발진기 선택 회로부(10)의 출력 신호에 응답하여 발진 동작을 하는 부분인 발진 회로부(20)를 포함하고 있다. 상기 발진 회로부(20)는 캐퍼시터 인에이블부(20a)와 겸용 발진부(20b)로 이루어 진다. 상기 캐퍼시터 인에이블부(20a)는 상기 발진기 선택 회로부(10)의 출력 신호 Vs에 응답하여 RC 발진기 회로가 동작할 때에 캐퍼시터를 구성한다. 그리고 상기 겸용 발진부(20b)는 상기 발진기 선택 회로부(10)의 출력 신호에 응답하여 크리스탈 발진 동작과 RC 발진 동작 중 어느 하나가 선택되어 동작한다. 상기 겸용 발진부(20b)의 출력인 Vo는 버퍼부(30)로 인가된다. 또한 상기 겸용 발진부(20b)는 외부에서 인가되는 발진 정지 신호에 반응하여 발진 동작이 정지되는 발진 정지 장치부가 포함된다.

도 4 내지 도 8은 도 3의 발진기 선택 회로부(10)의 실시예를 나타낸 도면이다. 도 4를 참조하면, 상기 발진기 선택 회로부(10)는 전원 전압 VDD와 접지 전압 VSS중 어느 하나를 선택할 수 있는 스위치 SW를 칩의 외부에 구비하는 회로이다. 스위치 SW가 VDD와 접속되면 출력 전압 Vs는 하이(HIGH)가 되고, 스위치 SW가 VSS와 접속되면 출력 전압 Vs는 로우(LOW)가 된다.

도 5의 발진기 선택 회로부(10)는 칩 내부의 조절 신호인 Vcon을 입력 신호로 하는 선택부(501)를 구비하는 것이다. 상기 Vcon의 입력 상태에 따라 출력 신호 Vs의 위상 상태가 정해진다.

도 6의 발진기 선택 회로부(10)는 사진 마스크(PHOTO MASK)에 의하여 전원 전압 VDD과 접지 전압 VSS 중 어느 하나를 선택할 수 있는 스위치를 칩의 내부에 구비하는 것을 특징으로 하는 회로이다. 사진 마스크의 제작 과정에서 스위치 SW가 VDD와 접속되면 출력 전압 Vs는 하이(HIGH)가 되고, 스위치 SW가 VSS와 접속되면 출력 전압 Vs는 로우(LOW)가 된다.

도 7의 발진기 선택 회로부(10)는 소스와 게이트가 접지 전압 VSS 에 공통 접속된 제1 앤모스 트랜지스터(701)와, 소스와 게이트가 상기 제1 앤모스 트랜지스터(701)의 드레인에 공통 접속되어 출력(N707)을 형성하는 제2 앤모스 트랜지스터(703)를 구비하는 발진기 회로이다. 그리고 도 7의 발진기 선택 회로부(10)는 소스는 전원 전압 VDD 에 접속되고, 드레인은 상기 제2 앤모스 트랜지스터(703)의 드레인과 공통 접속되며, 게이트에 접지 전압 VSS가 인가되어 항상 턴온되어 있는 피모스 트랜지스터(705)가 형성된다. 그리고 상기 제1 앤모스 트랜지스터(701)과 상기 제2 앤모스 트랜지스터(703)의 공통 접합(N701)은 연속된 2개의 인버터(709,711)을 거쳐 출력 Vs가 된다. 여기에서 상기 제1 앤모스 트랜지스터(701)는 증식형 앤모스 트랜지스터이고 상기 제2 앤모스 트랜지스터(703)이 공핍형 앤모스 트랜지스터이면, 상기 제1 앤모스 트랜지스터(701)는 턴오프이고 상기 제2 앤모스 트랜지스터(703)는 턴온이 되어 상기 출력 Vs는 하이가 된다. 또한 상기 제1 앤모스 트랜지스터(701)는 공핍형 앤모스 트랜지스터이고 상기 제2 앤모스 트랜지스터(703)이 증식형 앤모스 트랜지스터이면, 상기 제1 앤모스 트랜지스터(701)는 턴온이고 상기 제2 앤모스 트랜지스터(703)는 턴오프이 되어 상기 출력 Vs는 로우가 된다.

도 8의 발진기 선택 회로부(10)는 소스와 게이트가 전원 전압 VDD 에 공통 접속된 제1 피모스 트랜지스터(801)와, 소스와 게이트가 상기 제1 피모스 트랜지스터(801)의 드레인에 공통 접속된 제2 피모스 트랜지스터(803)를 구비하는 발진기 회로이다. 그리고 도 8의 발진기 선택 회로부(10)는 소스는 접지 전압 VSS 에 접속되고, 드레인은 상기 제2 피모스 트랜지스터(803)의 드레인과 공통 접속되며, 게이트에 전원 전압 VDD가 인가되어 항상 턴온되어 있는 앤모스 트랜지스터(805)가 형성된다. 그리고 상기 제1 피모스 트랜지스터(801)과 상기 제2 피모스 트랜지스터(803)의 공통 접합(N807)은 연속된 2개의 인버터(809,811)을 거쳐 출력 Vs가 된다. 여기에서 상기 제1 피모스 트랜지스터(801)는 증식형 피모스 트랜지스터이고 상기 제2 피모스 트랜지스터(803)이 공핍형 피모스 트랜지스터이면, 상기 제1 피모스 트랜지스터(801)는 턴오프이고 상기 제2 피모스 트랜지스터(803)는 턴온이 되어 상기 출력 Vs는 로우가 된다. 또한 상기 제1 피모스 트랜지스터(801)는 공핍형 피모스 트랜지스터이고 상기 제2 피모스 트랜지스터(803)이 증식형 앤모스 트랜지스터이면, 상기 제1 피모스 트랜지스터(801)는 턴온이고 상기 제2 피모스 트랜지스터(803)는 턴오프이 되어 상기 출력 Vs는 하이가 된다.

도 9는 본 발명의 크리스탈과 RC 겸용 발진기 회로의 실시예 1을 나타낸 도면이다. 본 발명의 구성은 발진기 선택 회로부(10)와 캐퍼시터 인에이블부(920a)와 겸용 발진부(920b)로 이루어 진다.

상기 캐퍼시터 인에이블부(920a)는 캐퍼시터(901)와, 상기 발진기 선택 회로부(10)의 출력 Vs에 응답하여 상기 캐퍼시터(901)의 한쪽 단자(N903)의 전압을 상기 겸용 발진부(920b)에 전송하는 트랜스밋션 게이트(905) 및 상기 발진기 선택 회로부(10)의 출력 Vs에 응답하여 인에이블 되고, 상기 겸용 발진부(920b)의 출력 Vo에 응답하는 논리 게이트(907)를 구비하는 것을 특징으로 한다. 본 실시예에서는 상기 논리 게이트(907)는 출력이 상기 캐퍼시터(901)의 다른 한쪽 단자(N909)에 접속되는 앤드 게이트(907)이다. 따라서 상기 발진기 선택 회로부(10)의 출력 Vs가 로우의 상태일 때, 상기 캐퍼시터 인에이블부(920a)는 인에이블된다.

상기 캐퍼시터 인에이블부(920a)는 상기 발진기 선택 회로부(10)의 출력 신호 Vs에 응답하여 RC 발진기 회로가 동작할 때에 캐퍼시터를 구성한다. 그리고 상기 겸용 발진부(920b)는 상기 발진기 선택 회로부(10)의 출력 신호에 응답하여 크리스탈 발진기 회로와 RC 발진기 회로 중 어느 하나가 선택되어 동작한다. 상기 겸용 발진부(920b)의 출력인 Vo는 버퍼부(30)로 인가된다. 또한 상기 겸용 발진부(920b)는 외부에서 인가되는 발진 정지 신호에 반응하여 발진 동작이 정지되는 발진 정지 장치부가 포함된다.

상기 겸용 발진부(920b)는 칩의 외부의 입력 신호를 칩의 내부로 보내는 외부 입력 단자 XI와, 상기 외부 입력 단자 XI의 신호를 반전시키는 인버터(911)와, 소정의 발진 정지 신호 Xs에 응답하여 상기 인버터(911)의 출력 신호(N913)를 전송하는 발진 트랜스밋션 게이트(919)를 구비한다. 그리고 상기 발진 트랜스밋션 게이트(919)의 출력 신호(N914)를 칩의 외부와 연결시키는 외부 출력 단자 XO 및 상기 발진기 선택 회로부(10)의 출력 Vs에 응답하여 상기 발진 트랜스밋션 게이트(919)의 출력 신호(N914)를 상기 외부 입력 단자로 전송하는 제1 트랜스밋션 게이트(915)를 구비한다. 그리고 상기 캐퍼시터 인에이블부(920a)의 출력 신호 Vk는 상기 외부 입력 신호 XI의 버싱선과 접속된다. 따라서 상기 발진기 선택 회로부(10)의 출력 신호 Vs가 로우이고, 상기 외부 입력 단자 XI와 상기 외부 출력 단자 XO를 저항으로 연결하면 RC 발진기의 회로가 동작한다. 그리고 상기 발진기 선택 회로부(10)의 출력 신호 Vs가 하이일 때는, 상기 제1 트랜스밋션 게이트(915)는 턴온되고 상기 개퍼시터 인에이블부(920a)는 디스에이블된다. 따라서 상기 외부 입력 단자 XI와 상기 외부 출력 단자 XO사이에 크리스탈 캐퍼시터를 연결하면 크리스탈 발진기의 회로가 동작한다.

그리고 본 실시예 1의 상기 겸용 발진부(920b)는 발진 정지 신호 Xs에 응답하여 발진 동작이 정지되는 발진 정지 장치부(920ba)를 더 구비한다. 상기 발진 정지 장치부(920ba)는 상기 발진 정지 신호 Xs에 응답하여 턴온되고, 드레인이 상기 외부 입력 단자 XI의 버싱선과 접속되는 모스 트랜지스터를 구비한다. 본 실시예에서는 상기 모스 트랜지스터는 소스가 접지 전압 VSS와 접속되는 앤모스 트랜지스터(917)로 구성하였으나, 소스가 전원 전압 VDD와 접속되는 피모스 트랜지스터로 구성할 수도 있다.

따라서, 발진 정지 신호인 Xs가 하이일 때는 상기 발진 트랜스밋션 게이트(919)는 턴오프로 되어 발진 루프를 형성하지 못한다. 그리고 상기 앤모스 트랜지스터(917)은 턴온이 되어 상기 외부 입력 단자 XI의 버싱선이 접지 전압 VSS로 고정된다.

도 10은 본 발명의 크리스탈과 RC 겸용 발진기의 실시예 2를 나타낸 도면이다. 본 실시예는 상기 도 9의 실시예 1에서 겸용 발진부가 변형된 것으로서, RC 발진기의 저항이 회로내에 포함되어 있는 것이다. 본 실시예의 겸용 발진부(1020b)는 외부의 입력 신호를 칩의 내부로 보내는 외부 입력 단자 XI와, 상기 외부 입력 단자의 신호 XI를 반전시키는 인버터(1011)와, 소정의 발진 정지 신호 Xs에 응답하여 상기 인버터(1011)의 출력 신호(N1013)를 전송하는 발진 트랜스미션 게이트(1019)를 구비한다. 그리고 제1 단자가 상기 발진 트랜스밋션 게이트(1019)의 출력(N1014)와 접속하는 저항 RES와, 상기 상기 발진 트랜스밋션 게이트(1019)의 출력(N1014) 신호를 외부에 출력하는 외부 출력 단자 XO를 구비한다. 그리고 상기 발진기 선택 회로부(10)의 출력 Vs에 응답하여 상기 저항 RES의 제2 단자의 신호를 상기 외부 입력 단자 XI의 버싱선으로 전송하는 제2 트랜스밋션 게이트(1016)를 구비한다.

본 실시예 2에서는 상기 발진기 선택 회로부(10)의 출력 신호 Vs가 하이일 때는 상기 제1 트랜스밋션 게이트(1015)는 턴온이 된다. 따라서 상기 외부 입력 단자 XI와 상기 외부 출력 단자 XO를사이에 크리스탈 캐퍼시터를 형성하면 크리스탈 발진기의 회로가 동작한다.

그리고 상기 발진기 선택 회로부(10)의 출력 신호 Vs가 로우일 때는, 상기 제1 트랜스밋션 게이트(1015)는 턴오프가 되고 상기 개퍼시터 인에이블부(920a)는 인에이블된다. 그리고 상기 제2 트랜스밋션 게이트(1016)는 턴온이 된다. 따라서 외부에서 저항을 연결하지 않더라도 RC 발진기가 동작한다.

그리고 상기 겸용 발진부(1020b)는 발진 정지 신호 Xs에 응답하여 발진 동작이 정지되는 발진 정지 장치부(1020ba)를 더 구비한다. 상기 발진 정지 장치부(1020ba)는 상기 발진 정지 신호 Xs에 응답하여 턴온되고, 드레인이 상기 외부 입력 단자 XI의 버싱선과 접속되는 모스 트랜지스터를 구비한다. 본 실시예에서는 상기 모스 트랜지스터는 소스가 접지 전압 VSS와 접속되는 앤모스 트랜지스터(1017)로 구성하였으나, 소스가 전원 전압 VDD와 접속되는 피모스 트랜지스터로 구성할 수도 있다.

따라서, 발진 정지 신호인 Xs가 하이일 때는 상기 발진 트랜스밋션 게이트(1019)는 턴오프로 되어 발진 루프를 형성하지 못한다. 그리고 상기 앤모스 트랜지스터(1017)은 턴온이 되어 상기 외부 입력 단자 XI의 버싱선이 접지 전압 VSS로 고정된다.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

본 발명의 크리스탈과 RC 겸용 발진기 회로는 칩의 내부 회로를 수정하지 아니하고도 RC 발진 동작과 크리스탈 발진 동작 중에서 어느 하나를 선택적으로 사용할 수 있으므로 시스템의 구성을 손쉽게 할 수 있다.

Claims

일정한 주파수를 지니는 신호를 발생시키는 발진기 회로에 있어서,

크리스탈 발진 동작과 RC 발진 동작 중 어느 하나를 선택하는 발진기 선택 회로부;

상기 발진기 선택 회로부의 출력 신호에 응답하여 크리스탈 발진 동작과 RC 발진 동작 중의 어느 하나가 선택되어 발진 동작을 하는 발진 회로부를 구비하는 것을 특징으로 하는 발진기 회로.
제1 항에 있어서, 상기 발진기 선택 회로부는

전원 전압과 접지 전압 중 어느 하나를 선택할 수 있는 스위치를 칩의 외부에 구비하는 것을 특징으로 하는 발진기 회로.
제1 항에 있어서, 상기 발진기 선택 회로부는

칩 내부의 소정의 조절 신호를 입력 신호로 하는 선택부를 구비하는 것을 특징으로 하는 발진기 회로.
제1 항에 있어서, 상기 발진기 선택 회로부는

사진 마스크(PHOTO MASK)에 의하여 전원 전압과 접지 전압 중 어느 하나를 선택할 수 있는 스위치를 칩의 내부에 구비하는 것을 특징으로 하는 발진기 회로.
제1 항에 있어서, 상기 발진기 선택 회로부는

소스와 게이트가 접지 전압에 공통 접속된 제1 앤모스 트랜지스터;

소스와 게이트가 상기 제1 앤모스 트랜지스터의 드레인에 공통 접속되어 출력을 형성하는 제2 앤모스 트랜지스터; 및

소스는 전원 전압에 접속되고, 드레인은 상기 제2 앤모스 트랜지스터의 드레인과 공통 접속되며, 게이트에 접지 전압이 인가되는 피모스 트랜지스터를 구비하는 것을 특징으로 하는 발진기 회로.
제5 항에 있어서, 상기 제1 앤모스 트랜지스터는 증식형 앤모스 트랜지스터이고 상기 제2 앤모스 트랜지스터는 공핍형 앤모스 트랜지스터인 것을 특징으로 하는 발진기 회로.
제5 항에 있어서, 상기 제1 앤모스 트랜지스터는 공핍형 앤모스 트랜지스터이고 상기 제2 앤모스 트랜지스터는 증식형 앤모스 트랜지스터인 것을 특징으로 하는 발진기 회로.
제1 항에 있어서, 상기 발진기 선택 회로부는

소스와 게이트가 전원 전압에 공통 접속된 제1 피모스 트랜지스터;

소스와 게이트가 상기 제1 피모스 트랜지스터의 드레인에 공통 접속되어 출력을 형성하는 제2 피모스 트랜지스터; 및

소스는 접지 전압에 접속되고, 드레인은 상기 제2 피모스 트랜지스터의 드레인과 공통 접속되며, 게이트에 접지 전압이 인가되는 피모스 트랜지스터를 구비하는 것을 특징으로 하는 발진기 회로.
제8 항에 있어서, 상기 제1 피모스 트랜지스터는 증식형 피모스 트랜지스터이고 상기 제2 피모스 트랜지스터는 공핍형 피모스 트랜지스터인 것을 특징으로 하는 발진기 회로.
제8 항에 있어서, 상기 제1 피모스 트랜지스터는 공핍형 피모스 트랜지스터이고 상기 제2 피모스 트랜지스터는 증식형 피모스 트랜지스터인 것을 특징으로 하는 발진기 회로.