KR100572303B1 - 크리스털과 알시 겸용 발진 회로 - Google Patents

크리스털과 알시 겸용 발진 회로 Download PDF

Info

Publication number
KR100572303B1
KR100572303B1 KR1019980035912A KR19980035912A KR100572303B1 KR 100572303 B1 KR100572303 B1 KR 100572303B1 KR 1019980035912 A KR1019980035912 A KR 1019980035912A KR 19980035912 A KR19980035912 A KR 19980035912A KR 100572303 B1 KR100572303 B1 KR 100572303B1
Authority
KR
South Korea
Prior art keywords
signal
oscillation
crystal
input
circuit
Prior art date
Application number
KR1019980035912A
Other languages
English (en)
Other versions
KR20000018354A (ko
Inventor
장계언
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980035912A priority Critical patent/KR100572303B1/ko
Publication of KR20000018354A publication Critical patent/KR20000018354A/ko
Application granted granted Critical
Publication of KR100572303B1 publication Critical patent/KR100572303B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0307—Stabilisation of output, e.g. using crystal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

개시되는 크리스털과 RC 겸용 발진 회로는 크리스털 발진에서 필요한 반전 증폭기(39)와, RC 발진에서 필요한 논리 회로인 NAND 게이트(ND30), 캐패시터(C30), 크리스털 발진과 RC 발진을 구분하여 주는 모드 선택부(35), 일정 시간 뒤에 모드 선택이 될 수 있도록 하기 위한 회로(36), 상기 모드 선택부(35)를 초기화를 위한 리셋 신호를 발생하는 리셋 신호 발생부(34)를 포함하여 구성되어 발진 회로에 전원이 인가되면 스스로 크리스털 발진 모드인지 RC 발진 모드인가를 자동으로 구별하여 동작하여 안정된 발진 동작과 편리성을 제공한다.

Description

크리스털과 알시 겸용 발진 회로{A COMBINED CRYSTAL AND RC OSCILLATOR CIRCUITRY}
본 발명은 다양한 전자 회로에 탑재되어 일정한 주파수와 듀티 사이클을 갖는 클락 신호를 제공하는 발진 회로(oscillator circuitry)에 관한 것으로, 구체적으로는 크리스털(crystal)에 의한 발진과 RC(Resister Capacitor)에 의한 발진이 가능한 크리스털과 RC 겸용의 발진 회로에 관한 것이다.
발진기는 거의 모든 전자 제품에 기본적으로 탑재되는데, 크리스털을 이용한 크리스털 발진기와 저항(resistor)과 캐패시터(capacitor)를 이용한 RC 발진기가 주로 사용되고 있다. 크리스털 발진기의 경우 크리스털의 특성상 정밀도와 안정성이 매우 우수하다. 그러므로 그 사용 범위가 매우 큰 반면 RC 발진기의 경우 정밀도 및 안정성에 있어 크리스털 발진기에 비해 떨어진다. 그러나 응용 면에서 정밀도 및 안정성이 크게 요구되지 않는 경우에는 크리스털 발진기에 비하여 가격적으로 이득이 큰 RC 발진기를 사용하는 경우가 많다. 현재 이러한 다양한 응용 분야에 적절히 대응하기 위하여 크리스털과 RC 겸용의 발진기가 사용되고 있다. 도 1에는 종래 크리스털과 RC 겸용의 발진 회로의 일 예의 회로도가 도시되어 있다.
도 1에 도시되 바와 같이, 종래의 크리스털과 RC 겸용의 발진 회로는 크리스털 또는 저항을 접속하기 위한 XI 단자(10) 및 XO 단자(11)와 발진 정지 신호(STOP)의 입력을 위한 단자(12)가 구비된다. 그리고 RC 발진에 사용되는 캐패시터(C10)와 피드백 저항(13)을 위한 트랜지스터 NM10, PM10와 트랜스미션 게이트(14)를 구성하는 트랜지스터 NM11, PM11과 반전 증폭기(15)를 구성되는 트랜지스터 NM12, PM12와 상기 반전 증폭기(15)의 입력단에 접속된 트랜지스터 NM13을 포함하여 구성된다. 그리고 상기 반전 증폭기(15)의 출력단에 접속되는 논리회로 NAND 게이트(ND10)와 슈미트리거(ST10) 및 발진 신호(Fosc)의 출력단에 구성된 논리 회로 NOR 게이트(NR10)와 정지신호(STOP)의 입력단에 구성된 인버터(IV10)를 포함하여 구성된다.
이상과 같이 구성된 종래의 크리스털 RC 겸용의 발진 회로는 하나의 집적 회로에 크리스털과 RC 겸용의 발진기가 내장되고 이를 크리스털에 의한 발진기 사용하는 경우에 RC 발진이 이루어져 발진 동작에 오동작이 발생되는 경우가 발생할 수 있다. 특히, 저 주파수의 크리스털 발진 동작에서 RC 발진 회로의 캐패시터에 의한 피드백(feedback)에 의해 발진기 입력에 영향을 주어 이상 발진을 일으키는 경우가 발생 할 수 있다. 또한 크리스털에 의한 발진기로 사용되는 경우 RC 발진을 위한 캐패시터의 부하에 의해 불필요한 소비 전류가 발생하는 문제도 있다. 이러한 문제점을 해결하기 위하여 종래에는 별도의 단자를 두거나 집적 회로 제조 과정에서 별도의 선택적인 공정(일반적으로 마스크 옵션(mask option)이라 함)으로 이 문제를 해결하였었다. 도 2에는 도 1에 도시된 발진 회로에 마스크 옵션(mask option) 회로가 포함된 발진 회로의 회로도가 도시되어 있다.
도 2에 도시된 바와 같이, 마스크 옵션 회로를 포함하는 크리스털 RC 겸용 발진 회로는 도 1에 도시된 발진 회로에서 마스크 옵션 회로(23) 및 그에 따른 부가적인 회로들이 더욱 포함된다. 그러나 도 2에 도시된 바와 같이, 별도의 마스크 옵션 회로를 갖는 경우에는 그에 따른 추가적인 회로 설계 등의 번거로운 문제점이 있으며, 별도의 단자를 두는 경우 핀 수가 증가하는 문제점이 발생하게 된다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서 별도의 단자나 마스크 옵션 등의 선택적인 제조 공정 없이 발진 회로에 전원이 인가되면 스스로 크리스털 발진 모드인지 RC 발진 모드인가를 자동으로 구별하여 동작하므로 안정된 발진 동작과 편리성을 제공하는 크리스털 RC 겸용의 발진 회로를 제공하는데 있다.
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 크리스털과 RC 겸용의 발진 회로는: 크리스털 또는 RC 발진을 위한 발진 회로와; 크리스털 또는 RC 발진용 저항이 접속되는 상기 발진 회로의 입력 단자의 전압 레벨에 대응된 값이 설정되는 레지스터를 갖고, 상기 레지스터의 설정된 상태에 따라 상기 발진 회로를 크리스털 발진 회로 또는 RC 발진 회로로 동작케 하는 모드 선택 수단과; 외부로부터 리셋 신호, 또는 상기 발진 회로의 동작을 정지시키기 위한 정지 신호의 입력시 상기 모드 선택 수단의 초기화를 위한 내부 리셋 신호를 출력하는 리셋 신호 발생 수단과; 상기 내부 리셋 신호의 입력에 의해 동작을 개시하여 상기 모드 선택부를 초기화하고, 소정 시간 뒤 상기 모드 선택부가 상기 입력 단자의 전압 레벨에 대응된 값으로 설정되게 하는 수단을 포함한다.
이 실시예에 있어서, 상기 모드 선택 수단은: 상기 내부 리셋 신호가 발생되면 상기 수단으로부터 입력되는 제 1 신호에 의해 초기화되고, 상기 제 1 신호의 입력 후 소정 시간 뒤 상기 수단으로부터 제공되는 제 2 신호에 따라 상기 입력 단자의 전압 레벨에 따른 소정의 모드 값이 설정되는 레지스터와; 상기 제 2 신호와 상기 입력 단자로부터 입력되는 신호를 논리 연산하여 상기 레지스터의 클락 신호로 입력하는 논리 회로를 포함한다.
이 실시예에 있어서, 상기 리셋 신호 발생 수단은: 상기 정지 신호의 입력시 원 펄스를 발생하는 원 펄스 발생부와; 상기 원 펄스 발생부의 출력과 상기 외부로부터 입력되는 리셋 신호를 논리 연산하여 출력하는 논리 회로와; 상기 논리 회로의 출력을 입력하여 내부 리셋 신호를 출력하는 슈미트 트리거를 포함한다.
이 실시예에 있어서, 상기 수단은: 상기 내부 리셋 신호의 입력에 따라 상기 모드 선택 수단을 초기화하는 제 1 신호를 제공하는 제 1 의 수단과; 상기 모드 선택 수단이 초기화 된 후 소정 시간 뒤 상기 모드 선택부가 상기 입력 단자의 전압 레벨에 대응된 값으로 설정되게 하는 제 2 신호를 제공하는 제 2 수단과; 상기 제 1 및 제 2 수단의 동작 클락을 제공하는 클락 발생 수단을 포함한다.
이 실시예에 있어서, 상기 제 1 수단과 상기 제 2 수단은 플립플롭으로 구성되고, 상기 클락 발생 수단은 상기 내부 리셋 신호의 입력에 따라 인에이블 되며, 상기 제 2 신호의 발생에 따라 동작이 정지되고; RC 발진을 위한 캐패시터와 논리 회로들과; 상기 논리 회로들이 안정되게 동작하도록 하는 레벨 쉬프터를 포함한다.
(실시예)
이하, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 바람직한 실시예에 따른 발진 회로의 회로도이고 그리고 도 4는 도 3에 도시된 발진 회로의 동작에 따른 주요 신호들의 파형도 이다.
도 3에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 크리스털 RC 겸용의 발진기는 크게 크리스털 발진에서 필요한 반전 증폭기(39)와, RC 발진에서 필요한 논리 회로인 NAND 게이트(ND30), 캐패시터(C30), 크리스털 발진과 RC 발진을 구분하여 주는 모드 선택부(35), 일정 시간 뒤에 모드 선택이 될 수 있도록 하기 위한 회로(36), 상기 모드 선택부(35)를 초기화시키기 위한 리셋 신호 발생부(34)를 포함하여 구성된다.
이상과 같은 크리스털 RC 겸용의 발진 회로의 동작은 다음과 같다.
도 3을 참조하여, 이 발진 회로에 전원이 인가되면 상기 모드 선택부(35)는 상기 리셋 신호 발생부(34)로부터 인가되는 리셋 신호에 의해 초기화가 이루어진다. 모드 선택부(35)의 초기화는 발진 회로가 동작하는 중에 정지 신호(STOP)가 입력되는 경우에도 초기화가 된다. 상기 리셋 신호 발생부(35)는 외부로부터 리셋 신호(RESET)가 입력되는 경우나 또는 정지 신호(STOP)가 입력되는 경우에 상기 모드 선택부(35)의 초기화를 위한 리셋 신호를 발생한다. 특히, 정지 신호(STOP)가 입력되는 경우에는 원 펄스 발생부(34a)에 의해 원 펄스가 발생되어 상기 모드 선택부(35)를 초기화하기 위한 리셋 신호가 발생된다. 상기 원 펄스 발생부(34a)는 일정 레벨을 계속 유지하는 정지 신호(STOP)가 입력될 때 그 입력에 응답하여 원 펄스를 발생한다. 이와 같이, 외부에서 리셋 신호(RESET)나 정지 신호(STOP)가 인가되면 발진기의 피드백 저항(40)으로 구성되는 트랜지스터 NM30, PM30과 트랜스미션 게이트(38)를 구성하는 트랜지스터 NM31, PM31은 차단된다. 상기 트랜스미션 게이트(38)는 RC 발진 모드나 또는 발진 정지 상태에서 트랜지스터 NM33을 통해 흐르는 전류는 차단하는 기능을 갖는다.
이때, XI 단자(30)와 XO 단자(31)에 발진용 저항(미도시됨)이 연결되어 RC 발진 회로로 동작하는 경우라면 상기 XI 단자(30)는 하이 레벨(Vdd 전압 레벨)이 되므로 이 발진 회로의 입력단 XI 단자(30)의 전압 레벨은 하이 레벨이 된다. 그러나 XI 단자(30)와 XO 단자(31)에 크리스털(미도시됨)이 접속되어 크리스털 발진 회로로 동작하는 경우에는 크리스털에 의해(이 경우 등가적으로 R, L, C 직렬과 병렬로 C가 연결된 형태) XI 단자(30)는 로우 레벨(Vss 전압 레벨) 상태가 된다. 그러므로 XI 단자(30)의 전압 레벨 상태에 따라 발진 회로가 RC 발진 회로인지 크리스털 발진 회로인지가 판단이 가능하게 된다.
이러한 XI 단자(30)의 전압 레벨 상태에 따라 모드 선택부(35)의 레지스터(MR30)에 해당되는 데이터가 저장된다. 즉, 크리스털 발진일 경우에는 레지스터(MR30)에 하이 레벨 상태의 결과 값이 저장된다. 그러므로 RC 발진용에 사용되는 NAND 게이트(ND30)의 출력은 하이 레벨 상태로 고정된다. 따라서 RC 발진용의 캐패시터(C30)의 동작은 차단된다. 반면, RC 발진인 경우에는 로우 레벨 상태의 결과 값이 저장되므로 NAND 게이트(ND30)가 정상적으로 동작되어 XI 단자(30)의 입력 신호를 캐패시터(C30)에 정상적으로 전달하여 RC 발진이 이루어진다.
상기 모드 선택부(35)가 일정 시간 뒤에 모드 선택이 될 수 있도록 하기 위한 회로(36)는 두 개의 D-TYPE 플립플롭(FF30, FF31)과 내부적으로 RC 발진을 위한 클락 발생부(37)로서 논리 회로들(36a, 36b,), 레벨 쉬프터(36c), 캐패시터(C36)로 구성된다. 상기 클락 발생부(37)는 먼저 NAND 게이트(36a)를 구성하는 트랜지스터 PM33, NM34, NM35 그리고 공핍형 트랜지스터 NDP30와; 인버터(36b)를 구성하는 트랜지스터 PM35, NM36 그리고 공핍형 트랜지스터 NDP31와; 레벨 쉬프터(36c)를 구성하는 트랜지스터 PM36, PM37, NM37, NM38, NM39 그리고 PM38로 구성된다.
상기 리셋 신호 발생부(34)로부터 초기에 리셋 신호가 출력되면 두 개의 플립플롭(FF30, FF31)은 리셋되어 출력은 로우 레벨이 된다. 그러므로 상기 모드 선택부(35)의 레지스터(MR30)는 플립플롭(FF31)의 출력에 따라 리셋되어 로우 레벨을 유지한다. 이어 플립플롭(FF30)의 반전 출력은 하이 상태가 되어 상기 클락 발생부(37)를 동작시켜 정해진 RC 발진이 개시된다. 상기 NAND 게이트(36a)와 인버터(36b)에 구성되는 각각의 공핍형 트랜지스터 NDP30과 NDP31은 전압의 변화에 따른 발진 주파수의 변화를 최소화하기 위한 것이다. 즉, 각각의 공핍형 트랜지스터 NDP30, NDP31의 전압에 따른 트랜스컨덕턴스의 변화를 이용하여 전압이 높아지더라도 일정한 레벨을 유지토록 하여 주파수가 변화되는 것을 방지한다. 상기 레벨 쉬프터(36c)는 차동 회로로 구성되며, 인버터(36b)의 출력이 전압 변화에 상관없이 일정하므로 전압차가 클 경우 다음 단에서 오동작이 발생되는 것을 방지한다.
상기 클락 발생부(37)에 의해 발진되는 클락 신호(CLOCK)는 상기 플립플롭들(FF30, FF31)의 클락으로 사용되며, 도 4에 도시된 바와 같이, 첫 번째 클락(CLOCK)의 라이징 에지(rising edge)에서 플립플롭(FF30)의 출력이 하이 레벨이 되어 상기 모드선택 회로(35)의 레지스터(MR30)가 리셋 상태에서 해제된 뒤 XI 단자(30)의 상태에 따른 NOR 게이트(NR30)의 출력이 레지스터(MR30)의 클락(MCLK)으로 입력된다. 두 번째 클락(CLOCK)의 라이징 에지에서는 플립플롭(FF31)의 출력이 하이 상태가 되어 상기 클락 발생부(37)에 의한 RC 발진이 멈추게 된다. 그러므로 상기 레지스터(MR30)로 입력되는 클락(MCLK)도 차단되어 레지스터(MR30)의 내용이 변화되는 것이 방지된다. 레지스터(MR30)의 내용은 상기 리셋 신호 발생부(34)에 의해 다시 리셋 신호가 발생할 때까지 계속 유지된다.
이와 같이, 상기 모드 선택부(35)가 일정 시간 뒤에 모드 선택이 될 수 있도록 하기 위한 회로(36)는 파워 온(power on) 등 발진 회로가 초기의 불안정한 상태에서 레지스터(MR30)의 값이 잘못 설정되는 것을 방지하기 위하여 일정한 시간이 지난 후 안정된 상태에서 레지스터(MR30)의 값이 설정 되도록 한다.
이상과 같은 본 발명의 크리스털 RC 발진 회로는 별도의 단자나 마스크 옵션 등의 선택적인 제조 공정 없이 발진 회로에 전원이 인가되면 스스로 크리스털 발진 모드인지 RC 발진 모드인가를 자동으로 구별하여 동작하므로 안정된 발진 동작과 편리성을 제공한다.
도 1은 종래 크리스털과 RC 겸용의 발진 회로의 일 예의 회로도;
도 2는 도 1에 도시된 발진 회로에 마스크 옵션(mask option) 회로가 포함된 발진 회로의 회로도;
도 3은 본 발명의 바람직한 실시예에 따른 발진 회로의 회로도; 그리고
도 4는 도 3에 도시된 발진 회로의 동작에 따른 주요 신호들의 파형도 이다.
*도면의 주요 부분에 대한 부호의 설명*
34: 리셋 신호 발생부 35: 모드 선택부
37: 클락 발생부

Claims (7)

  1. 크리스털과 RC 겸용의 발진 회로에 있어서:
    크리스털 또는 RC 발진을 위한 발진 회로와;
    크리스털 또는 RC 발진용 저항이 접속되는 상기 발진 회로의 입력 단자(30)의 전압 레벨에 대응된 값이 설정되는 레지스터를 갖고, 상기 레지스터의 설정된 상태에 따라 상기 발진 회로를 크리스털 발진 회로 또는 RC 발진 회로로 동작케 하는 모드 선택 수단(35)과;
    외부로부터 리셋 신호(RESET), 또는 상기 발진 회로의 동작을 정지시키기 위한 정지 신호(STOP)의 입력시 상기 모드 선택 수단의 초기화를 위한 내부 리셋 신호를 출력하는 리셋 신호 발생 수단(34)과;
    상기 내부 리셋 신호의 입력에 의해 동작을 개시하여 상기 모드 선택부(35)를 초기화하고, 소정 시간 뒤 상기 모드 선택부(34)가 상기 입력 단자(30)의 전압 레벨에 대응된 값으로 설정되게 하는 수단(36)을 포함하는 것을 특징으로 하는 크리스털과 RC 겸용의 발진 회로.
  2. 제 1 항에 있어서,
    상기 모드 선택 수단(35)은:
    상기 내부 리셋 신호가 발생되면 상기 수단(36)으로부터 입력되는 제 1 신호(Q1)에 의해 초기화되고, 상기 제 1 신호(Q1)의 입력 후 소정 시간 뒤 상기 수단(36)으로부터 제공되는 제 2 신호(Q2)에 따라 상기 입력 단자(30)의 전압 레벨에 따른 소정의 모드 값이 설정되는 레지스터(MR30)와;
    상기 제 2 신호(Q2)와 상기 입력 단자(30)로부터 입력되는 신호를 논리 연산하여 상기 레지스터(MR30)의 클락 신호(MCLK)로 입력하는 논리 회로(NR30)를 포함하는 것을 특징으로 하는 크리스털과 RC 겸용의 발진 회로.
  3. 제 1 항에 있어서,
    상기 리셋 신호 발생 수단(34)은:
    상기 정지 신호(STOP)의 입력시 원 펄스를 발생하는 원 펄스 발생부(34a)와;
    상기 원 펄스 발생부(34a)의 출력과 상기 외부로부터 입력되는 리셋 신호(RESET)를 논리 연산하여 출력하는 논리 회로(ND32)와;
    상기 논리 회로(NR32)의 출력을 입력하여 내부 리셋 신호를 출력하는 슈미트 트리거(STB30)를 포함하는 것을 특징으로 하는 크리스털과 RC 겸용의 발진 회로.
  4. 제 1 항에 있어서,
    상기 수단(36)은:
    상기 내부 리셋 신호의 입력에 따라 상기 모드 선택 수단(35)을 초기화하는 제 1 신호(Q1)를 제공하는 제 1 의 수단(FF31)과;
    상기 모드 선택 수단(35)이 초기화 된 후 소정 시간 되 상기 모드 선택부(34)가 상기 입력 단자(30)의 전압 레벨에 대응된 값으로 설정되게 하는 제 2 신호(Q2)를 제공하는 제 2 수단(FF30)과;
    상기 제 1 및 제 2 수단(FF31, FF30)의 동작 클락을 제공하는 클락 발생 수단(37)을 포함하는 것을 특징으로 하는 크리스털과 RC 겸용의 발진 회로.
  5. 제 4 항에 있어서,
    상기 제 1 수단(FF31)은 플립플롭으로 구성되는 것을 특징으로 하는 크리스털과 RC 겸용의 발진 회로.
  6. 제 4 항에 있어서,
    상기 제 2 수단(FF31)은 플립플롭으로 구성되는 것을 특징으로 하는 크리스털과 RC 겸용의 발진 회로.
  7. 제 4 항에 있어서,
    상기 클락 발생 수단(37)은
    상기 내부 리셋 신호의 입력에 따라 인에이블 되며, 상기 제 2 신호(Q2)의 발생에 따라 동작이 정지되고;
    RC 발진을 위한 캐패시터(C36)와 논리 회로들(36a, 36c)과;
    상기 논리 회로들(36a, 36b)이 안정되게 동작하도록 하는 레벨 쉬프터(36c)를 포함하는 것을 특징으로 하는 크리스털과 RC 겸용의 발진 회로.
KR1019980035912A 1998-09-01 1998-09-01 크리스털과 알시 겸용 발진 회로 KR100572303B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980035912A KR100572303B1 (ko) 1998-09-01 1998-09-01 크리스털과 알시 겸용 발진 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980035912A KR100572303B1 (ko) 1998-09-01 1998-09-01 크리스털과 알시 겸용 발진 회로

Publications (2)

Publication Number Publication Date
KR20000018354A KR20000018354A (ko) 2000-04-06
KR100572303B1 true KR100572303B1 (ko) 2007-02-05

Family

ID=19549198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980035912A KR100572303B1 (ko) 1998-09-01 1998-09-01 크리스털과 알시 겸용 발진 회로

Country Status (1)

Country Link
KR (1) KR100572303B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613829A (en) * 1985-10-31 1986-09-23 Rca Corporation Switchable oscillator circuit
KR19980027919A (ko) * 1996-10-18 1998-07-15 김광호 크리스탈 및 알.씨(rc) 겸용 발진회로
KR19980028656A (ko) * 1996-10-23 1998-07-15 김광호 크리스탈과 rc 겸용 발진기 회로
KR19990048765A (ko) * 1997-12-10 1999-07-05 윤종용 크리스탈과 알시 겸용 발진 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613829A (en) * 1985-10-31 1986-09-23 Rca Corporation Switchable oscillator circuit
KR19980027919A (ko) * 1996-10-18 1998-07-15 김광호 크리스탈 및 알.씨(rc) 겸용 발진회로
KR19980028656A (ko) * 1996-10-23 1998-07-15 김광호 크리스탈과 rc 겸용 발진기 회로
KR19990048765A (ko) * 1997-12-10 1999-07-05 윤종용 크리스탈과 알시 겸용 발진 회로

Also Published As

Publication number Publication date
KR20000018354A (ko) 2000-04-06

Similar Documents

Publication Publication Date Title
US6563391B1 (en) Precision crystal oscillator circuit used in microcontroller
US6774735B2 (en) Low power self-biasing oscillator circuit
US4864255A (en) Oscillator capable of quickly supplying a stable oscillation signal
KR100286155B1 (ko) 집적 회로에 내장된 발진 회로
KR100572303B1 (ko) 크리스털과 알시 겸용 발진 회로
US7369006B2 (en) Applied voltage control circuit for voltage controlled oscillation circuit
US6903616B2 (en) Startup circuit and method for starting an oscillator after power-off
US20010006357A1 (en) Oscillation/amplification circuit which is unsusceptible to noise and capable of supplying a stable clock
KR100225213B1 (ko) 반도체 장치 및 이 반도체 장치의 클럭 신호 제어방법(control of clock signal in semiconductor device)
US7310026B2 (en) Semiconductor integrated circuit with function to detect state of stable oscillation
US6653907B2 (en) Frequency-variable RC oscillator and microcomputer
US6486717B2 (en) Divider with cycle time correction
US6911873B2 (en) Detection circuit and method for an oscillator
JPH10313240A (ja) パワーオンリセット回路
JPH01191064A (ja) 電圧検出回路
KR100458473B1 (ko) 파워 온 리셋 회로
KR100561932B1 (ko) 감소된 지터를 갖는 집적된 오실레이터
JPH03165619A (ja) クロック供給回路
JP2024034381A (ja) 半導体装置
KR100496853B1 (ko) 반도체장치의다기능발진기
KR19990048765A (ko) 크리스탈과 알시 겸용 발진 회로
EP1654629B1 (en) Modifying clock signals output by an integrated circuit
JP4277645B2 (ja) 発振開始検出回路及びそれを内蔵した半導体集積回路
KR100468678B1 (ko) 시스템 클럭 발생장치 및 방법
JPH11234043A (ja) 発振回路および半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100315

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee