JPH03165619A

JPH03165619A - クロック供給回路

Info

Publication number: JPH03165619A
Application number: JP1305218A
Authority: JP
Inventors: Masami Hashimoto; 正美橋本
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1989-11-25
Filing date: 1989-11-25
Publication date: 1991-07-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野１本発明は半導体集積回路の初期状態、例えば電源投入時
や、クロック源も停止しているスリーブモードからノー
マルモードに復帰する場合等の過渡状態において所定の
動作を行なわせる為のクロックの供給源の回路の構成に
関する。

〔従来の技術〕

従来のクロック供給源を持つ集積回路においては電源投
入時やスリーブモードからノーマルモードに復帰する場
合等の初期状態において特別にクロックを供給する供給
源を持っていなかった１例えばクロックの供給源である
水晶発振回路を構成する集積回路においては特別に工夫
はなく、電源投入時においては充分に時間が立ち、水晶
発振回路が安定動作してから、本来の動作を開始するよ
うに構成されていた。

［発明が解決しようとする課題］従来の集積回路におけるクロック供給回路は前述したよ
うに電源投入時等の初期状態に特別な工夫をしていない
為、電源を投入してから安定するまで等の初期状態の間
に動作を保留する待ち時間が必要であった。したがって
例えば電源投入時にすぐに警笛を鳴らすとか、点滅信号
を出すとかの機能仕様を満足させることができなかった
。

そこで本発明は以上の問題点を解決すべく、動作が不安
定な電源投入時等の初期状態において６クロツクを供給
する回路を設け、電源投入時等の不安定状態でも簡単な
機能仕様の動作を実現することを目的とする。

〔課頭を解決するための手段１本発明のクロック供給回路は、ａ）第１の発振回路と、ｂ）第２の発振回路と、Ｃ）前記第１の発振回路の状態を検出する発振検出回路
と、ｄ）前記第１、第２の発振回路のそれぞれの出力信号と
、前記発振検出回路の出力信号を入力し。

該発振検出回路の出力信号の状態によって前記第１もし
くは第２の発振回路の出力信号のいずれか一方を選択し
て出力する選択回路とからなることを特徴とする。

［作　用］本発明の上記の構成によれば第１、第２の２個の発振回
路を持っており、別々に専用に設計できるので、第１の
発振回路が電源投入後、安定するまでの立ち上がり時間
の長い発振回路であっても、立ち上がり時間の短い第２
の発振回路によって、電源投入直後はとりあえず動作に
必要なりロックを供給でき、かつ通常の状態では一般的
には特性の良い第１の発振回路からのクロックを供給す
べく、検出回路の検出信号により選択回路によって切り
替えることができる。これにより電源投入直後において
も、また安定した通常時においてもともにそれぞれに適
した特性のクロック供給回路が実現する。

［実　施　例１第１図は本発明の構成を示す回路ブロック図である。第
１図において１１は第１の発振回路、１２は第２の発振
回路、１３は発振検出回路、１４は選択回路である。第
１の発振回路１１は通常の状態のクロック源となるもの
で通常の状態における一般的な電気特性は最適になるよ
うに設計されているが、電源投入時等の過渡状態では発
振が安定するまでに比較的長い時間を要する発振回路で
ある。第２の発振回路１２は電源投入時等において第１
の発振回路がまだ安定した発振状態にないときのクロッ
ク源となるもので、通常の状態における一般的な電気特
性はあまり良くないが、電源投入時においては急速に発
振し、クロックの供給が可能となる発振回路である０発
振検出回路１３は第１の発振回路１１からの出力信号１
７を入力し、第１の発振回路１１が発振しているか否か
、あるいは発振してから一定の時間が経過しているか否
かを判定、検出する０選択回路１４は第１の発振回路１
１からの出力信号１５．第２の発振回路の出力信号１６
、発振検出回路１３からの検出信号１８を入力している
。そして検出信号１８の状態により、第１の発振回路１
１のクロック信号か、第２の発振回路１２のクロック信
号かを選択し、出力端子１９から出力される０以上の構
成により、電源投入時はまず第２の発振回路がすぐに発
振し、選択回路１４より第２の発振回路のクロック信号
が出力端子１９より供給される。

そしである一定の時間が立ち第１の発振回路が発振し、
かつ安定した状態になると、その状態を発振検出回路１
３が検出し、検出信号１８により選択回路１４は第１の
発振回路のクロック信号を出力端子１９から供給するよ
うになる０以上によって電源投入時から直ちにクロック
を供給し、かつ通常の状態においては電気的特性の望し
い発振回路からのクロック信号が供給されることになる
。

第２図は第１図の第１の発振回路１１の一例を示す回路
図である。第２図において２１はインバータ回路、２２
は帰還抵抗、２３は水晶振動子、２４．２５はコンデン
サである。インバータ回路２１の入力端子と出力端子と
の間に帰還抵抗が接続され、増幅回路が構成されている
。水晶振動子２３の第１端子とアース端子との間にコン
デンサ２４が接続され、第２端子とアース端子との間に
コンデンサ２５が接続されており、水晶振動子２３、コ
ンデンサ２４．２５によって帰還回路が構成されている
。そしてインバータ回路２１の出力及び入力は水晶振動
子２３の第１端子、第２端子にそれぞれ接続されている
１以上は良く知られた水晶発振回路の構成例であり、ク
ロック信号は出力端子２６から取り出される。水晶発振
回路は良く知られているように精度や安定性は非常に高
いが、電源投入時、発振が立ち上がり安定するまでの時
間が長いという特徴を持った回路である。

第３図は第１図の第２の発振回路１２の一例を示す回路
図である。第３図において３１．３２．３３はインバー
タ回路であり、インバータ回路３１の出力はインバータ
回路３２のゲートに接続され、インバータ回路３２の出
力はインバータ回路３３のゲートに接続され、インバー
タ回路３３の出力はインバータ回路３１のゲートに接続
されるとともに出力端子３４となっている。以上のイン
バータ回路３１．３２．３３によってリングオシレータ
回路が構成される。

第４図は第１図の発振検出回路１３の一例を示す回路図
である。第４図において４１．４２．４３はフリップフ
ロップ回路による分周回路であり、第１の発振回路１１
からのクロック信号は入力端子４５に入力し、分周回路
４１のクロック端子に接続され、分周回路４１の出力は
分周回路４２のクロック端子に接続され分周回路４２の
出力は分周回路４３のクロック端子に接続されている６
分周回路４１．４２．４３のそれぞれの出力信号はＮＡ
ＮＤ回路４４の第１、第２、第３ゲートにそれぞれ入力
している。ＮＡＮＤ回路４４の出力は第１図の発振検出
回路１３の検出信号１８となっている。入力端子４５に
入力したクロック信号は分周回路４１．４２．４３によ
り分周、カウントされ、分周回路４１．４２．４３の出
力はすべて高電位になった時、ＮＡＮＤ回路４４は低電
位を検出信号として出力端子４６から出力する。またリ
セット信号４７は分周回路４１．４２．４３のリセット
端子に接続されており、適当な時期においてリセット信
号により分周回路４１．４２．４３、及びＮＡＮＤ回路
４４の検出信号もリセットされる。

第５図は第１図の選択回路１４の一例を示す回路図であ
る。第５図において５１はＡＮＤ　−Ｎ。

８回路、５２はインバータ回路である。入力端子５５に
は第１の発振回路１１のクロック信号１５が接続され、
入力端子５６には第２の発振回路１２のクロック信号１
６が接続され、入力端子５４には発振検出回路１３から
の検出信号１８が接続されている。またＡＮＤ　−ＮＯ
Ｒ回路５１の出力端子５３は選択回路１４としての出力
端子１９となっている。さて電源投入時は発振検出回路
１３の検出信号１８は高電位であるので出力端子５３に
は第２の発振回路１２のクロック信号が出力される。ま
た電源投入後、充分に時間が立ち第１の発振回路１１が
安定し１発振検出回路１３の検出信号１８が低電位とな
ると出力端子５３には第１の発振回路１１のクロック信
号が出力される。

以上、第２図、第３図、第４図、第５図において、それ
ぞれ第１の発振回路、第２の発振回路、発振検出回路、
選択回路の具体的回路例をあげたが、いずれも単なる一
例で第２図においては水晶振動子を用いた発振回路をあ
げたが、セラミック振動子を用いた発振回路でも同様な
ことがいえる。また第３図の第２の発振回路では例えば
第６図に示すようなＣＲ発振回路でも良い、また第４図
の発振検出回路では分周回路の段数を変え、クロックの
計測数を変＾でも良いし、ＮＡＮＤ回路４４の代りにＮ
ＯＲ回路等の別な論理回路を用いても良い、また分周段
をリセットした場合でも検出信号をそのまま保持した方
が良い場合にはラッチ回路を設けることもある。また第
５図の選択回路においても第１、第２の発振回路の出力
信号を検出信号１８によって選択すれば良く、ラッチ回
路を設けることを含め、様々な論理回路がある。

また第１図においては発振検出回路１３の検出信号１８
によって選択回路１４のみを制御している例を示したが
、検出信号１８によって第２の発振回路を停止するよう
にしても良い、この場合、第２の発振回路１２で消費す
る消費電力が節約できる。また、このとき検出信号１８
によって発振を制御する具体的な回路として第７図の回
路例がある、第７図の回路において第３図の回路と異な
るのはインバータ回路３１がＮＡＮＤ回路７１に代って
おり、ＮＡＮＤ回路７１の第２ゲート７５に検出信号１
８を接続することにより発振が検出信号１８によって制
御される。

〔発明の効果ｊ以上、本発明によれば電源投入時や、スリーブモードか
らノーマルモードに復帰する場合等の初期状態のみクロ
ックを用いる第１の発振回路を有しているので、電源投
入時等の過渡状態後、安定するまでの時間が長い水晶発
振回路をクロック源とする機能回路においても、電源投
入直後や、スリーブモードからノーマルモードへ復帰直
後の本来不安定な時期から所望の動作をさせることが出
来るという効果がある。

また一般の発振回路において、立ち上がり時間の速い発
振回路は一般的に消費電力も大きくなりがちであり、立
ち上がりの安定するまでの時間を短かくするか、消費電
力の特性を重要視するかのジレンマがある。したがって
通常のクロック源として立ち上がりの安定時間の長い水
晶発振回路のみならず、比較的安定時間の短い他の発振
回路を用いる場合にも、本発明では第１、第２の発振回
路を２個用い、途中で切り替える構成をとっているので
それぞれ独立に回路定数を設定でき、通常動作時の消費
電力を増加させることなく電源投入時の不安定状態にお
いても所望の動作を行うことが出来るという効果がある
。

【図面の簡単な説明】

第１図は本発明の構成を示す回路ブロック図。第２図は第１の発振回路の実施例である水晶発振回路の
回路図、第３図、第６図、第７図は第２の発振回路の実
施例を示すそれぞれの回路図、第４図は発振検出回路の
実施例を示す回路図、第５図は選択回路の実施例を示す
回路図である。１１・・・・・・・・第１の発振回路１２・・・・・・・・第２の発振回路１３・・・・・・・・発振検出回路１４・・・・・・・・選択回路２１．３１．３２．３３．５２．６１．６２゜７２．７
３・・・・・インパーク回路２２．６３・・・・・抵抗素子２３・・・・・・・・水晶振動子２４．２５．６４・・コンデンサ４４．７１・・・・・ＮＡＮＤ回路４１．４２．４３・・分周回路５１・・・・・・・・ＡＮＤ　−ＮＯＲ回路以上

Claims

【特許請求の範囲】

（１）ａ）第１の発振回路と、ｂ）第２の発振回路と、ｃ）前記第１の発振回路の状態を検出する発振検出回路
と、ｄ）前記第１、第２の発振回路のそれぞれの出力信号と
、前記発振検出回路の出力信号を入力し、該発振検出回
路の出力信号の状態によって前記第１もしくは第２の発
振回路の出力信号のいずれか一方を選択して出力する選
択回路とからなることを特徴とするクロック供給回路。