JPH06232703A - 発振装置 - Google Patents
発振装置Info
- Publication number
- JPH06232703A JPH06232703A JP5037314A JP3731493A JPH06232703A JP H06232703 A JPH06232703 A JP H06232703A JP 5037314 A JP5037314 A JP 5037314A JP 3731493 A JP3731493 A JP 3731493A JP H06232703 A JPH06232703 A JP H06232703A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- internal
- microcomputer
- oscillator
- stages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【目的】 外部からのノイズの影響を受けず、コストの
高い水晶またはセラミックなどの振動子の使用を回避で
きるほか、出力パルスの周波数の設定を容易に実施可能
にする。 【構成】 マイクロコンピュータに内蔵された複数段の
インバータゲート１からなる内部発振回路Ａを有し、該
内部発振回路Ａに接続された接続段数セレクタ２に、上
記インバータゲート１の接続段数を任意に選択させる。
高い水晶またはセラミックなどの振動子の使用を回避で
きるほか、出力パルスの周波数の設定を容易に実施可能
にする。 【構成】 マイクロコンピュータに内蔵された複数段の
インバータゲート１からなる内部発振回路Ａを有し、該
内部発振回路Ａに接続された接続段数セレクタ２に、上
記インバータゲート１の接続段数を任意に選択させる。
Description
【０００１】
【産業上の利用分野】この発明は、マイクロコンピュー
タのクロック入力に使用する発振装置に関するものであ
る。
タのクロック入力に使用する発振装置に関するものであ
る。
【０００２】
【従来の技術】図４は従来の発振装置を示す回路図であ
り、図において、５は抵抗６やコンデンサ７，８ととも
に振動波を出力する水晶振動子、４はその振動波を増幅
して、外部のマイクロコンピュータ９にクロックとして
供給するインバータゲートである。
り、図において、５は抵抗６やコンデンサ７，８ととも
に振動波を出力する水晶振動子、４はその振動波を増幅
して、外部のマイクロコンピュータ９にクロックとして
供給するインバータゲートである。
【０００３】次に動作について説明する。この発振装置
では、インバータゲート４と水晶振動子５の共振で発振
し、その発振パルスが増幅されて正弦波状のパルスとし
て、上記マイクロコンピュータ９へ出力され、同期化信
号として利用される。
では、インバータゲート４と水晶振動子５の共振で発振
し、その発振パルスが増幅されて正弦波状のパルスとし
て、上記マイクロコンピュータ９へ出力され、同期化信
号として利用される。
【０００４】
【発明が解決しようとする課題】従来の発振装置は以上
のように構成されているので、これがマイクロコンピュ
ータ９とは独立に外部に設けられることで、外部からの
ノイズを受け易く、また、水晶またはセラミックの振動
子を用いたり、マイクロコンピュータ９に対する接続の
ため端子を２ピン分増加する点を考えると、コスト的に
不利になるなどの問題点があった。
のように構成されているので、これがマイクロコンピュ
ータ９とは独立に外部に設けられることで、外部からの
ノイズを受け易く、また、水晶またはセラミックの振動
子を用いたり、マイクロコンピュータ９に対する接続の
ため端子を２ピン分増加する点を考えると、コスト的に
不利になるなどの問題点があった。
【０００５】特に、上記ノイズに関して言えば、ノイズ
がマイクロコンピュータ９の誤動作の原因の１つでもあ
るため、耐ノイズ性には十分な対策が必要であり、上記
の発振装置ではノイズの影響を避けられず、また、水晶
振動子を使った発振回路では、周波数の選択ないし設定
を容易に行えないなどの問題点があった。
がマイクロコンピュータ９の誤動作の原因の１つでもあ
るため、耐ノイズ性には十分な対策が必要であり、上記
の発振装置ではノイズの影響を避けられず、また、水晶
振動子を使った発振回路では、周波数の選択ないし設定
を容易に行えないなどの問題点があった。
【０００６】請求項１の発明は上記のような問題点を解
消するためになされたものであり、外部からのノイズの
影響を受けず、コストの高い水晶またはセラミックなど
の振動子の使用を回避できるほか、出力パルスの周波数
の設定を容易に実施できる発振装置を得ることを目的と
する。
消するためになされたものであり、外部からのノイズの
影響を受けず、コストの高い水晶またはセラミックなど
の振動子の使用を回避できるほか、出力パルスの周波数
の設定を容易に実施できる発振装置を得ることを目的と
する。
【０００７】また、請求項２の発明は内部発振回路の異
常時においても、引き続き正規の出力パルスをマイクロ
コンピュータへ供給できる発振装置を得ることを目的と
する。
常時においても、引き続き正規の出力パルスをマイクロ
コンピュータへ供給できる発振装置を得ることを目的と
する。
【０００８】
【課題を解決するための手段】請求項１の発明に係る発
振装置は、マイクロコンピュータに内蔵された複数段の
インバータゲートからなる内部発振回路を有し、該内部
発振回路に接続された段数セレクタに、上記インバータ
ゲートの接続段数を任意に選択させるようにしたもので
ある。
振装置は、マイクロコンピュータに内蔵された複数段の
インバータゲートからなる内部発振回路を有し、該内部
発振回路に接続された段数セレクタに、上記インバータ
ゲートの接続段数を任意に選択させるようにしたもので
ある。
【０００９】請求項２の発明に係る発振装置は、内部発
振回路に対して独立に外部発振回路を設け、該外部発振
回路または上記内部発振回路の各出力を、出力セレクタ
により選択的に出力させるようにしたものである。
振回路に対して独立に外部発振回路を設け、該外部発振
回路または上記内部発振回路の各出力を、出力セレクタ
により選択的に出力させるようにしたものである。
【００１０】
【作用】請求項１の発明における発振装置は、接続段数
セレクタによって、インバータゲートが持つ遅延時間を
利用して発振動作する発振回路の、当該インバータゲー
トの段数を選択することで、発振周波数を任意に選択で
きるようにするとともに、インバータゲートのリング回
路からなるこの発振回路部分がマイクロコンピュータの
内部、つまりチップ上に設けられることで、外部との接
続ピン数を低減可能にし、しかも外部からのノイズの影
響を受けにくくする。
セレクタによって、インバータゲートが持つ遅延時間を
利用して発振動作する発振回路の、当該インバータゲー
トの段数を選択することで、発振周波数を任意に選択で
きるようにするとともに、インバータゲートのリング回
路からなるこの発振回路部分がマイクロコンピュータの
内部、つまりチップ上に設けられることで、外部との接
続ピン数を低減可能にし、しかも外部からのノイズの影
響を受けにくくする。
【００１１】請求項２の発明における外部発振回路は、
内部発振回路が発振動作しないときに出力セレクタによ
り選択されて、これが出力パルスを引き続きマイクロコ
ンピュータへ供給するように動作する。
内部発振回路が発振動作しないときに出力セレクタによ
り選択されて、これが出力パルスを引き続きマイクロコ
ンピュータへ供給するように動作する。
【００１２】
【実施例】実施例１．以下、請求項１の発明の一実施例
を図について説明する。図１において、１は直列接続さ
れた複数段のインバータゲートで、これが図示しないマ
イクロコンピュータに内蔵されて内部発振回路Ａを構成
している。２は接続段数セレクタで、これが上記内部発
振回路Ａに接続されて、上記インバータゲート１の接続
段数を任意に選択できるように配線されている。
を図について説明する。図１において、１は直列接続さ
れた複数段のインバータゲートで、これが図示しないマ
イクロコンピュータに内蔵されて内部発振回路Ａを構成
している。２は接続段数セレクタで、これが上記内部発
振回路Ａに接続されて、上記インバータゲート１の接続
段数を任意に選択できるように配線されている。
【００１３】図２は上記内部発振回路Ａの基本回路図で
あり、ここでは、複数段のインバータゲート１のみがリ
ング接続されている。
あり、ここでは、複数段のインバータゲート１のみがリ
ング接続されている。
【００１４】次に動作について説明する。まず、図２に
おいて、いずれかのインバータゲート１にハイレベルの
信号｀Ｈ´が入力されると、このインバータゲート１は
ある一定時間の経過後ローレベルの信号｀Ｌ´を出力す
る。そして、この信号｀Ｌ´は次のインバータゲート１
に入力され、このインバータゲート１は一定時間遅れて
信号｀Ｈ´を出力する。
おいて、いずれかのインバータゲート１にハイレベルの
信号｀Ｈ´が入力されると、このインバータゲート１は
ある一定時間の経過後ローレベルの信号｀Ｌ´を出力す
る。そして、この信号｀Ｌ´は次のインバータゲート１
に入力され、このインバータゲート１は一定時間遅れて
信号｀Ｈ´を出力する。
【００１５】ここで、上記各遅延時間をｔとした場合に
は、１つのインバータゲート１より構成された内部発振
回路Ａの周期は２ｔとなる。従って、インバータゲート
を３個接続した場合には、入力から出力に至る経過時間
は３ｔとなり、内部発振回路Ａの周期は６ｔとなる。こ
のように、図２に示すような内部発振回路であるリング
発振回路では、インバータゲート１の遅延時間とインバ
ータゲート１の機能を利用して発振を行わせるものであ
る。
は、１つのインバータゲート１より構成された内部発振
回路Ａの周期は２ｔとなる。従って、インバータゲート
を３個接続した場合には、入力から出力に至る経過時間
は３ｔとなり、内部発振回路Ａの周期は６ｔとなる。こ
のように、図２に示すような内部発振回路であるリング
発振回路では、インバータゲート１の遅延時間とインバ
ータゲート１の機能を利用して発振を行わせるものであ
る。
【００１６】図１はインバータゲート１をリング状に接
続した図２の内部発振回路Ａに、インバータゲート１の
段数の切換接続を行う接続段数セレクタ２を接続したも
のである。従って、セレクタ２の切り換えにより、各イ
ンバータゲート１のもつ遅延時間を利用することで、上
記のようにインバータゲート１の接続段数を選択するこ
とにより、上記のように周波数の設定，選択を可能にし
ている。
続した図２の内部発振回路Ａに、インバータゲート１の
段数の切換接続を行う接続段数セレクタ２を接続したも
のである。従って、セレクタ２の切り換えにより、各イ
ンバータゲート１のもつ遅延時間を利用することで、上
記のようにインバータゲート１の接続段数を選択するこ
とにより、上記のように周波数の設定，選択を可能にし
ている。
【００１７】この場合において、上記内部発振回路Ａは
マイクロコンピュータのチップ上に設けられ、各インバ
ータゲート１を構成するトランジスタが電圧や温度の影
響を受けて特性が変化し、内部発振回路Ａの発振が不安
定になる。しかし、この電圧，温度が変化してもマイク
ロコンピュータ自身がこれに追従する。
マイクロコンピュータのチップ上に設けられ、各インバ
ータゲート１を構成するトランジスタが電圧や温度の影
響を受けて特性が変化し、内部発振回路Ａの発振が不安
定になる。しかし、この電圧，温度が変化してもマイク
ロコンピュータ自身がこれに追従する。
【００１８】すなわち、例えば電源電圧に変動がある
と、内部発振回路Ａもマイクロコンピュータと同様の影
響を受け、動作上限周波数の低下と同時に、内部発振回
路Ａの発振周波数も低下し、マイクロコンピュータはそ
の周波数変化に追従し、暴走には至らない。なお、温度
が変化した場合についても同様である。
と、内部発振回路Ａもマイクロコンピュータと同様の影
響を受け、動作上限周波数の低下と同時に、内部発振回
路Ａの発振周波数も低下し、マイクロコンピュータはそ
の周波数変化に追従し、暴走には至らない。なお、温度
が変化した場合についても同様である。
【００１９】また、この発振装置はマイクロコンピュー
タのチップ上に上記のように作り込むため、外部からの
ノイズの影響を受けにくく、かつこれらの発振装置とマ
イクロコンピュータとを接続する端子（ピン）を外部に
設置する必要がなくなり、また、水晶振動子などを設け
る必要もないので、コスト的に有利となる。
タのチップ上に上記のように作り込むため、外部からの
ノイズの影響を受けにくく、かつこれらの発振装置とマ
イクロコンピュータとを接続する端子（ピン）を外部に
設置する必要がなくなり、また、水晶振動子などを設け
る必要もないので、コスト的に有利となる。
【００２０】なお、この内部発振回路Ａの出力はマイク
ロコンピュータのクロック入力として用いるもので、例
えば電子手帳と呼ばれる、人が操作するコンピュータ機
器で、電池寿命による電圧低下により動作が遅くなって
きても、さほど気にせず使用できる用途に有効である。
ロコンピュータのクロック入力として用いるもので、例
えば電子手帳と呼ばれる、人が操作するコンピュータ機
器で、電池寿命による電圧低下により動作が遅くなって
きても、さほど気にせず使用できる用途に有効である。
【００２１】実施例２．図３は請求項２の発明の実施例
を示す。これは、マイクロコンピュータのチップ上に作
り込んだ内部発振回路Ａとは別に、従来利用していた外
部発振回路Ｂも必要に応じ取り付けるようにしたもので
ある。この場合には、内部発振回路Ａと外部発振回路Ｂ
の各出力を出力セレクタ１０で選択できるようにするこ
とで、内部発振回路Ａが発振しない場合には、ソフトウ
ェア的に出力セレクタ１０を内部発振回路Ａから外部発
振回路Ｂに切り換えることで、引き続きマイクロコンピ
ュータにクロックを送ることができる利点が得られる。
を示す。これは、マイクロコンピュータのチップ上に作
り込んだ内部発振回路Ａとは別に、従来利用していた外
部発振回路Ｂも必要に応じ取り付けるようにしたもので
ある。この場合には、内部発振回路Ａと外部発振回路Ｂ
の各出力を出力セレクタ１０で選択できるようにするこ
とで、内部発振回路Ａが発振しない場合には、ソフトウ
ェア的に出力セレクタ１０を内部発振回路Ａから外部発
振回路Ｂに切り換えることで、引き続きマイクロコンピ
ュータにクロックを送ることができる利点が得られる。
【００２２】
【発明の効果】以上のように、請求項１の発明によれ
ば、マイクロコンピュータに内蔵された複数段のインバ
ータゲートからなる内部発振回路を有し、該内部発振回
路に接続された段数セレクタに、上記インバータゲート
の接続段数を任意に選択させるように構成したので、従
来のようにマイクロコンピュータと発振回路とを接続す
るピンの数を少なくすることができ、水晶またはセラミ
ックの振動子の使用を省くことができ、結果的にもコス
ト的メリットが大きくなるほか、耐ノイズ性を強化でき
るとともに、接続段数セレクタの使用により、周波数の
可変，設定が容易になるものが得られる効果がある。
ば、マイクロコンピュータに内蔵された複数段のインバ
ータゲートからなる内部発振回路を有し、該内部発振回
路に接続された段数セレクタに、上記インバータゲート
の接続段数を任意に選択させるように構成したので、従
来のようにマイクロコンピュータと発振回路とを接続す
るピンの数を少なくすることができ、水晶またはセラミ
ックの振動子の使用を省くことができ、結果的にもコス
ト的メリットが大きくなるほか、耐ノイズ性を強化でき
るとともに、接続段数セレクタの使用により、周波数の
可変，設定が容易になるものが得られる効果がある。
【００２３】また、マイクロコンピュータに使用する電
源電圧が変動する（特に低電圧方向）場合に、マイクロ
コンピュータの動作上限周波数が低下するが、このとき
にもインバータゲートからなるリング発振器であれば、
自動的に発振周波数も低下するので、最適な動作周波数
が得られる効果がある。
源電圧が変動する（特に低電圧方向）場合に、マイクロ
コンピュータの動作上限周波数が低下するが、このとき
にもインバータゲートからなるリング発振器であれば、
自動的に発振周波数も低下するので、最適な動作周波数
が得られる効果がある。
【００２４】また、請求項２の発明によれば、内部発振
回路に対して独立に外部発振回路を設け、該外部発振回
路または上記内部発振回路の各出力を、出力セレクタに
より選択的に出力させるように構成したので、内部発振
回路が発振しない場合に、引き続きマイクロコンピュー
タに外部発振回路からクロックパルスを供給できるもの
が得られる効果がある。
回路に対して独立に外部発振回路を設け、該外部発振回
路または上記内部発振回路の各出力を、出力セレクタに
より選択的に出力させるように構成したので、内部発振
回路が発振しない場合に、引き続きマイクロコンピュー
タに外部発振回路からクロックパルスを供給できるもの
が得られる効果がある。
【図１】請求項１の発明の実施例による発振装置を示す
ブロック図である。
ブロック図である。
【図２】この発明の発振装置の基本構成を示すブロック
図である。
図である。
【図３】請求項２の発明の実施例による発振装置を示す
ブロック図である。
ブロック図である。
【図４】従来の発振装置を示す回路図である。
１ インバータゲート ２ 接続段数セレクタ １０ 出力セレクタ Ａ 内部発振回路 Ｂ 外部発振回路
Claims (2)
- 【請求項１】 マイクロコンピュータに内蔵された複数
段のインバータゲートからなる内部発振回路と、該内部
発振回路に接続されて、上記インバータゲートの接続段
数を任意に選択可能にする接続段数セレクタとを備えた
発振装置。 - 【請求項２】 マイクロコンピュータに内蔵された複数
段のインバータゲートからなる内部発振回路と、該内部
発振回路に接続されて、上記インバータゲートの接続段
数を任意に選択可能にする接続段数セレクタと、上記内
部発振回路に対して独立に設けられた外部発振回路と、
該外部発振回路または上記内部発振回路の各出力を選択
的に出力する出力セレクタとを備えた発振装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5037314A JPH06232703A (ja) | 1993-02-03 | 1993-02-03 | 発振装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5037314A JPH06232703A (ja) | 1993-02-03 | 1993-02-03 | 発振装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232703A true JPH06232703A (ja) | 1994-08-19 |
Family
ID=12494227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5037314A Pending JPH06232703A (ja) | 1993-02-03 | 1993-02-03 | 発振装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232703A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09186559A (ja) * | 1995-12-28 | 1997-07-15 | Sony Corp | 発振回路及びクロック再生回路 |
| JPH09238053A (ja) * | 1996-02-29 | 1997-09-09 | Sony Corp | リングオシレータ及びｐｌｌ回路 |
| JP2008228066A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | 遅延回路 |
| JP2010192976A (ja) * | 2009-02-16 | 2010-09-02 | Nec Corp | リングオシレータ及びそれを用いたｐｌｌ回路 |
-
1993
- 1993-02-03 JP JP5037314A patent/JPH06232703A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09186559A (ja) * | 1995-12-28 | 1997-07-15 | Sony Corp | 発振回路及びクロック再生回路 |
| JPH09238053A (ja) * | 1996-02-29 | 1997-09-09 | Sony Corp | リングオシレータ及びｐｌｌ回路 |
| JP2008228066A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | 遅延回路 |
| JP2010192976A (ja) * | 2009-02-16 | 2010-09-02 | Nec Corp | リングオシレータ及びそれを用いたｐｌｌ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4321562A (en) | Crystal oscillator circuit capable of changing the number of inverter stages coupled in series | |
| JPH0562705B2 (ja) | ||
| JPH08166834A (ja) | クロック発生回路及びマイクロコンピュータ | |
| WO2010084838A1 (ja) | 発振回路 | |
| JPH06232703A (ja) | 発振装置 | |
| JP2004304253A (ja) | 発振器とこれを用いた電子機器 | |
| JP2006287765A (ja) | 水晶発振回路 | |
| JP3105510B2 (ja) | 半導体集積回路 | |
| US4095407A (en) | Oscillating and dividing circuit having level shifter for electronic timepiece | |
| JPH0426221A (ja) | 発振回路 | |
| JPH0376404A (ja) | 半導体装置 | |
| JP2590617B2 (ja) | 電圧制御圧電発振器 | |
| JPS6037806A (ja) | 半導体装置 | |
| JPS6143274Y2 (ja) | ||
| JPH0865048A (ja) | 発振回路 | |
| JP2002232268A (ja) | クロック発生回路 | |
| JPH0722245B2 (ja) | 発振回路 | |
| JPH02290051A (ja) | 基板電位供給回路 | |
| JPH01171241A (ja) | 半導体集積回路 | |
| JP2011087064A (ja) | 検知装置及びそれを内蔵した電子機器 | |
| KR20000038479A (ko) | 발진 안정화 시간 가변 기능을 갖는 수정발진회로 | |
| JPH05235138A (ja) | 半導体集積回路 | |
| JPH03179806A (ja) | 発振回路 | |
| JPH03165619A (ja) | クロック供給回路 | |
| JPH03166614A (ja) | クロック発生回路 |