KR100286155B1 - 집적 회로에 내장된 발진 회로 - Google Patents

집적 회로에 내장된 발진 회로 Download PDF

Info

Publication number
KR100286155B1
KR100286155B1 KR1019980018786A KR19980018786A KR100286155B1 KR 100286155 B1 KR100286155 B1 KR 100286155B1 KR 1019980018786 A KR1019980018786 A KR 1019980018786A KR 19980018786 A KR19980018786 A KR 19980018786A KR 100286155 B1 KR100286155 B1 KR 100286155B1
Authority
KR
South Korea
Prior art keywords
clock
circuit
oscillator
oscillation
external
Prior art date
Application number
KR1019980018786A
Other languages
English (en)
Other versions
KR19990029205A (ko
Inventor
겐지 구보
히데유키 다카오카
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
에노모토 다츠야
미쓰비시 덴키 시스템 엘에스아이 디자인 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤, 에노모토 다츠야, 미쓰비시 덴키 시스템 엘에스아이 디자인 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR19990029205A publication Critical patent/KR19990029205A/ko
Application granted granted Critical
Publication of KR100286155B1 publication Critical patent/KR100286155B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

종래의 집적 회로에 내장된 발진 회로에서는, CR 발진 방식 및 세라믹 진동자를 이용한 발진 방식 모두에 대응시키고자 하는 경우, 그와는 별도로 기동용 발진 회로를 마련하여, 이 기동용 발진 회로에 의해 동작하고 있는 동안에 발진 방식을 선택할 필요가 있어, 클럭 전환시에 고주파 클럭이나 스파이크 노이즈 등이 발생한다고 하는 문제가 있었다.
내부 클럭 전환 회로(41)는, 링 발진기(31)의 제 1 클럭에 근거하여 동작하고 있는 상태에서 내부 클럭을 한쪽 단부 하이 레벨에 고정하고, 그 후 외부 발진 회로(40)의 제 2 클럭의 펄스수를 카운트하여 카운트값이 소정의 값으로 되면 제 2 클럭을 내부 클럭으로서 출력한다.

Description

집적 회로에 내장된 발진 회로
본 발명은 집적 회로의 다른 구성 부품에 대하여 내부 클럭을 출력하는 집적 회로에 내장되는 발진 회로에 관한 것으로, 특히 상세하게는 외부 부착되는 세라믹 진동자나 수정 발진자 등의 고체 발진 모드에서 고체 클럭을 발생하고, 외부 부착되는 저항 및 콘덴서로 이루어지는 CR 회로를 이용하여 CR 발진 모드에서 내부 클럭을 발생할 수 있는 다발진 모드 대응의 내부 발진 회로에 관한 것이다.
도 6은 종래의 집적 회로에 내장된 발진 회로의 구성을 도시하는 회로도로서, 이 발진 회로는 고체 발진 방식으로 발진하는 것이다. 도면에 있어서, 참조 부호 (1)은 집적 회로이고, 참조 부호 (2, 3)은 각각 외부 단자이고, 참조 부호 (4)는 2개의 외부 단자(2, 3) 사이에 접속된 인버터이고, 참조 부호 (5)는 해당 인버터(4)와 병렬로 배치된 귀환 저항이다. 또한, 참조 부호 (6)은 상기 2개의 외부 단자(2, 3) 사이에 외부 부착된 세라믹 진동자이고, 참조 부호 (7, 8)은 각각 상기 각 외부 단자(2, 3)에 접속된 콘덴서이다.
동작에 있어서, 이 회로에 전압이 인가되면 세라믹 진동자(6)가 진동을 개시하고, 그 진동에 따른 미소한 교류 전압이 세라믹 진동자(6)의 양단에 발생한다. 그리고, 상기 2개의 콘덴서(7, 8)의 용량에 따른 주파수의 미소 전압 변동이 2개의 외부 단자(2, 3)에 인가된다. 그러면, 인버터(4)는 한쪽의 외부 단자(2)에 입력되는 전압 변동에 동기한 교류 전압 V0을 출력하며, 이것은 내부 클럭으로서 집적 회로(1)내의 다른 각 부에 공급된다.
도 7은 종래의 집적 회로에 내장된 발진 회로의 구성을 도시하는 회로도이다. 도면에 있어서, 참조 부호 (1)은 집적 회로, 참조 부호 (9)는 외부 단자, 참조 부호 (10, 11)은 기준 전압을 생성하는 기준 전압 발생 저항, 참조 부호 (12)는 상기 외부 단자(9)에 접속된 외부 부착 저항, 참조 부호 (13)은 외부 단자(9)에 접속된 외부 부착 콘덴서, 참조 부호 (14)는 외부 단자(9)의 전압과 상기 기준 전압을 비교하는 비교기, 참조 부호 (15)는 비교기(14)가 출력하는 비교 결과에 따라 온/오프(on/off) 동작하여, 외부 단자(9)로부터 전류를 인입하는 N 채널 MOS 트랜지스터(NMOS), 참조 부호 (16)은 비교기(14)의 출력과 NMOS(15)의 게이트 사이에 배치된 지연 회로, 참조 부호 (17)은 해당 외부 단자(9)의 전압을 반전시켜 출력하는 인버터이다.
동작에 있어서, 이 회로에 전압이 인가되면 외부 부착 저항(12)과 외부 부착 콘덴서(13)로 이루어지는 CR 회로의 임피던스에 따른 시정수(time constant)에 의해 외부 단자(9)의 전압이 상승한다. 그리고, 이 외부 단자(9)의 전압이 기준 전압 발생 저항(10, 11)에 의해 생성된 기준 전압을 넘으면 비교기(14)의 출력 레벨이 반전된다. 또한, 지연 회로(16)에 의해 설정된 지연 시간 후에 NMOS(15)의 게이트에 인가되는 전압도 반전되어, NMOS(15)에는 소스로부터 드레인으로 전류가 흐르기 시작한다. 그 결과, 외부 부착 콘덴서(13)에 축적되어 있던 전하가 NMOS(15)에 의해 인입되어, 외부 단자(9)의 전압이 강하한다. 그리고, 해당 외부 단자(9)의 전압이 상기 기준 전압보다도 저하되면 비교기(14)의 출력 레벨은 다시 반전되어(원래로 돌아감), NMOS(15)는 닫히고, 외부 부착 콘덴서(13)에 전하가 축적되기 시작한다. 이와 같이, 지연 회로(16)에 의해 설정된 지연 시간과 외부 부착 저항(12) 및 외부 부착 콘덴서(13)로 이루어지는 CR 회로의 응답 속도에 의해서 결정되는 주기로 외부 단자(9)의 전압이 변동한다. 그리고, 상기 인버터(17)는 해당 외부 단자(9)의 전압 변동을 반전하여 내부 클럭으로서 출력한다.
또한, 이들 종래 2개의 발진 회로의 비교를 하면, 전자의 고체 발진 회로는 후자의 CR 발진 방식의 발진 회로와 비교하여 고비용으로 되지만 보다 고정밀도의 클럭을 생성할 수 있다고 하는 점에 주목하지 않으면 안된다.
이상과 같이 구성된 종래의 집적 회로에 내장된 발진 회로에서는, 공급자에 있어서는 동일한 기능을 갖는 집적 회로를 내장 발진 회로의 수만큼 준비할 필요가 있어 양산 효과를 기대하기가 어렵다든가, 사용자에 있어서는 단순히 기능만을 비교 검토하여 집적 회로를 선택하는 것이 아니라, 용도에 맞춘 발진 방식을 고려하여 집적 회로를 선택하지 않으면 안된다고 하는 문제점이 있었다.
최근의 집적 회로의 집적화에 따라, 상기의 문제점을 해결하기 위하여 일본 특허 공개 공보 평성 제 6-260836 호에 개시된 바와 같이 2개의 발진 방식으로 발진할 수 있는 집적 회로에 내장된 발진 회로가 제안되고 있다.
도 8은 그 집적 회로에 내장된 발진 회로의 구성을 도시하는 회로도이다. 도면에 있어서, 참조 부호 (26)는 고체 발진 모드 및 CR 발진 모드의 어느 하나에서 발진할 수 있는 제 1 발진기, 참조 부호 (27)은 제 2 발진기, 참조 부호 (28)은 이들 제 1 및 제 2 발진기(26, 27)로부터 출력되는 클럭의 한쪽을 선택하여 내부 클럭으로서 출력하는 클럭 전환 회로이다. 또한, 참조 부호 (18, 19)는 각각 제 1 발진기(26)에 접속된 외부 단자, 참조 부호 (20, 21)은 출력 제어 기능 부착 버퍼, 참조 부호 (22)는 인버터, 참조 부호 (23)은 콘덴서, 참조 부호 (24)는 외부 단자(18)와 버퍼(21)의 접속과, 외부 단자(18)와 버퍼(20) 및 콘덴서(23)의 접속을 전환하는 스위치, (25)는 외부 단자(19)와 버퍼(21)의 접속과, 외부 단자(19)와 인버터(22)의 접속을 전환하는 스위치, (29, 30)은 각각 제 2 발진기(27)에 접속된 외부 단자이다.
제 1 발진기(26)의 외부 단자(18, 19)에 외부 부착 저항을 접속함과 동시에, 전환 스위치(24)는 외부 단자(18)를 버퍼(20) 및 콘덴서(23)에 접속되도록 설정하고, 전환 스위치(25)는 외부 단자(19)를 인버터(22)에 접속되도록 설정한 것으로 가정한다. 이 경우, 예를 들면 출력이 스위치(25)에 접속된 인버터(22)의 출력 레벨이 로우(low)에서 하이(high)로 변화된 경우, 상기 콘덴서(23)와 외부 부착 저항에 전류가 흘러, 그 시정수에 따른 지연 시간에 의해 외부 단자(18)의 전위가 하이 레벨로 상승하며, 그 결과 상기 인버터(22)의 출력 레벨은 소정의 시간 후에 로우 레벨 상태로 되돌아간다.
다음에 제 1 발진기(26)의 2개의 외부 단자(18, 19) 사이에 귀환 저항 및 세라믹 진동자가 접속되고, 또한 각 외부 단자(18, 19)에 2개의 콘덴서가 각각 접속됨과 동시에, 전환 스위치(24)는 외부 단자(18)를 버퍼(21)의 한쪽 입력에 접속하도록 설정하고, 전환 스위치(25)의 외부 단자(19)를 버퍼(21)의 출력에 접속하도록 설정한 것으로 가정한다. 이 경우, 우선 도시되어 있지 않은 세라믹 진동자 및 2개의 콘덴서로부터 소정 주파수의 전압 변동이 출력되고, 외부 단자(18)에 부가되는 그 전압 변동에 따라 버퍼(21)는 클럭을 출력하며, 도시하지 않은 귀환 저항이 이 클럭 파형을 정형(整形)한다.
또한, 제 2 발진기(27)는 1 종류의 발진 방식으로 클럭을 출력하는 것으로, 이 종래의 발진 회로가 리세트 상태로부터 해제되면, 제 2 발진기(27)의 클럭이 내부 클럭으로서 출력되도록, 클럭 전환 회로(28)는 제어된다.
이상과 같이, 도 8에 도시하는 집적 회로에 내장된 발진 회로는 2개의 발진 모드에서 동작할 수 있다. 그러나, 이러한 집적 회로에 내장된 발진 회로에서는, 제 1 발진기(26)의 클럭과 제 2 발진기(27)의 클럭은 일반적으로 클럭의 상승 타이밍이나 하강 타이밍이 일치하지 않으므로, 클럭 전환시에 이들의 클럭보다도 높은 주파수를 갖는 클럭이 출력되거나, 소위 스파이크 노이즈 등이 출력되어 버린다. 그리고, 그와 같은 고주파의 클럭이 출력되거나 하면 집적 회로의 다른 회로에서는 데이터 세트업 타임 등을 확보할 수 없게 되어 래치 동작이 불안정하게 된다든지 하여 오동작이 발생하므로, 비록 상기 종래의 발진 회로를 구비하는 집적 회로가 리세트되었다고 하더라도 안정된 리세트 상태를 유지한 채로 집적 회로를 복귀시킬 수 없게 되어 버린다.
또한, 상기 종래의 발진 회로는 각 발진기(26, 27)마다 각각 2세트의 외부 단자(18, 19)와 외부 단자(29, 30)를 구비하지 않으면 안되어, 집적 회로에 마련해야 하는 사용 핀수가 증가해 버린다.
본 발명의 목적은 상기한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 해당 발진 회로가 내장되는 집적 회로에 마련해야 하는 핀수를 증가시키는 일 없이, 외부 발진기 및 내부 발진기를 이용하여 2개 이상의 발진 방식 중 어느 한 방식으로 발진하여, 내부 발진기로부터의 클럭에서 외부 발진기로부터의 다른 클럭으로의 전환을 행하여도 안정되게 내부 클럭을 생성할 수 있으며, 이에 따라 집적 회로를 리세트한 후의 복구를 확실히 할 수 있는 집적 회로에 내장된 발진 회로를 얻는 것이다.
도 1a는 본 발명의 실시예 1에 의한 다발진 모드에서 발진 가능한 집적 회로에 내장된 발진 회로의 구성을 도시하는 회로도,
도 1b는 외부 발진 회로를 RC 발진 모드에서 사용하는 경우에 외부 단자에 접속하는 RC 발진용 외부 부착 부재를 도시하는 회로도,
도 1c는 외부 발진 회로를 고체 발진 모드에서 사용하는 경우에 외부 단자에 접속하는 고체 발진용 외부 부착 부재를 도시하는 회로도,
도 2는 본 발명의 실시예 1에 의한 발진 회로의 내부 클럭 전환 회로(41)의 본체의 구성을 도시하는 회로도,
도 3a는 본 발명의 실시예 1에 의한 발진 회로의 클럭 전환 동작 기간에 있어서의 동작의 일례를 도시하는 타이밍 차트,
도 3b는 본 발명의 실시예 1에 의한 발진 회로의 클럭 전환 동작 기간에 있어서의 동작의 다른 예를 도시하는 타이밍 차트,
도 4는 본 발명의 실시예 2에 의한 발진 회로의 내부 클럭 전환 회로의 구성을 도시하는 회로도,
도 5는 본 발명의 실시예 3에 의한 발진 회로의 내부 클럭 전환 회로의 구성을 도시하는 회로도,
도 6은 종래의 집적 회로에 내장된 발진 회로의 일례를 도시하는 회로도,
도 7은 종래의 집적 회로에 내장된 발진 회로의 다른 예를 도시하는 회로도,
도 8은 2개의 발진 모드에서 발진할 수 있는 종래의 집적 회로에 내장된 발진 회로를 도시하는 회로도.
도면의 주요 부분에 대한 부호의 설명
2, 3 : 외부 단자 31 : 링 발진기(내부 발진기)
35 : 제 2 레지스터 40 : 외부 발진기
41 : 내부 클럭 전환 회로(내부 클럭 전환 수단)
본 발명의 청구항 1에 관한 집적 회로에 내장된 발진 회로는, 제 1 클럭을 생성하는 내부 발진 회로와, 외부 단자에 접속되는 외부 부착 수단에 의해 결정되는, 2개의 발진 모드 중 어느 하나의 발진 모드에서, 제 2 클럭을 생성하는 외부 발진 회로와, 집적 회로가 기동된 직후 또는 리셋트 된 직후에는 제 1 클럭을 내부 클럭으로서 출력함과 동시에, 제 2 클럭으로의 전환을 지시하는 제어 신호에 응답하여 제 1 클럭의 출력을 정지시켜 하이 레벨 상태로 유지한 신호를 내부 클럭으로서 출력하고, 또한 외부 발진기가 정상적으로 제 2 클럭을 생성하고 있는지 여부를 판정하여, 정상적으로 생성하고 있다고 판정하면 제 2 클럭을 내부 클럭으로서 출력하는 내부 클럭 전환 수단을 구비하고 있다.
본 발명의 청구항 2에 관한 집적 회로에 내장된 발진 회로의 내부 발진 회로는 링 발진기이다.
본 발명의 청구항 3에 관한 집적 회로에 내장된 발진 회로의 내부 클럭 전환 수단은, 기입에 의해 내용이 리라이트(rewrite)되고, 그 내용에 따라 제 2 클럭으로의 전환을 지시하는 제어 신호를 생성하는 레지스터를 더 구비하고 있다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
실시예
이하, 본 발명의 실시 일례를 설명한다.
(실시예 1)
도 1a는 본 발명의 실시예 1에 의한 복수의 발진 모드 중 어느 하나의 모드에서 발진할 수 있는 집적 회로에 내장된 발진 회로를 도시하는 회로도이다. 도면에 있어서, 참조 부호 (1)은 집적 회로, 참조 부호 (33)은 집적 회로(1)의 중앙 처리 장치(CPU), 참조 부호 (31)은 집적 회로(1)에 내장되어 있고, 인버터와 그 출력에 접속된 콘덴서를 복수 세트 가지며, 각 세트를 직렬로 접속함과 동시에 출력을 입력으로 귀환시켜 구성되고, 제 1 클럭 VR02OUT를 생성하는 링 발진기, 즉 내부 발진기, 참조 부호 (40)은 2개의 외부 단자(2, 3)를 갖고, 고체 발진 모드나 RC 발진 모드에서 발진하여 제 2 클럭 VX를 생성하는 외부 발진기, 참조 부호 (41)은 링 발진기(31)로부터 출력되는 제 1 클럭 VR02OUT나 외부 발진기(40)로부터 출력되는 제 2 클럭 VX 중 어느 하나의 클럭을 선택하여 내부 클럭으로서 출력하는 내부 클럭 전환 회로, 참조 부호 (36)은 CPU(33)와, 외부 발진기(40), 내부 클럭 전환 회로(41) 및 도시하지 않은 그 밖의 내부 회로를 접속하는 버스이다.
또한, 참조 부호 (4)는 외부 발진기(40)의 2개의 외부 단자(2, 3) 사이에 접속된 인버터, 참조 부호 (5)는 인버터(4)와 병렬로 배치된 귀환 저항, 참조 부호 (10, 11)은 기준 전압을 생성하는 기준 전압 발생 저항, 참조 부호 (14)는 한쪽 외부 단자(3)의 전압과 기준 전압을 비교하는 비교기, 참조 부호 (15)는 비교기(14)의 비교 결과에 따라 온/오프 동작하여 다른쪽 외부 단자(2)로부터 전류를 인출하는 NMOS, 참조 부호 (16)은 비교기(14)와 해당 NMOS(15) 사이에 배치된 지연 회로, 참조 부호 (34)는 버스(36)를 거쳐서 CPU(33)에 의한 기입이 이루어지고, 그에 따른 값을 갖는 선택 신호 SEL1을 출력하는 제 1 레지스터, 참조 부호 (37)은 선택 신호 SEL1을 반전하는 인버터, 참조 부호 (39)는 반전된 선택 신호에 따라 지연 회로(16)로부터 지연된 인버터(14)의 출력이 NMOS(15)에 도달하는 것을 금지하는 AND 회로이다.
또한, 참조 부호 (32)는 입력된 제 1 클럭 VR02OUT 및 제 2 클럭 VX 중 어느 하나를 선택하여, 선택한 쪽의 클럭을 내부 클럭으로서 출력하는 내부 클럭 전환 회로(41)의 본체이고, (35)는 버스를 거쳐 CPU(33)에 의해 기입된 데이터에 따라, 제 1 VR02OUT 클럭 또는 제 2 클럭 VX를 선택시키는 제어 신호 RING1을 내부 클럭 전환 회로(41)의 본체(32)에 출력하는 제 2 레지스터이다.
도 1b는 상기 외부 발진 회로(40)를 RC 발진 방식으로 사용하는 경우, 2개의 외부 단자(2, 3)에 접속하는 RC 발진용 외부 부착 부재를 도시하는 회로도이다. 도면에 있어서, 참조 부호 (12)는 외부 단자(2, 3)에 공통으로 외부 부착되는 외부 부착 저항이고, 참조 부호 (13)은 상기 외부 단자(2, 3)에 공통으로 외부 부착되는 외부 부착 콘덴서이다.
도 1c는 외부 발진 회로(40)를 고체 발진 방식으로 사용하는 경우에 2개의 외부 단자(2, 3)에 접속하는 고체 발진용 외부 부착 부재를 도시하는 회로도이다. 도면에 있어서, 참조 부호 (6)은 2개의 외부 단자(2, 3) 사이에 외부 부착된 세라믹 진동자이고, 참조 부호 (7, 8)은 각각 상기 각 외부 단자(2, 3)에 접속되는 콘덴서이다.
도 2는 내부 클럭 전환 회로(41)의 본체(32)의 상세한 구성을 도시하는 회로도이다. 도면에 있어서, 참조 부호 (42)는 외부 발진 회로(40)로부터 출력되는 제 2 클럭 VX의 펄스수를 카운트하는 2 비트 카운터, 참조 부호 (43)은 2 비트 카운터(42)의 카운트값이 3으로 될 경우 일치 검출 신호를 출력하는 일치 검출 회로, 참조 부호 (44)는 제 2 레지스터(35)로부터의 제어 신호 RING1을 수신하여 그것을 반전하고, 반전된 제어 신호를 2 비트 카운터(42)의 리세트 단자로 송출하는 인버터, 참조 부호 (45)는 일치 검출 회로(43)로부터의 일치 검출 신호가 반전된 것과 인버터(44)로부터의 반전된 제어 신호의 논리곱을 구하여, 반전 제어 신호가 하이 레벨의 상태로 된 후에 일치 검출 신호와 반전 제어 신호가 일치하지 않는 동안에 하이 레벨의 신호 A를 출력하는 2 입력 AND 회로, 참조 부호 (46)은 일치 검출 회로(43)로부터의 일치 검출 신호와 인버터(44)로부터의 반전된 제어 신호의 논리곱을 구하여, 반전 제어 신호가 하이 레벨의 상태로 된 후에 일치 검출 신호와 반전 제어 신호가 일치하고 있는 동안에 하이 레벨의 신호 B를 출력하는 또다른 2 입력 AND 회로이다. 또한, 참조 부호 (47)은 제어 신호 RING1이 하이 레벨일 때, 인가되는 링 발진기(31)로부터의 제 1 클럭 VR02OUT를 내부 클럭 V0으로서 출력하는 제 1 스위치, 참조 부호 (48)은 AND 회로(45)로부터의 신호 A가 하이 레벨일 때, 인가되는 하이 레벨의 신호 H를 내부 클럭 V0으로서 출력하는 제 2 스위치, 참조 부호 (49)는 AND 회로(46)로부터의 신호 B가 하이 레벨일 때, 인가되는 외부 발진기(40)로부터의 제 2 클럭 VX를 내부 클럭 V0으로서 출력하는 제 3 스위치이며, 이들 스위치는 CMOS로 구성된다.
우선, 도 1b에 도시하는 RC 발진용 외부 부착 부재를 외부 단자(2, 3)에 접속한 경우의 동작에 대하여 설명한다. 전원 투입에 의해 집적 회로(1)가 기동되든가, 혹은 집적 회로(1)가 리세트되면, 제 1 레지스터(34) 및 제 2 레지스터(35)의 내용은 리세트되고, 제 2 레지스터(35)는 링 발진기(31)로부터의 제 1 클럭 VR02OUT를 선택하도록 지시하는 하이 레벨의 제어 신호 RING1을 출력한다. 또한 링 발진기(31)는 집적 회로(1)로의 전원 투입과 동시에 기동되어, 소정의 반복 주파수의 일련의 펄스를 포함하는 제 1 클럭 VR02OUT를 내부 클럭 전환 회로(41)의 본체(32)에 출력한다. 이 결과, 제 1 스위치(47)가 온 상태로 되어, 링 발진기(31)로부터의 제 1 클럭 VR02OUT가 내부 클럭 V0으로서 내부 클럭 전환 회로(41)의 본체(32)로부터 출력되고, 이 제 1 클럭 VR02OUT에 근거하여 집적 회로(1)의 기동이 실행된다. 이 때, 인버터(44)로부터 출력되는 반전된 제어 신호는 로우 레벨 상태로 유지되어 있기 때문에, 제 2 및 제 3 스위치(48, 49)로부터 클럭 신호가 출력되는 일은 없다.
도 3a 및 도 3b는 이하에서 설명한 제 1 클럭 VR02OUT로부터 제 2 클럭 VX로의 전환 동작 기간에 있어서의 내부 클럭 전환 회로(41)의 동작을 도시하는 타이밍 차트이다. 구체적으로, 도 3a는 제 2 클럭 VX의 반복 주파수가 제 1 클럭 VR02OUT의 반복 주파수보다도 훨씬 높게 설정된 경우의 것이며, 도 3b는 제 2 클럭 VX의 반복 주파수가 제 1 클럭 VR02OUT의 반복 주파수와 거의 동등하게 설정된 경우의 것이다. 이하, 이들 도면을 참조하면서 전환 동작에 대하여 설명한다.
내부 클럭 전환 회로(41)가 링 발진기(31)로부터의 제 1 클럭 VR02OUT를 출력하기 시작한 후에, CPU(33)는 기동 프로그램에 따라서 제 1 레지스터(34) 및 제 2 레지스터(35)에 소정의 데이터를 기입한다. 구체적으로는, 제 1 레지스터(34)에 로우 레벨의 선택 신호 SEL1을 출력하도록 기입을 실행하고, 제 2 레지스터(35)에 로우 레벨의 제어 신호 RING1을 출력하도록 기입을 실행한다. 이 기입 동작의 결과, 도 3a 및 도 3b에 도시하는 바와 같이, 제어 신호 RING1은 로우 레벨로 천이한다. 이 제어 신호 RING1에 응답하여, 내부 클럭 전환 회로(41)의 본체(32)는 제 1 스위치(47)를 오프 상태로 하여 제 1 클럭 VR02OUT의 송출을 정지시키고, 또한 제 2 스위치(48)를 온 상태로 함으로써, 하이 레벨로 유지된 신호 H를 내부 클럭 V0으로서 출력한다. 동시에, 외부 부착 저항(12), 외부 부착 콘덴서(13), 인버터(4), 비교기(14), 지연 회로(16), AND 회로(39), NMOS(15)의 루프가 동작하여, 외부 부착 저항(12) 및 외부 부착 콘덴서(13)로 이루어지는 RC 회로의 시정수 및 지연 회로(16)에 의한 지연 시간에 따른 주파수의 제 2 클럭 VX가 외부 발진기(40)로부터 출력되며, 이 제 2 클럭 VX는 2 비트 카운터(42)에 입력된다. 그리고, 2 비트 카운터(42)가 반전 제어 신호에 응답하여 리세트 상태로부터 해제되면, 입력되는 제 2 클럭 VX의 펄스수를 카운트하여 카운트값 CNT를 출력한다. 일치 검출 회로(43)는 2 비트 카운터(42)로부터 출력된 카운트값 CNT가 3에 도달했는지 여부를 판정하여, 카운트값 CNT가 3으로 되면 일치 검출 신호를 하이 레벨로 전환한다. 즉, 2 비트 카운터(42)가 제 2 클럭 VX의 3 주기분을 카운트하면, 일치 검출 회로(43)는 하이 레벨의 일치 검출 신호를 출력한다. 이와 같이, 일치 검출 회로(43)는 2 비트 카운터(42)와 협동하여, 외부 발진기(40)가 제 2 클럭 VX를 정상적으로 생성하고 있는지 여부를 판정한다. 또한, 일치 검출 회로(43)의 임계값은 3으로 한정되지 않는다.
제 2 레지스터(35)가 로우 레벨의 제어 신호 RING1을 출력하고 나서 일치 검출 신호가 하이 레벨로 전환될 때까지, 즉 2 비트 카운터(42)의 카운트값 CNT가 3으로 될 때까지의 기간 동안은, 도 3a 및 3b에 도시하는 바와 같이 AND 회로(45)는 하이 레벨 상태로 유지된 신호 A를 출력하며, 제 2 스위치(48)는 하이 레벨 상태로 유지된 신호 H를 내부 클럭 V0으로서 출력한다. 그리고, 일치 검출 신호가 하이 레벨로 전환되면, AND 회로(46)는 하이 레벨의 신호 B를 출력하며, 그 결과 제 3 스위치(49)는 외부 발진기(40)로부터의 제 2 클럭 VX를 내부 클럭 V0으로서 출력한다.
다음에 도 1c에 도시하는 바와 같은 고체 발진용 외부 부착 부재를 외부 단자(2, 3)에 접속한 경우의 동작에 대하여 설명한다. 집적 회로(1)의 전원 투입 후, 및 집적 회로(1)의 리세트 후의 동작은 RC 발진용 외부 부착 부재를 접속한 경우와 마찬가지로 동작한다. 내부 클럭 전환 회로(41)가 링 발진기(31)로부터의 제 1 클럭 VR02OUT를 출력하기 시작한 후에, CPU(33)는 기동 프로그램에 따라서 제 1 레지스터(34) 및 제 2 레지스터(35)에 소정의 데이터를 기입한다. 구체적으로는, 제 1 레지스터(34)에 하이 레벨의 선택 신호 SEL1을 출력하도록 소정의 데이터를 기입하고, 제 2 레지스터(35)에 로우 레벨의 제어 신호 RING1을 출력하도록 소정의 데이터를 기입한다. 이 기입 동작의 결과, 도 3a 및 3b에 도시하는 바와 같이 제어 신호 RING1은 로우 레벨로 천이한다. 이 제어 신호 RING1에 응답하여, 내부 클럭 전환 회로(41)의 본체(32)는 제 1 스위치(47)를 오프 상태로 하여 제 1 클럭 VR02OUT의 송출을 정지시키고, 또한 제 2 스위치(48)를 온 상태로 함으로써 하이 레벨로 유지된 신호 H를 내부 클럭 V0으로서 출력한다. 동시에, 세라믹 진동자(6) 및 콘덴서(7, 8)로부터 출력되는 전압 변동에 따라 인버터(4) 및 귀환 저항(5)이 동작하여, 소정의 반복 주파수의 제 2 클럭 VX가 외부 발진기(40)로부터 출력된다. 제 2 클럭 VX 생성후, 내부 클럭 전환 회로(41)는 RC 발진용 외부 부착 부재를 접속한 경우와 마찬가지로 동작한다.
이상과 같이, 본 실시예 1에 의한 집적 회로에 내장된 발진 회로는, 제 1 클럭 VR02OUT를 생성하는 내부 발진기(31)와, 외부 단자(2, 3)에 접속된 외부 부착 부재의 종류에 따라 RC 발진 방식, 혹은 고체 발진 방식으로 제 2 클럭 VX를 생성할 수 있는 외부 발진기(40)와, 기동 직후 및 리세트 직후에는 제 1 클럭 VR02OUT를 내부 클럭 V0으로서 출력함과 동시에, 제어 신호 RING1에 응답하여 제 1 클럭 VR02OUT로부터 제 2 클럭 VX로 전환할 수 있는 출력 내부 클럭 전환 회로(41)를 구비하였기 때문에, RC 발진 방식 및 고체 발진 방식 중 어느 하나로 내부 클럭을 생성할 수 있다.
또한, 2개의 발진 회로(31, 40)를 마련하였음에도 불구하고, 내부 발진기(31)는 그 전체가 집적 회로화되어 있으며, 또한 외부 발진기(40)에 외부 부착되는 RC 발진용 외부 부착 부재와 고체 발진용 외부 부착 부재는 1세트의 외부 단자(2, 3)를 공용하고 있기 때문에, 집적 회로(1)의 핀수는 종래와 동일하다. 또한, 내부 발진기(31)로서, 트랜지스터와 콘덴서로 구성되는 링 발진기를 사용하고 있기 때문에, 그 적절한 내부 발진기의 사이즈를 소형화하는 것이 가능해진다.
또한, 내부 클럭 전환 회로(41)는, 제 1 클럭 VR02OUT로부터 제 2 클럭 VX로 전환할 때에는, 제 1 클럭 VR02OUT의 출력을 정지시키고 난 다음에 하이 레벨로 유지된 신호를 내부 클럭으로서 출력하고, 제 2 클럭 VX가 정상적으로 출력되어 있는 것을 확인하고 난 다음 제 2 클럭 VX의 출력을 개시하도록 구성하였으므로, 이들 2개 클럭의 위상이 일치하지 않는 경우에도, 그 전환시에 높은 주파수를 갖는 클럭이나 스파이크 노이즈가 출력되는 것을 방지할 수 있고, 집적 회로(1)내의 래치 회로 등의 동작을 보증할 수 있어, 집적 회로(1) 리세트후의 확실한 복구가 가능하다.
또한, 내부 클럭 전환 회로(41)에 제 2 레지스터(35)를 마련함과 동시에, CPU(33)에 의한 제 2 레지스터(35)로의 기입 동작에 따라 제 2 클럭으로의 전환을 실행하도록 구성하고 있기 때문에, 집적 회로(1)상에서 동작하는 소프트웨어 프로그램에 따라서 제 2 레지스터(35)의 리라이트를 실행함으로써 제 2 클럭으로의 전환이 가능하고, 이에 따라 집적 회로(1)의 동작 상태에 따라 제 2 클럭으로 전환하는 것이 가능해진다.
(실시예 2)
도 4는 본 발명의 실시예 2에 의한 집적 회로에 내장된 발진 회로의 내부 클럭 전환 회로(41)의 본체(32)의 상세한 구성을 도시하는 회로도이다. 도면에 있어서, 도 2의 실시예 1과 동일한 구성 요소에는 동일 부호가 부여되어 있다. 또한, 참조 부호 (50)은 제 2 클럭의 클럭수를 카운트하여 오버플로우했을 때, 그 내용을 나타내는 오버플로우 신호 WRE를 출력하는 제 2의 2 비트 카운터, 참조 부호 (35)는 제 2의 2 비트 카운터(50)로부터 오버플로우 신호 WRE를 수신한 경우에 한하여, 제 1 클럭 VR02OUT를 제 2 클럭 VX로 전환하도록 지시하는 제어 신호 RING1을 내부 클럭 전환 회로(41)로 송출할 수 있는 제 2 레지스터이다. 그 밖의 구성은 도 1 및 도 2에 도시한 실시예 1과 마찬가지이므로, 이하에서는 그 설명을 생략한다.
실시예 1에 의한 내부 클럭 전환 회로(41)는, 제 2 레지스터(35)가 하이 레벨의 제어 신호 RING1을 출력한 후에는, 비록 제 2 클럭 VX가 정상적으로 출력되지 않더라도, 제 1 클럭 VR02OUT의 출력을 정지시켜 하이 레벨로 유지된 신호 H를 출력해 버린다. 이에 반하여, 실시예 2에 의한 내부 클럭 전환 회로(41)는, 이하에서 설명한 바와 같이 제 2 클럭 VX가 정상적으로 출력되지 않는 경우에는 제 2 클럭 VX로의 전환을 금지하는 것이다.
실시예 1와 마찬가지로, 전원 투입에 의해 집적 회로(1)가 기동되든지 또는 집적 회로(1)가 리세트되면, 내부 클럭 전환 회로(41)는 링 발진기(31)로부터의 제 1 클럭 VR02OUT를 내부 클럭 V0으로서 출력한다. 그 후, CPU(33)에 의해 제 2 레지스터(35)가 로우 레벨의 제어 신호 RING1을 출력하도록 제 2 레지스터(35)의 내용이 리라이트된다. 그 후, 제 2의 2 비트 카운터(50)로부터 오우버플로 신호 WRE가 제 2 레지스터(35)에 입력되면, 제 2 레지스터(35)는 로우 레벨의 제어 신호 RING1을 출력한다. 이 제어 신호 RING1에 응답하여, 내부 클럭 전환 회로(41)의 본체(32)는 제 1 스위치(47)를 오프 상태로 하여 제 1 클럭 VR02OUT의 송출을 정지시키고, 또한 제 2 스위치(48)를 온 상태로 함으로써, 하이 레벨로 유지된 신호 H를 내부 클럭 V0으로서 출력한다. 동시에, 제어 신호 RING1에 응답하여 2 비트 카운터(42)는 제 2 클럭 VX의 카운트를 개시하고, 그 카운트값 CNT를 일치 검출 회로(43)로 출력한다. 일치 검출 회로(43)는 카운트값 CNT가 3으로 되면 하이 레벨의 일치 검출 신호를 출력한다. 그 결과, 내부 클럭 V0은 하이 레벨로 유지된 신호 H로부터 제 2 클럭 VX로 전환된다. 이 이외의 동작은 실시예 1과 마찬가지이므로 설명을 생략한다.
이상과 같이, 본 실시예 2에 의한 내부 클럭 전환 회로(41)는, 외부 발진기(40)가 제 2 클럭 VX를 정상적으로 생성하고 있는지 여부를 제 2의 2 비트 카운터(50)를 이용하여 판정하고, 제 2 클럭 VX가 정상적으로 생성되고 있지 않다고 판정한 경우에는, 제 2 클럭 VX로의 전환을 금지하도록 구성되어 있다. 따라서, 실시예 2에 의한 발진 회로는, 외부 발진기(40)가 완전히 기동되지 않는다든가, 외부 부착 부재가 외부 발진기(40)의 외부 단자(2, 3)로부터 절단되는 등의 비상 사태 발생으로 인하여, 제 2 클럭 VX가 정상적으로 출력되지 않은 경우에 있어서, 잘못 전환하여 하이 레벨의 신호 H를 출력한 채로 집적 회로(1)가 완전히 정지되어 버리는 것을 방지할 수 있다. 따라서, 그 후 집적 회로(1)를 리세트하여 복구시키는 것이 가능해진다.
또한, 상기 실시예 1과 마찬가지로 집적 회로(1)의 핀수의 증가나 회로 규모의 증대를 방지하면서, 2개 이상의 발진 방식 중 어느 하나의 방식으로 동작할 수 있다. 또한, 제 1 클럭 VR02OUT의 위상과 제 2 클럭 VX의 위상이 어긋나 있었다고 하더라도, 그 전환시에도 높은 주파수를 갖는 클럭이나 스파이크 노이즈가 출력되는 것을 방지할 수 있으며, 이에 따라 집적 회로(1)내의 래치 회로 등의 동작을 보증할 수 있고, 집적 회로(1) 리세트후의 확실한 복구가 가능하다. 또한, 제 2 레지스터(35)의 리라이트를 실행함으로써 제 2 클럭 VX로 전환할 수 있으므로, 집적 회로(1)의 동작 상태에 따라 제 2 클럭 VX로 전환하는 것이 가능해진다.
(실시예 3)
도 5는 본 발명의 실시예 3에 의한 집적 회로에 내장된 발진 회로의 내부 클럭 전환 회로(41)의 본체(32)의 상세한 구성을 도시하는 회로도이다. 도면에 있어서, 도 4의 실시예 2와 동일한 구성 요소에는 동일 부호가 부여되어 있다. 또한, 참조 부호 (51)은 제 2의 2 비트 카운터(50)로부터 출력되는 카운트값 CNTb가 3으로 되면 자동적으로 링 발진기(31)로부터의 제 1 클럭 VR02OUT로부터 외부 발진기(40)로부터의 제 2 클럭 VX로의 전환을 지시하는 제어 신호 C를 출력하는 제 2 일치 검출 회로이다. 그 밖의 구성은 도 1에 도시한 실시예 1 및 도 4에 도시한 실시예 2와 마찬가지이므로 동일한 부호를 부여하고 설명을 생략한다.
전원 투입에 의해 집적 회로(1)가 기동되든지, 또는 집적 회로(1)가 리세트되면, 제 2의 2 비트 카운터(50)는 외부 발진기(40)로부터 송출되는 제 2 클럭 VX의 펄스수를 카운트하여 그 카운트값 CNTb를 제 2 일치 회로(51)로 송출한다. 제 2 일치 검출 회로(51)는 그 카운트값 CNTb가 3으로 되면, 제 1 클럭 VR02OUT로부터 제 2 클럭 VX로의 전환을 지시하는 하이 레벨의 제어 신호 C를 출력한다. 이 제어 신호 C에 응답하여, 내부 클럭 전환 회로(41)의 본체(32)는 제 1 스위치(47)를 오프 상태로 하여 제 1 클럭 VR02OUT의 송출을 정지시키고, 제 2 스위치(48)를 온 상태로 함으로써, 하이 레벨 상태로 유지된 신호 H를 내부 클럭 V0으로서 출력한다. 동시에, 제어 신호 C에 응답하여 2 비트 카운터(42)는 제 2 클럭 VX의 카운트를 개시하여, 그 카운트값 CNT를 일치 검출 회로(43)로 출력한다. 일치 검출 회로(43)는, 카운트값 CNT가 3으로 되면 하이 레벨의 일치 검출 신호를 출력한다. 그 결과, 내부 클럭 V0은 하이 레벨로 유지된 신호 H로부터 제 2 클럭 VX로 전환된다. 그 밖의 동작은 실시예 1과 마찬가지이므로 설명을 생략한다.
이상과 같이, 본 실시예에 의한 내부 클럭 전환 회로(41)는, 제 2의 2 비트 카운터(50) 및 제 2 일치 검출 회로(51)를 이용하여, 제 2 클럭 VX가 정상적으로 생성되어 있다고 판정하면, 제 1 클럭 VR02OUT의 출력을 정지시켜 하이 레벨 상태로 유지된 신호를 내부 클럭으로서 출력하며, 또한 제 1의 2 비트 카운터(42)를 리세트하여 제 2 클럭 VX의 소정 주기분을 카운트한 후에 제 2 클럭 VX로의 전환을 실행하도록 구성되어 있기 때문에, CPU(33)는 내부 클럭 전환 회로(41) 및 외부 발진기(40)의 양쪽에 대하여 클럭 전환을 위한 설정을 할 필요가 없어, 전환 동작을 간편하게 하여 집적 회로(1)를 순조롭게 기동할 수 있다.
또한, 내부 클럭 전환 회로(41)는, 외부 발진기(40)가 제 2 클럭 VX를 정상적으로 생성하고 있는지 여부를 제 2의 2 비트 카운터(50) 및 제 2 일치 검출기(51)를 이용하고 판정하고, 제 2 클럭 VX가 정상적으로 생성되어 있지 않다고 판정한 경우에는, 제 2 클럭 VX로의 전환을 금지하도록 구성되어 있다. 따라서, 본 실시예에 의한 발진 회로는 외부 발진기(40)가 완전히 기동하고 있지 않는다든지, 외부 부착 부재가 외부 발진기(40)의 외부 단자(2, 3)로부터 절단되는 등의 비상 사태 발생으로 인하여 제 2 클럭 VX가 정상적으로 출력되고 있지 않은 경우에 있어서, 잘못 전환하여 하이 레벨의 신호 H를 출력한 채로 집적 회로(1)가 완전히 정지되어 버리는 것을 방지할 수 있다. 그 결과, 집적 회로(1)를 리세트하여 복구시킬 수 있게 된다.
또한, 상기 실시예 1과 마찬가지로 집적 회로(1)의 핀수의 증가나 회로 규모의 증대를 방지하면서, 2개 이상의 발진 방식 중 어느 한 방식으로 동작할 수 있다. 또한, 제 1 클럭 VR02OUT의 위상과 제 2 클럭 VX의 위상이 서로 어긋나 있었다고 하더라도, 그 전환시에도 높은 주파수를 갖는 클럭이나 스파이크 노이즈가 출력되는 것을 방지할 수 있으며, 이에 따라 집적 회로(1)내의 래치 회로 등의 동작을 보증할 수 있어, 집적 회로(1) 리세트후의 확실한 복구가 가능하다. 또한, 제 2 레지스터(35)의 리라이트를 실행함으로써 제 2 클럭 VX로 전환할 수 있기 때문에, 집적 회로(1)의 동작 상태에 따라 제 2 클럭 VX로 전환하는 것이 가능해진다.
이상과 같이, 본 발명에 따르면, 제 1 클럭을 생성하는 내부 발진기와, 외부 단자에 접속되는 외부 부착 수단에 의해 결정되는, 2개의 발진 모드 중 어느 하나의 발진 모드에서, 제 2 클럭을 생성하는 외부 발진기와, 집적 회로가 기동된 직후 또는 리세트된 직후에는 제 1 클럭을 내부 클럭으로서 출력함과 동시에, 제 2 클럭으로의 전환을 지시하는 제어 신호에 응답하여 제 1 클럭의 출력을 정지시켜 하이 레벨로 유지한 신호를 내부 클럭으로서 출력하고, 또한 외부 발진기가 정상적으로 제 2 클럭을 생성하고 있는지 여부를 판정하고, 정상적으로 생성하고 있다고 판정하면 제 2 클럭을 내부 클럭으로서 출력하는 내부 클럭 전환 수단을 구비하였기 때문에, 2개 이상의 발진 방식으로 동작할 수 있는 효과가 있다.
본 발명에 따르면, 내부 발진 회로를 집적 회로내에 배치한 구성으로 하고 있기 때문에, 2개의 발진기를 가짐에도 불구하고, 발진 회로를 위해 사용하는 핀수는 종래와 동일하다. 이 때, 내부 발진기로서는 여러가지 구성을 고려할 수 있지만, 링 발진기라고 하면 집적 회로에 일반적으로 마련되어 있는 트랜지스터와 콘덴서로 소정 발진 주파수의 발진 회로를 구성할 수 있어, 대단히 작은 사이즈의 바람직한 내부 발진기를 구성할 수 있는 효과가 있다.
본 발명에 따르면, 내부 클럭 전환 수단을 제 1 클럭으로부터 제 2 클럭으로 전환할 때에는 제 1 클럭의 출력을 정지시킨 다음, 외부 발진기가 정상적으로 제 2 클럭을 생성하고 있다고 판정하고 나서 제 2 클럭의 출력을 개시하도록 구성하였기 때문에, 이들 2개 클럭의 상승 타이밍이나 하강 타이밍이 동기를 취하고 있지 않은 경우에도, 그 전환시에 이들 클럭보다도 높은 주파수를 갖는 클럭이나 스파이크 노이즈가 출력되는 일 없이, 집적 회로 리세트후의 확실한 복구가 가능하다고 하는 효과가 있다.
본 발명에 따르면, 내부 클럭 전환 수단에 기입함으로써 외부로부터 내용이 리라이트되고, 그 내용에 따라 제 2 클럭으로의 전환을 지시하는 제어 신호를 생성하는 레지스터를 마련하였기 때문에, 집적 회로상에서 동작하는 소프트웨어 프로그램을 이용해 레지스터의 내용을 리라이트하여 제 2 클럭으로 전환할 수 있으며, 따라서 집적 회로(1)의 동작 상태에 따라 제 2 클럭으로 전환할 수 있는 효과가 있다.
본 발명에 따르면, 내부 클럭 전환 수단에 외부 발진기가 제 2 클럭을 정상적으로 생성하고 있는지 여부를 판정하여, 정상적으로 출력하고 있다고 판정하면 제 2 클럭으로의 전환을 지시하는 제어 신호를 생성하는 판정 수단을 더 마련하였기 때문에, 내부 클럭 전환 수단 및 외부 발진기 양쪽에 대하여 집적 회로에 마련된 CPU를 이용한 클럭 전환을 위한 설정 동작을 할 필요가 없어, 전환 동작을 간편하게 하며, 기동을 순조롭게 할 수 있는 효과가 있다.
본 발명에 따르면, 내부 클럭 전환 수단에 외부 발진기가 제 2 클럭을 정상적으로 생성하고 있는지 여부를 판정하여, 정상적으로 생성하고 있지 않는 것으로 판정하면 제 2 클럭으로의 전환을 금지하는 금지 수단을 더 마련하였기 때문에, 외부 발진기가 완전히 기동하고 있지 않다든지, 외부 부착 부재가 외부 발진기의 외부 단자로부터 절단되는 등의 비상 사태 발생으로 인하여 제 2 클럭이 정상적으로 출력되고 있지 않은 경우에 있어서, 잘못 전환하여 하이 레벨의 신호를 출력한 채로 집적 회로가 완전히 정지되어 버리는 것을 방지할 수 있는 효과가 있다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

Claims (3)

  1. 집적 회로에 내장되고, 2개 이상의 발진 모드 중 어느 하나에서 발진할 수 있는 집적 회로에 내장된 발진 회로에 있어서,
    제 1 클럭을 생성하는 내부 발진기와,
    외부 단자에 접속되는 외부 부착 수단에 의해 결정되는, 2개의 발진 모드 중 어느 하나의 발진 모드에서 제 2 클럭을 생성하는 외부 발진기와,
    상기 집적 회로가 기동된 직후 또는 리세트된 직후에는 상기 제 1 클럭을 내부 클럭으로서 출력함과 동시에, 상기 제 2 클럭으로의 전환을 지시하는 제어 신호에 응답하여 제 1 클럭의 출력을 정지시켜 하이 레벨 상태로 유지한 신호를 내부 클럭으로서 출력하고, 또한 상기 외부 발진기가 정상적으로 상기 제 2 클럭을 생성하고 있는지 여부를 판정하여, 정상적으로 생성하고 있는 것으로 판정하면 상기 제 2 클럭을 내부 클럭으로서 출력하는 내부 클럭 전환 수단을 포함하는 것을 특징으로 하는, 집적 회로에 내장된 발진 회로.
  2. 제 1 항에 있어서,
    상기 내부 발진 회로는 링 발진기인 것을 특징으로 하는 집적 회로에 내장된 발진 회로.
  3. 제 1 항에 있어서,
    상기 내부 클럭 전환 수단은, 기입에 의해 내용이 리라이트되고, 그 내용에 따라 상기 제 2 클럭으로의 전환을 지시하는 상기 제어 신호를 생성하는 레지스터를 더 포함한 것을 특징으로 하는, 집적 회로에 내장된 발진 회로.
KR1019980018786A 1997-09-24 1998-05-25 집적 회로에 내장된 발진 회로 KR100286155B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9258604A JPH1195859A (ja) 1997-09-24 1997-09-24 集積回路内蔵発振回路
JP97-258604 1997-09-24

Publications (2)

Publication Number Publication Date
KR19990029205A KR19990029205A (ko) 1999-04-26
KR100286155B1 true KR100286155B1 (ko) 2001-04-16

Family

ID=17322590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980018786A KR100286155B1 (ko) 1997-09-24 1998-05-25 집적 회로에 내장된 발진 회로

Country Status (6)

Country Link
US (1) US5929713A (ko)
JP (1) JPH1195859A (ko)
KR (1) KR100286155B1 (ko)
CN (1) CN1212391A (ko)
DE (1) DE19818454A1 (ko)
TW (1) TW374124B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11308103A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｐｌｌ発振回路のノイズ低減方法とその回路
US6138246A (en) * 1998-12-31 2000-10-24 Ericsson Inc. Dual clock signal generating circuit
JP3578666B2 (ja) * 1999-06-17 2004-10-20 アルプス電気株式会社 基準周波数信号切替回路
US6194940B1 (en) * 1999-09-27 2001-02-27 Lucent Technologies Inc. Automatic clock switching
JP2001142559A (ja) * 1999-11-17 2001-05-25 Mitsubishi Electric Corp マイクロコンピュータ
US6745338B1 (en) * 2000-09-12 2004-06-01 Cypress Semiconductor Corp. System for automatically selecting clock modes based on a state of clock input pin and generating a clock signal with an oscillator thereafter
DE10046900C1 (de) * 2000-09-21 2002-05-23 Fujitsu Siemens Computers Gmbh Schaltungsbaustein
GB0218359D0 (en) * 2002-08-08 2002-09-18 Anadigm Ltd Semiconductor Devices
CN1315018C (zh) * 2002-08-15 2007-05-09 联发科技股份有限公司 时钟脉冲切换系统及其时钟脉冲切换方法
US7586380B1 (en) * 2008-03-12 2009-09-08 Kawasaki Microelectronics, Inc. Bias circuit to stabilize oscillation in ring oscillator, oscillator, and method to stabilize oscillation in ring oscillator
US8072273B2 (en) * 2009-03-05 2011-12-06 Nel Frequency Controls, Inc. System employing synchronized crystal oscillator-based clock, to be used in either discrete or integrated applications
US7812682B2 (en) * 2009-03-05 2010-10-12 Nel Frequency Controls, Inc. Crystal-based oscillator for use in synchronized system
US8643391B2 (en) * 2011-09-30 2014-02-04 Silicon Laboratories Inc. RC calibration using chopping
US8975972B2 (en) * 2012-07-05 2015-03-10 Infineon Technologies Ag Oscillator system
CN102739197B (zh) * 2012-07-17 2015-08-19 杭州士兰微电子股份有限公司 一种rc环形振荡器及其电压调节方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0731567B2 (ja) * 1988-07-11 1995-04-10 シャープ株式会社 クロック制御回路
JPH036718A (ja) * 1989-06-05 1991-01-14 Toshiba Corp 携帯可能媒体
JPH04251312A (ja) * 1991-01-08 1992-09-07 Hitachi Ltd クロツク供給方式
JPH06231280A (ja) * 1993-02-02 1994-08-19 Nec Ic Microcomput Syst Ltd マイクロコンピュータのクロック制御回路
JPH06260836A (ja) * 1993-03-05 1994-09-16 Mitsubishi Electric Corp 発振装置
JPH09305252A (ja) * 1996-05-17 1997-11-28 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JPH1195859A (ja) 1999-04-09
TW374124B (en) 1999-11-11
US5929713A (en) 1999-07-27
DE19818454A1 (de) 1999-03-25
KR19990029205A (ko) 1999-04-26
CN1212391A (zh) 1999-03-31

Similar Documents

Publication Publication Date Title
KR100286155B1 (ko) 집적 회로에 내장된 발진 회로
KR970705867A (ko) 정밀한 rc발진기(accvrate rc oscillator)
US4864255A (en) Oscillator capable of quickly supplying a stable oscillation signal
US6903616B2 (en) Startup circuit and method for starting an oscillator after power-off
US6891409B2 (en) Semiconductor device
JP2000013143A (ja) 発振回路
EP0403047B1 (en) A frequency divider circuit
JP2006295362A (ja) 電圧制御発振回路用の印加電圧制御回路
KR0168079B1 (ko) 클럭발생장치
JP2921494B2 (ja) 発振回路
KR100269715B1 (ko) 클럭신호발생회로
EP0234306A2 (en) Oscillator with feedback loop including delay circuit
US6911873B2 (en) Detection circuit and method for an oscillator
US20200153388A1 (en) Self enabling signal conditioner for conditioning a crystal oscillator output signal into a compliant clock signal
JPS6148726B2 (ko)
JP3622102B2 (ja) Ｃｒ発振回路
JP3105510B2 (ja) 半導体集積回路
CN116566370B (zh) 上电复位电路
JP4292917B2 (ja) クロック出力回路
JP3964652B2 (ja) 水晶発振装置
JP2018159676A (ja) 電子回路および電子時計
JP3774038B2 (ja) パワーオンリセット信号発生回路
JP3774038B6 (ja) パワーオンリセット信号発生回路
JP4501594B2 (ja) 半導体集積回路装置
KR100468678B1 (ko) 시스템 클럭 발생장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee