KR100561932B1

KR100561932B1 - 감소된 지터를 갖는 집적된 오실레이터

Info

Publication number: KR100561932B1
Application number: KR1019997005893A
Authority: KR
Inventors: 다아넨안토니우스마르티누스자코부스; 쿠세라마틴
Original assignee: 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 1997-10-30
Filing date: 1998-10-12
Publication date: 2006-03-20
Also published as: EP0948837B1; US6191659B1; KR20000069757A; JP4217773B2; JP2001507909A; DE69814342D1; EP0948837A1; DE69814342T2; WO1999023752A1

Abstract

집적 회로(IC)로서의 오실레이터에서, 오실레이터의 신호는 비교기(CMP)의 출력단에서 얻어진다. 비교기(CMP)의 결정 레벨은 집적 회로(IC)에 있는 비교기(CMP)의 입력단과 기판(SBSTR) 사이의 전압차에 의하여 결정된다. 디지털 회로(DL)에 의하여 야기되는, 기판(SBSTR)의 간섭 전압(spurious voltage)은 비교기(CMP) 입력단에서와 동일한 간섭 전압을 이용하여 보상된다. 그렇게 하기 위하여, 집적 커패시터(C₁)는 비교기(CMP)의 입력단과 기판(SBSTR) 사이에 연결된다. 그 집적 커패시터(C₁)는 보통의 외부 커패시터(C_1EXT)를 대신하게 된다.

Description

감소된 지터를 갖는 집적된 오실레이터{INTEGRATED OSCILLATOR WITH REDUCED JITTER}

본 발명은 집적 회로로서의 오실레이터에 관한 것으로서, 그 집적 회로는 전원 전압을 수신하기 위한 제 1 전원 핀 및 제 2 전원 핀과; 제 1 신호 핀과; 제 2 신호 핀과; 입력단은 상기 제 1 신호 핀에 연결되어 있고 출력단은 상기 제 2 신호 핀에 연결되어 있는 증폭기와; 상기 제 1 전원 핀에 연결된 제 1 전원 단자와 상기 기판에 연결된 제 2 전원 단자와, 상기 제 1 신호 핀에 연결된 입력단과, 및 출력 신호를 공급하는 출력단을 구비하는 비교기와; 및 위상 변이 소자를 포함한다.

그 오실레이터는 당 업계에서 일반적으로 공지된 것이다. 그 오실레이터 내에서 위상 변이 소자는 다른 일렉트로닉 소자들과 함께 상기 제 1 신호 핀과 상기 제 2 전원 공급 핀 사이에 연결되어 있는 외부 커패시터를 구비하는 오실레이터의 통상적으로 알려진 위상 조건을 제공해 준다. 오실레이터 이외에도 집적 회로는 또한 디지털 회로를 포함한다. 논리 로우 레벨(logic low level)로부터 논리 하이 레벨(logic high level)로 또는 그 반대로의 전이가 일어나고 있는 동안에, 이들 디지털 회로들은 기판 상에 의사(spurious) 전압을 생성한다. 래치 업 문제(latch-up problem)가 일어나지 않게 하기 위하여 기판 접점(contact)을 이용하여 비교기의 제 2 전원 단자를 기판에 연결시키는 것이 일반적으로 행해져 왔다. 의사 전압은 비교기의 결정 레벨에 영향을 미친다. 의사 전압의 역효과는 오실레이터 신호에 지터가 나타난다는 점이다.

본 발명의 목적은 지터가 덜 나타나는 오실레이터를 제공하는 것이다.

그렇게 하기 위하여, 본 발명에 따르자면, 서두 절에서 언급한 형태의 오실레이터는 그 위상 변이 소자가 그 비교기의 입력단에 연결된 제 1 전극과 기판에 연결된 제 2 전극을 구비하는 집적 커패시터(integrated capacitor)를 포함하는 특징을 갖는다. 따라서, 의사 전압이 비교기의 입력단과 비교기의 제 2 전원 단자 양쪽에 모두 나타나게 되는 것이 달성된다. 그래서 비교기의 결정 레벨은 의사 전압에 의하여 더 이상 영향을 받지 않게 되어, 결과적으로 오실레이터의 지터가 대단히 감소하게 된다.

상기 오실레이터는 더 나아가서 상기 비교기가 슈미트 트리거(Schmitt triger)를 포함하고 있다는 특징도 갖는다. 슈미트 트리거의 히스테리시스(hysteresis) 특성으로 말미암아 지터가 더욱 더 줄어들게 된다.

본 발명은 첨부된 도면을 참조하여 더욱 상세하게 설명되는데, 그 도면은 본 발명을 구현하는 오실레이터의 전기 회로도를 도시한다.

도 1은 본 발명에 따른 오실레이터의 실시예가 구현되어 있는 집적 회로의 구성 요소들을 도시한 도면.

도면에서, 본 발명에 따른 오실레이터의 실시예가 구현되어 있는 집적 회로(IC)의 구성 요소들이 점선 테두리 내에 도시되어 있다. 오실레이터가 필요로 하는 외부 소자들은 점선 테두리 바깥에 도시되어 있다.

집적 회로(IC)는 제 1 전원 핀(VDD)과 제 2 전원 핀(VSS)을 포함하는데, 이 핀들은 전원 전압을 수신하기 위하여 전원 전압원(SV)에 연결되어 있다. 집적 회로(IC)는 제 1 신호 핀(1)과 제 2 신호 핀(2)을 더 포함한다. 한가지 예로서 인버터로 구현되는 증폭기(G)의 입력단은 제 1 신호 핀(1)에 연결되어 있고 그 출력단은 제 2 신호 핀(2)에 연결되어 있다. 저항 소자(R)는 증폭기(G)의 입력단과 출력단 사이에 배치된다. 바람직하게 슈미트 트리거(Schmitt trigger)로서 구현된 비교기(CMP)는 집적 회로(IC)의 제 1 전원 핀(VDD)과 기판(SBSTR)에 연결된 제 1 전원 단자와 제 2 전원 단자를 구비한다. 비교기(CMP)의 입력단은 제 1 신호 핀(1)에 연결되어 있다. 비교기(CMP)는 오실레이터 신호를 공급하는 출력단(OUT)을 더 갖고 있다. 오실레이터가 필요로 하는 위상 변이 네트워크(phase-shifting network)는 비교기(CMP)의 입력단과 기판(SBSTR) 사이에 연결되어 있는 집적 커패시터(C₁)와, 제 2 신호 핀(2)과 제 2 전원 핀(VSS) 사이에 배치되어 있는 외부 커패시터(C_2EXT)와, 및 수정 진동자를 이용하여 일반적으로 만들어지는 공진기(Q)를 포함한다.

집적 회로(IC)는 전원 전압을 수신하기 위하여 제 1 전원 핀(VDD)과 제 2 전원 핀(VSS)에 또한 연결되어 있는 디지털 회로(DL)를 더 포함한다. 논리 로우 레벨에서 논리 하이 레벨로 또는 그 반대로의 전이가 일어나고 있는 동안에, 디지털 회로(DL)는 기판(SBSTR) 상에서 의사 전압(spurious voltage)을 생성한다. 감결합 커패시터(decoupling capacitor)(C_dcp1)는 의사 전압을 최소화하기 위하여 제 1 전원 핀(VDD)과 기판(SBSTR) 사이에 연결되어 있다.

도 1은 또한 기판(SBSTR) 및 제 2 전원 핀(VSS)에 직렬로 배치되어 있는 기생 코일(L)을 도시한다. 기생 코일(L)은 기판(SBSTR)과 제 2 전원 핀(VSS)에 속하는 본딩 패드(bond pad) 사이에 있는 본딩 선을 말하는 것이다. 기생 코일(L)은 기판(SBSTR) 상에 의사 전압이 나타나게 하는 주요 원인을 제공한다. 의사 전압이 기판 상에 나타나는 것은, 논리 하이 레벨로부터 논리 로우 레벨로 또는 그 반대의 전이가 일어나고 있는 동안 디지털 회로(DL)의 전류 소비량의 변화로 말미암은 결과로서 기생 코일(L)에 전압이 유도되어지는 사실에 기인하는 것이다.

오실레이터는 다음과 같이 동작한다. 위상 변이 네트워크와 더불어 증폭기(G)는 폐회로를 형성한다. 제 1 오실레이션 조건은 루프 이득이 1보다 커야 하는 것이다. 진동자가 비교적 높은 등가 저항 크기를 가질 수 있기 때문에, 증폭기(G)에 의하여 생성될 필요 이득은 비교적 높아야 한다. 그러나 오실레이터가 개시하는 동안에, 진동자의 등가 저항은 높게 될 수 있어서 피드백 경로가 충분히 효율적이지 못하게 될 수 있다. 이러한 것은 오실레이터가 개시하는 것을 방해할 수 있다. 이러한 점을 개선하기 위하여, 저항 소자(R)는 수정과 병렬로 배치된다. 그 저항 소자(R)는 예를 들어 저항이나 다이오드 같은 것을 이용하여 구현될 수 있다. 제 2 오실레이션 조건은 폐루프에서의 전체 위상 변이가 0 도(또는 360도의 배수)이어야 한다는 것이다. 이러한 목적을 달성하기 위하여, 집적 커패시터(C₁)와 외부 커패시터(C_2EXT)가 제공되어 진다. 오실레이터의 주파수는 수정 진동자를 이용하여 결정된다.

본 발명의 본질은 집적 커패시터(C₁)에 있다. 이 집적 커패시터(C₁)는 일반적인 수준의 기술에서 사용되며 도면에서 점선으로 도시된 외부 커패시터(C_1EXT)를 대신한다. 일반적인 기술 수준에 의한 오실레이터에서의 제 1 신호 핀(1)의 전압은 고주파수에 있어서 제 2 전원 핀(VSS)의 전압과 거의 동일하게 된다. 그러한 것은 외부 커패시터(C_1EXT)가 고주파수에 대하여 거의 단락 회로(short circuit)를 형성하기 때문이다. 비교기(CMP)의 입력단이 제 1 신호 핀(1)에 서로 연결되어 있기 때문에, 비교기(CMP) 입력단의 전압은 제 2 전원 핀(VSS)의 전압과 거의 동일하게 되어 결과적으로 의사 전압에 의한 영향을 받지 않게 된다. 그러한 것은 의사 전압이 제 2 전원 핀(VSS)에 나타나지 아니하고, 기판(SBSTR) 상에 나타나기 때문이다. 따라서, 일반적인 기술 수준에서, 그러한 상황은, 비교기(CMP)의 제 2 전원 단자는 의사 전압을 동반하고 비교기(CMP)의 입력단은 의사 전압을 수반하지 않게 해야 한다. 비교기(CMP)의 결정 레벨이 비교기(CMP)의 입력단과 비교기(CMP)의 제 2 전원 단자간의 전압차로서 결정되기 때문에, 기판(SBSTR) 상에서의 의사 전압은 오실레이터 신호에 원하지 않은 지터가 존재하게 하는 결과를 초래한다.

본 발명에 따른 오실레이터에서, 집적 커패시터(C₁)는 고주파수에 대하여 거의 단락 회로를 형성하고, 그 결과로서 비교기(CMP)의 제 2 전원 단자 상의 의사 전압과 동일한 크기의 의사 전압이 비교기(CMP)의 입력단에서 나타나게 된다. 따라서, 비교기(CMP) 입력단과 비교기(CMP)의 제 2 전원 단자간의 전압차는 거의 제로가 되며, 그러한 것은 오실레이터 신호내의 지터가 현격히 감소되는 좋은 결과를 갖고 온다.

제 1 신호 핀(1)과 제 2 전원 단자(VSS)간의 가능한 외부 기생 용량이 최소가 되는 것이 중요한데, 왜냐하면 그렇지 않은 경우에 용량 전압 분할(capacitive voltage division)이 생기는 결과로서 비교기(CMP) 입력단의 의사 전압이 비교기(CMP)의 제 2 단자 상의 의사 전압보다 작아지기 때문이다. 그러한 것은 지터 감소가 덜 되게 하는 결과를 초래하게 된다.
더욱이, 외부 커패시터(C_2EXT)가 집적 커패시터에 의하여 또한 대치될 수 있으며, 그러한 집적 커패시터는 증폭기(G)의 출력단과 기판(SBSTR) 사이에 연결되어야 한다는 것을 주목하기로 한다.

상술된 바와 같이, 본 발명은 오실레이터에서 지터를 감소시키는데 이용가능하다.

Claims

집적 회로(IC)로서의 오실레이터로서, 전원 전압을 수신하기 위한 제 1 전원 핀(VDD) 및 제 2 전원 핀(VSS)과; 제 1 신호 핀(1)과; 제 2 신호 핀(2)과; 상기 제 1 신호 핀(1)에 연결된 입력단을 구비하며 상기 제 2 신호 핀(2)에 연결된 출력단을 구비하는 증폭기(G)와; 상기 제 1 전원 핀(VDD)에 연결된 제 1 전원 단자를 구비하며, 기판(SBSTR)에 연결된 제 2 전원 단자를 구비하고, 상기 제 1 신호 핀(1)에 연결된 입력단을 구비하며, 출력 신호를 공급하는 출력단(OUT)을 구비하는 비교기(CMP)와; 위상 변이 소자(phase-shifting element)를 포함하는, 집적 회로(IC)로서의 오실레이터에 있어서,

상기 위상 변이 소자는 상기 비교기(CMP)의 입력단에 연결된 제 1 전극을 구비하며 기판(SBSTR)에 연결된 제 2 전극을 구비하는 집적 커패시터(integrated capacitor)(C₁)를 포함하는 것을 특징으로 하는 집적 회로(IC)로서의 오실레이터.
제 1항에 있어서, 상기 비교기(CMP)는 슈미트 트리거(Schmitt trigger)를 포함하는 것을 특징으로 하는 집적 회로(IC)로서의 오실레이터.