KR19980027919A - 크리스탈 및 알.씨(rc) 겸용 발진회로 - Google Patents

크리스탈 및 알.씨(rc) 겸용 발진회로 Download PDF

Info

Publication number
KR19980027919A
KR19980027919A KR1019960046839A KR19960046839A KR19980027919A KR 19980027919 A KR19980027919 A KR 19980027919A KR 1019960046839 A KR1019960046839 A KR 1019960046839A KR 19960046839 A KR19960046839 A KR 19960046839A KR 19980027919 A KR19980027919 A KR 19980027919A
Authority
KR
South Korea
Prior art keywords
crystal
terminal
oscillation
transistor
input terminal
Prior art date
Application number
KR1019960046839A
Other languages
English (en)
Other versions
KR100213253B1 (ko
Inventor
임준혁
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960046839A priority Critical patent/KR100213253B1/ko
Publication of KR19980027919A publication Critical patent/KR19980027919A/ko
Application granted granted Critical
Publication of KR100213253B1 publication Critical patent/KR100213253B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 크리스탈 및 RC 겸용 발진회로에 관한 것으로, 상기 입력단에 연결되는 저항과 함께 RC 발진하기 위한 커패시터수단; 크리스탈에 의한 발진 또는 RC 발진에 의하여 발생된 클럭신호를 출력하기 위한 출력수단; 및 상기 커패시터수단과 상기 출력수단 사이에 연결되어, 상기 입력단에 연결된 것이 저항이면 상기 커패시터수단과 상기 출력수단 사이를 연결하고, 상기 입력단에 연결된 것이 크리스탈이면 상기 커패시터수단과 상기 출력수단 사이의 연결을 차단하기 위한 스위칭수단을 포함함을 특징으로 하여, 크리스탈 발진 시에 RC 발진이 발생되지 않도록하여 발진회로의 오동작을 방지할 수 있다.

Description

크리스탈 및 알.씨(RC) 겸용 발진회로
본 발명은 크리스탈 및 RC 겸용 발진회로에 관한 것으로, 특히 크리스탈에 의한 발진시 내부 커패시터에 의한 발진을 방지하기 위한 크리스탈 및 RC 겸용 발진회로에 관한 것이다.
일반적으로 사용되는 크리스탈 및 RC 겸용 발진회로는 칩 외부에 크리스탈을 사용하여 칩 내부의 발진회로를 동작시키는 방법(크리스탈 발진방법) 또는 그 크리스탈 대신에 저항을 사용하여 칩 내부의 발진회로를 동작시키는 방법(RC 발진방법)을 사용하며, 후자의 경우 크리스탈보다 저항이 가격 면에서 저렴하다는 잇점이 있어 널리 사용된다.
도 1은 종래의 크리스탈 및 RC 겸용 발진회로의 회로도를 나타낸다. 종래의 크리스탈 및 RC 겸용 발진회로(10)는, 칩 외부에서 크리스탈(X-TAL)이 연결되는 입력단(X0, X1)과, 입력단(X1)이 접속되는 제1인버터(11)와, 그 인버터(11)의 출력을 인버팅하여 출력 클럭신호(CLK)FMF 출력하는 제2인버터(12)와, 입력단(X1)과 제2인버터(12)의 출력단자 사이에 접속되는 커패시터(C)와, 입력단(X0)과 제1인버터(11)의 출력단자 사이에 접속되는 저항(R)을 포함하여 구성된다.
그러나 종래의 크리스탈 및 RC 겸용 발진회로(10)에서, 크리스탈에 의하여 발진회로를 동작시키는 경우, 발진회로 내의 저항 및 커패시턴스에 의한 발진동작이 또한 발생될 수 있다. 그러한 발진이 크리스탈 발진동작보다 먼저 발생하면 부정확한 시스템 클럭의 발생을 유발하여 칩의 오동작의 원인이 될 수 있는 문제점이 있었다.
따라서 본 발명의 목적은 크리스탈을 이용한 발진 시에 칩내의 저항 및 커패시턴스에 의한 RC발진이 일어나지 않도록 하기 위한 크리스탈 및 RC 겸용 발진회로를 제공하는 데 있다.
도 1은 종래의 크리스탈 및 RC 겸용 발진회로의 회로도
도 2 및 도 3은 본 발명에 따른 크리스탈 및 RC 겸용 발진회로의 회로도
상기 목적을 달성하기 위한 본 발명에 따른 크리스탈 및 RC 겸용 발진회로는, 입력단에 크리스탈 또는 저항을 선택적으로 연결하여 소정의 클럭신호를 발진할 수 있는 크리스탈 및 RC 겸용 발진회로에 있어서, 상기 입력단에 연결되는 저항과 함께 RC 발진하기 위한 커패시터수단; 크리스탈에 의한 발진 또는 RC 발진에 의하여 발생된 클럭신호를 출력하기 위한 출력수단; 및 상기 커패시터수단과 상기 출력수단 사이에 연결되어, 상기 입력단에 연결된 것이 저항이면 상기 커패시터수단과 상기 출력수단 사이를 연결하고, 상기 입력단에 연결된 것이 크리스탈이면 상기 커패시터수단과 상기 출력수단 사이의 연결을 차단하기 위한 스위칭수단을 포함함을 특징으로 한다.
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
본 발명에 따른 발진회로는 도 1에 도시된 발진회로에 커패시터와 클럭신호 출력단자 사이에 스위치 기능을 할 수 있는 회로를 더 부가하여 발진회로의 입력단에 연결되는 소자의 종류에 따라 커패시터를 선택적으로 연결시킬 수 있도록 한다.
도 2 및 도 3은 본 발명에 따른 크리스탈 및 RC 겸용 발진회로의 회로도를 나타낸다. 발진회로(20)에는 도 1에 도시된 회로와 같은 인버터들 및 저항 R, 커패시터 C를 포함하고, 추가로 커패시터와 클럭단자 사이에 스위칭을 위한 회로가 부가된다.
도면에서 23과 33은 전송용 게이트(TRANSMISSION GATE)로서, 로우액티브단자에 로직로우가 입력되고 하이액티브단자에 로직하이가 입력되면 A단자와 B단자 사이를 연결시키고, 그렇지 않으면 그 연결을 끊는다.
전송용 게이트(23, 33)의 제어단자로 입력되는 신호를 발생하는 회로는 두 개의 NMOS 트랜지스터(25, 26 또는 35, 36) 및 인버터(24, 34)로 구성된다. 이 트랜지스터들의 게이트는 접지(VSS)에 연결되고, 위의 트랜지스터(25, 35)의 드레인단자는 전원전압(VDD)에, 그 소스단자는 아래 트랜지스터(26, 36)의 드레인단자에 연결되며, 아래 트랜지스터(26, 36)의 소스단자는 접지(VSS)에 연결된다. 그리고 접점 D의 신호가 전송용 게이트(23, 33)의 하이액티브 제어단자로 입력되고, 접점 D의 신호를 인버터(24)에서 반전하여 전송용 게이트(23, 33)의 로우액티브 제어단자로 입력된다.
위와 같이 트랜지스터 회로를 구성한 후, 발진회로의 입력단에 저항을 연결하여 발진시키는 경우의 회로는 도 2에, 그리고 발진회로의 입력단에 크리스탈을 연결하여 발진시키는 경우의 회로는 도 3에 도시된다.
도 2에서 보면, 윗 트랜지스터(25)를 디플리션(depletion) 처리하여 접점 D의 전위를 전원전압(VDD)이 되도록 함으로써, 전용송 게이트(23)에 의하여 단자 A 와 단자 B가 서로 연결되고, 이에 의하여 RC 발진할 수 있다.
도 3에서 보면, 아래 트랜지스터(36)를 디플리션(depletion) 처리하여 접점 D의 전위를 접지전압(VSS)이 되도록 함으로써, 전용송 게이트(33)에 의하여 단자 A 와 단자 B의 연결을 끊고, 이에 의하여 발진회로 내에서 발생될 수 있는 불필요한 RC 발진이 발생되지 않도록 한다.
따라서 본 발명에 따른 크리스탈 및 RC 겸용 발진회로는, RC 발진의 경우와 크리스탈 발진의 경우를 구분하여 발진회로 내의 커패시터를 선택적으로 사용되도록 함으로써, 크리스탈 발진시에 RC 발진이 발생되지 않도록하여 발진회로의 오동작을 방지할 수 있다.

Claims (2)

  1. 입력단에 크리스탈 또는 저항을 선택적으로 연결하여 소정의 클럭신호를 발진할 수 있는 크리스탈 및 RC 겸용 발진회로에 있어서,
    상기 입력단에 연결되는 저항과 함께 RC 발진하기 위한 커패시터수단;
    크리스탈에 의한 발진 또는 RC 발진에 의하여 발생된 클럭신호를 출력하기 위한 출력수단; 및
    상기 커패시터수단과 상기 출력수단 사이에 연결되어, 상기 입력단에 연결된 것이 저항이면 상기 커패시터수단과 상기 출력수단 사이를 연결하고, 상기 입력단에 연결된 것이 크리스탈이면 상기 커패시터수단과 상기 출력수단 사이의 연결을 차단하기 위한 스위칭수단을 포함함을 특징으로 하는 크리스탈 및 RC 겸용 발진회로.
  2. 제1항에 있어서, 상기 스위칭수단은
    로우액티브단자에 로직로우가 입력되고 하이액티브단자에 로직하이가 입력되면 상기 커패시터수단과 상기 출력수단 사이를 연결 시키고, 그렇지 않으면 그 연결을 끊는 게이트수단; 및
    제1 및 제2트랜지스터의 게이트는 접지에 연결되고, 제1트랜지스터의 드레인단자는 전원전압에, 그 소스단자는 제2트랜지스터의 드레인단자에 연결되며, 제2트랜지스터의 소스단자는 접지에 연결되며, 제1트랜지스터의 소스단자의 신호를 상기 게이트의 하이액티브 제어단자로 입력하고, 그 단자의 반전신호를 상기 게이트의 로우액티브 제어단자로 입력하는 제어수단을 구비하여,
    상기 입력단에 연결된 것이 저항이면 상기 제1트랜지스터의 드레인과 소스를 단락하고, 상기 입력단에 연결된 것이 크리스탈이면 상기 제2트랜지스터의 드레인과 소스를 단락함을 특징으로 하는 크리스탈 및 RC 겸용 발진회로.
KR1019960046839A 1996-10-18 1996-10-18 크리스탈 및 알.씨(rc) 겸용 발진회로 KR100213253B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960046839A KR100213253B1 (ko) 1996-10-18 1996-10-18 크리스탈 및 알.씨(rc) 겸용 발진회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960046839A KR100213253B1 (ko) 1996-10-18 1996-10-18 크리스탈 및 알.씨(rc) 겸용 발진회로

Publications (2)

Publication Number Publication Date
KR19980027919A true KR19980027919A (ko) 1998-07-15
KR100213253B1 KR100213253B1 (ko) 1999-08-02

Family

ID=19478040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960046839A KR100213253B1 (ko) 1996-10-18 1996-10-18 크리스탈 및 알.씨(rc) 겸용 발진회로

Country Status (1)

Country Link
KR (1) KR100213253B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100572303B1 (ko) * 1998-09-01 2007-02-05 삼성전자주식회사 크리스털과 알시 겸용 발진 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100572303B1 (ko) * 1998-09-01 2007-02-05 삼성전자주식회사 크리스털과 알시 겸용 발진 회로

Also Published As

Publication number Publication date
KR100213253B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
US5705946A (en) Low power low voltage level shifter
US7369006B2 (en) Applied voltage control circuit for voltage controlled oscillation circuit
KR19980027919A (ko) 크리스탈 및 알.씨(rc) 겸용 발진회로
US4996446A (en) Semiconductor device having a reverse bias voltage generator
KR20010006872A (ko) 모드 설정 확정 신호 발생 회로
US5696469A (en) Clock oscillator
US6249151B1 (en) Inverter for outputting high voltage
JP2703890B2 (ja) 半導体集積回路
US5187453A (en) Oscillation control circuit
US6181214B1 (en) Voltage tolerant oscillator input cell
EP0464468B1 (en) Semiconductor memory device
US4783620A (en) Constant voltage circuit having an operation-stop function
KR970067354A (ko) 어드레스 천이 검출 회로
US6060955A (en) Voltage compensated oscillator and method therefor
JP2936474B2 (ja) 半導体集積回路装置
KR19990014691A (ko) 동적 레지스터를 사용한 ｃｍｏｓ 회로용 클럭 신호 발생 장치
KR100567526B1 (ko) 메모리 칩의 파워업 리세트 회로
KR100231139B1 (ko) 리세트 신호 발생 회로
JP3068450B2 (ja) 基板電圧発生回路
KR100213259B1 (ko) 크리스탈과 rc 겸용 발진기 회로
JPH0619206Y2 (ja) 集積回路
JPH04267607A (ja) 発振用駆動回路
KR100489587B1 (ko) 시간지연회로
KR100598088B1 (ko) 반도체 장치의 발진 검출 회로
JPH0669727A (ja) 発振回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee