JPH0575343A - クロツク信号出力回路 - Google Patents
クロツク信号出力回路Info
- Publication number
- JPH0575343A JPH0575343A JP3265364A JP26536491A JPH0575343A JP H0575343 A JPH0575343 A JP H0575343A JP 3265364 A JP3265364 A JP 3265364A JP 26536491 A JP26536491 A JP 26536491A JP H0575343 A JPH0575343 A JP H0575343A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock signal
- signal
- signal output
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】 水晶発振回路の発振開始時間を短くし、低電
源電圧でも、すぐにクロック信号の発振を開始する。 【構成】 電源が投入されると、リングオシレータ１か
らスイッチ手段４を介して外部回路にクロック信号が供
給される。また、このクロック信号は水晶発振回路４０
のクロック信号とともに、シュミット回路２で波形整形
され、信号Ｔとして計時手段３に入力される。計時手段
３は信号Ｔ（クロック信号）を計時し、計時が終了する
と、切替え信号Ｓをスイッチ手段４に送出し、スイッチ
手段４のスイッチをオフさせる。このことにより、今度
は水晶発振回路４０から外部回路に安定的にクロック信
号が供給される。 【効果】 水晶発振回路による発振開始時間が短くな
る。
源電圧でも、すぐにクロック信号の発振を開始する。 【構成】 電源が投入されると、リングオシレータ１か
らスイッチ手段４を介して外部回路にクロック信号が供
給される。また、このクロック信号は水晶発振回路４０
のクロック信号とともに、シュミット回路２で波形整形
され、信号Ｔとして計時手段３に入力される。計時手段
３は信号Ｔ（クロック信号）を計時し、計時が終了する
と、切替え信号Ｓをスイッチ手段４に送出し、スイッチ
手段４のスイッチをオフさせる。このことにより、今度
は水晶発振回路４０から外部回路に安定的にクロック信
号が供給される。 【効果】 水晶発振回路による発振開始時間が短くな
る。
Description
【０００１】
【産業上の利用分野】この発明は、マイクロコンピュー
タ等の半導体集積回路の原クロックに使用するクロック
信号出力回路に関するものである。
タ等の半導体集積回路の原クロックに使用するクロック
信号出力回路に関するものである。
【０００２】
【従来の技術】従来、マイクロコンピュータの原クロッ
クには、水晶発振回路が使用されてきた。この理由は、
水晶発振回路が周囲の温度や電気素子の固有特性に左右
されず安定していて発振回路として非常に優れているか
らである。しかし、その回路の水晶共振子には、電源投
入してから発振を開始するまでに時間がかかるという、
特性上の欠点が知られており、特に電源電圧が低いと、
その発振開始時間はさらに長くなる。近年のマイクロコ
ンピュータ等は、電源電圧を低くする傾向にあり、この
低電源電圧に対応するには、電源投入後にすばやく発振
を開始する発振回路が必要となる。以下、マイクロコン
ピュータの原クロックに水晶発振回路を用いた場合の従
来例について説明する。
クには、水晶発振回路が使用されてきた。この理由は、
水晶発振回路が周囲の温度や電気素子の固有特性に左右
されず安定していて発振回路として非常に優れているか
らである。しかし、その回路の水晶共振子には、電源投
入してから発振を開始するまでに時間がかかるという、
特性上の欠点が知られており、特に電源電圧が低いと、
その発振開始時間はさらに長くなる。近年のマイクロコ
ンピュータ等は、電源電圧を低くする傾向にあり、この
低電源電圧に対応するには、電源投入後にすばやく発振
を開始する発振回路が必要となる。以下、マイクロコン
ピュータの原クロックに水晶発振回路を用いた場合の従
来例について説明する。
【０００３】図８は水晶発振回路の回路図で、図９は図
８のインバータに係る電源電圧Ｖccと図８のクロック出
力信号の波形図である。ここで、５はマイクコンのクロ
ック入力のＸIN端子、６はマイコンのＸOUT端子であ
る。１２はＸIN端子５とＸOUT端子６の間に接続された
帰還抵抗、１３は帰還抵抗１２と並列に接続された水晶
共振子、１４及び１５は一端がＸIN端子５及びＸOUT 端
子６に接続され、他端が接地されたコンデンサ、そして
１６はインバータである。
８のインバータに係る電源電圧Ｖccと図８のクロック出
力信号の波形図である。ここで、５はマイクコンのクロ
ック入力のＸIN端子、６はマイコンのＸOUT端子であ
る。１２はＸIN端子５とＸOUT端子６の間に接続された
帰還抵抗、１３は帰還抵抗１２と並列に接続された水晶
共振子、１４及び１５は一端がＸIN端子５及びＸOUT 端
子６に接続され、他端が接地されたコンデンサ、そして
１６はインバータである。
【０００４】動作について説明すると、最初に電源が投
入されると、図９（ｂ）に示すように、ＸOUT 端子６の
電位はインバータ１６の特性により初めの電源電圧の約
半分の電位となる。この状態では、図８の回路内にはさ
まざまな周波数の微小ノイズ（いわゆるホワイトノイ
ズ）が発生している（図９（ｂ）のｔ0〜ｔ1区間）。こ
れらのノイズの内、インバータ１６，帰還抵抗１２，コ
ンデンサ１４と１５，水晶共振子１３によって決定され
る周波数成分のノイズのみが増幅される（図９（ｂ）の
ｔ1以後）。
入されると、図９（ｂ）に示すように、ＸOUT 端子６の
電位はインバータ１６の特性により初めの電源電圧の約
半分の電位となる。この状態では、図８の回路内にはさ
まざまな周波数の微小ノイズ（いわゆるホワイトノイ
ズ）が発生している（図９（ｂ）のｔ0〜ｔ1区間）。こ
れらのノイズの内、インバータ１６，帰還抵抗１２，コ
ンデンサ１４と１５，水晶共振子１３によって決定され
る周波数成分のノイズのみが増幅される（図９（ｂ）の
ｔ1以後）。
【０００５】
【発明が解決しようとする課題】従来の水晶発信回路は
以上のように構成されており、電源が投入されてから正
弦波が増幅されるまでには、その回路の特性上、ある程
度の時間がかかり、特に電源電圧が低い等の原因によっ
て長い場合には十数秒にも達することがあった。そして
この原因がマイクロコンピュータの原クロックの起動を
遅らせる原因となっていた。また、水晶発振回路の発振
開始時間を短くするためには、インバータを構成するＭ
ＯＳトランジスタの幅（Ｗ）を大きくし、駆動能力（い
わゆるβ）を上げる方法があるが、これには発振回路に
よる消費電力が大幅に増大するという問題点があった。
以上のように構成されており、電源が投入されてから正
弦波が増幅されるまでには、その回路の特性上、ある程
度の時間がかかり、特に電源電圧が低い等の原因によっ
て長い場合には十数秒にも達することがあった。そして
この原因がマイクロコンピュータの原クロックの起動を
遅らせる原因となっていた。また、水晶発振回路の発振
開始時間を短くするためには、インバータを構成するＭ
ＯＳトランジスタの幅（Ｗ）を大きくし、駆動能力（い
わゆるβ）を上げる方法があるが、これには発振回路に
よる消費電力が大幅に増大するという問題点があった。
【０００６】この発明は、上記のような問題点を解消す
るためになされたもので、電源投入後の発振開始時間を
短縮することができるとともに、低電源電圧にも対応で
きるクロック信号出力回路を得ることを目的とする。
るためになされたもので、電源投入後の発振開始時間を
短縮することができるとともに、低電源電圧にも対応で
きるクロック信号出力回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】この第１の発明に係るク
ロック信号出力回路は、図１で示すように、論理回路を
主構成とするリングオシレータ等の第２の発振回路（リ
ングオシレータ１）と、上記第１の発振回路（水晶発振
回路４０）のクロック信号を整形する信号整形手段（シ
ュミット回路２）と、この信号整形手段の出力に基づき
電源投入から設定時間までを計時する計時手段３と、こ
の計時手段の計時が終了するまでの間上記第２の発振回
路より出力されるクロック信号をクロック信号出力端子
に供給し、計時完了後に上記第１の発振回路より出力さ
れるクロック信号を上記クロック信号出力端子に供給す
るスイッチ手段４とを備えた。この第２の発明に係るク
ロック信号出力回路は、図５で示すように、上記信号整
形手段は、上記クロック信号出力端子から入力したクロ
ック信号の振幅が所定値ＶH より大きいときのみクロッ
ク信号を整形して出力するシュミット回路から成る。こ
の第３の発明に係るクロック信号出力回路は、図６で示
すように、上記第２の発振回路の発振周波数値を上記第
１の発振回路の発振周波数値に近い値ｔ2 とした。この
第４の発明に係るクロック信号出力回路は、図７で示す
ように、上記第２の発振回路が上記計時手段によって所
定の時間ｔ3 （図３（ｅ））計時された後に、停止する
ように構成されている。
ロック信号出力回路は、図１で示すように、論理回路を
主構成とするリングオシレータ等の第２の発振回路（リ
ングオシレータ１）と、上記第１の発振回路（水晶発振
回路４０）のクロック信号を整形する信号整形手段（シ
ュミット回路２）と、この信号整形手段の出力に基づき
電源投入から設定時間までを計時する計時手段３と、こ
の計時手段の計時が終了するまでの間上記第２の発振回
路より出力されるクロック信号をクロック信号出力端子
に供給し、計時完了後に上記第１の発振回路より出力さ
れるクロック信号を上記クロック信号出力端子に供給す
るスイッチ手段４とを備えた。この第２の発明に係るク
ロック信号出力回路は、図５で示すように、上記信号整
形手段は、上記クロック信号出力端子から入力したクロ
ック信号の振幅が所定値ＶH より大きいときのみクロッ
ク信号を整形して出力するシュミット回路から成る。こ
の第３の発明に係るクロック信号出力回路は、図６で示
すように、上記第２の発振回路の発振周波数値を上記第
１の発振回路の発振周波数値に近い値ｔ2 とした。この
第４の発明に係るクロック信号出力回路は、図７で示す
ように、上記第２の発振回路が上記計時手段によって所
定の時間ｔ3 （図３（ｅ））計時された後に、停止する
ように構成されている。
【０００８】
【作用】この第１の発明におけるクロック信号出力回路
は、電源が投入されると、第１の発振回路と第２の発振
回路が発振する。発振開始時には、第２の発振回路の出
力とクロック信号出力端子とが接続され、第２の発振回
路から外部回路にクロック信号が出力される。第２の発
振回路が発振した後、計時手段が一定時間を計時し、計
時後にスイッチ手段をオフする。この後は、第１の発振
回路から外部回路にクロック信号が出力される。この第
１の発振回路は、水晶発振回路等から成っており、安定
したクロック信号を外部回路に供給する。この結果、第
１の発振回路の発振開始時間を短くするだけでなく、安
定したクロック信号を外部回路に供給することが可能と
なる。この第２の発明におけるクロック信号出力回路
は、上記シュミット回路からのクロック信号出力端子か
ら入力したクロック信号の振幅が所定値より大きいとき
のみ整形したクロック信号を計時手段に出力する。この
第３の発明におけるクロック信号出力回路は、第２の発
振回路のクロック信号の発振周波数値が第１の発振回路
のクロック信号の発振周波数値と近い値に設定されてい
る。この第４の発明におけるクロック信号出力回路は、
計時手段が所定の計時を終了すると、第２の発振回路に
指示して第２の発振回路における発振を停止させる。
は、電源が投入されると、第１の発振回路と第２の発振
回路が発振する。発振開始時には、第２の発振回路の出
力とクロック信号出力端子とが接続され、第２の発振回
路から外部回路にクロック信号が出力される。第２の発
振回路が発振した後、計時手段が一定時間を計時し、計
時後にスイッチ手段をオフする。この後は、第１の発振
回路から外部回路にクロック信号が出力される。この第
１の発振回路は、水晶発振回路等から成っており、安定
したクロック信号を外部回路に供給する。この結果、第
１の発振回路の発振開始時間を短くするだけでなく、安
定したクロック信号を外部回路に供給することが可能と
なる。この第２の発明におけるクロック信号出力回路
は、上記シュミット回路からのクロック信号出力端子か
ら入力したクロック信号の振幅が所定値より大きいとき
のみ整形したクロック信号を計時手段に出力する。この
第３の発明におけるクロック信号出力回路は、第２の発
振回路のクロック信号の発振周波数値が第１の発振回路
のクロック信号の発振周波数値と近い値に設定されてい
る。この第４の発明におけるクロック信号出力回路は、
計時手段が所定の計時を終了すると、第２の発振回路に
指示して第２の発振回路における発振を停止させる。
【０００９】
【実施例】以下、この発明の実施例を図について説明す
る。図１は第１の発明の一実施例を示すクロック信号出
力回路の回路図、図２は図１の回路の信号整形手段，計
時手段の具体例を示す回路図、図３，図４は図１，図２
の回路の各部の波形を示す波形図である。図１におい
て、１は第１の発振回路としてのリングオシレータ、２
は信号整形手段としてのシュミット回路、３は計時手
段、４はスイッチ手段、４０は第１の発振回路としての
水晶発振回路である。なお、水晶発振回路４０は従来の
ものと機能及び構成が同じであるため、すでに説明した
従来例と同符号を付しており、以下の構成の説明は省略
する。
る。図１は第１の発明の一実施例を示すクロック信号出
力回路の回路図、図２は図１の回路の信号整形手段，計
時手段の具体例を示す回路図、図３，図４は図１，図２
の回路の各部の波形を示す波形図である。図１におい
て、１は第１の発振回路としてのリングオシレータ、２
は信号整形手段としてのシュミット回路、３は計時手
段、４はスイッチ手段、４０は第１の発振回路としての
水晶発振回路である。なお、水晶発振回路４０は従来の
ものと機能及び構成が同じであるため、すでに説明した
従来例と同符号を付しており、以下の構成の説明は省略
する。
【００１０】リングオシレータ１は合計の段数が複数個
のインバータ８〜１１と、ＮＯＲゲート７より成り、ス
イッチ手段４にクロック信号を送出する。シュミット回
路２は、水晶発振回路４０のＸOUT 端子６から出力され
たクロック信号を波形整形し、信号Ｔ（クロック信号）
として計時手段３に送出する。計時手段３はシュミット
回路２からの信号Ｔを計時し、一定時間の計時後に切替
え信号Ｓをスイッチ手段４に送出する。スイッチ手段４
は、リングオシレータ１で発生したクロック信号を水晶
発振回路４０のＸIN端子５に伝えて外部回路に供給し、
計時手段３から切替え信号Ｓを受けると、スイッチをオ
フしてリングオシレータ１からのクロック信号を遮断
し、ＸIN端子５に伝えない。このことにより、外部回路
へは水晶発振回路４０からクロック信号が供給される。
また、スイッチ手段４は、具体的にはトランスミッショ
ンゲートまたはＡＮＤ回路，ＮＯＲ回路等を用いた論理
回路で構成される。
のインバータ８〜１１と、ＮＯＲゲート７より成り、ス
イッチ手段４にクロック信号を送出する。シュミット回
路２は、水晶発振回路４０のＸOUT 端子６から出力され
たクロック信号を波形整形し、信号Ｔ（クロック信号）
として計時手段３に送出する。計時手段３はシュミット
回路２からの信号Ｔを計時し、一定時間の計時後に切替
え信号Ｓをスイッチ手段４に送出する。スイッチ手段４
は、リングオシレータ１で発生したクロック信号を水晶
発振回路４０のＸIN端子５に伝えて外部回路に供給し、
計時手段３から切替え信号Ｓを受けると、スイッチをオ
フしてリングオシレータ１からのクロック信号を遮断
し、ＸIN端子５に伝えない。このことにより、外部回路
へは水晶発振回路４０からクロック信号が供給される。
また、スイッチ手段４は、具体的にはトランスミッショ
ンゲートまたはＡＮＤ回路，ＮＯＲ回路等を用いた論理
回路で構成される。
【００１１】シュミット回路２及び計時手段３の具体例
を示したのが図２である。図２において、１７は静電容
量の小さいコンデンサ、１８はコンデンサ１７よりも静
電容量の大きいコンデンサ、１９は電源電圧ＶCCからの
電荷をコンデンサ１７に蓄積するスイッチの役割をする
Ｐチャネル型ＭＯＳトランジスタ、２０はコンデンサ１
７に蓄積された電荷をコンデンサ１８に送るスイッチの
役割をするＰチャネル型ＭＯＳトランジスタ、３１はコ
ンデンサ１８に蓄積された電荷を抜くための高抵抗値の
抵抗、２８，２９はインバータである。２１はしきい値
の高いインバータ、２２はしきい値の低いインバータ、
２３はインバータ２１とインバータ２２の出力を入力す
るＡＮＤゲート、２４，２６，２７はＮＯＲゲート、２
５はＮＯＲゲートの出力を反転するインバータである。
シュミット回路２は、インバータ２１，２２，２５と、
ＡＮＤゲート２３と、ＮＯＲゲート２４，２６，２７と
から構成され、計時手段３はＰチャネル型ＭＯＳトラン
ジスタ１９，２０と、コンデンサ１７，１８と、抵抗３
１と、インバータ２８，２９とから構成されている。
を示したのが図２である。図２において、１７は静電容
量の小さいコンデンサ、１８はコンデンサ１７よりも静
電容量の大きいコンデンサ、１９は電源電圧ＶCCからの
電荷をコンデンサ１７に蓄積するスイッチの役割をする
Ｐチャネル型ＭＯＳトランジスタ、２０はコンデンサ１
７に蓄積された電荷をコンデンサ１８に送るスイッチの
役割をするＰチャネル型ＭＯＳトランジスタ、３１はコ
ンデンサ１８に蓄積された電荷を抜くための高抵抗値の
抵抗、２８，２９はインバータである。２１はしきい値
の高いインバータ、２２はしきい値の低いインバータ、
２３はインバータ２１とインバータ２２の出力を入力す
るＡＮＤゲート、２４，２６，２７はＮＯＲゲート、２
５はＮＯＲゲートの出力を反転するインバータである。
シュミット回路２は、インバータ２１，２２，２５と、
ＡＮＤゲート２３と、ＮＯＲゲート２４，２６，２７と
から構成され、計時手段３はＰチャネル型ＭＯＳトラン
ジスタ１９，２０と、コンデンサ１７，１８と、抵抗３
１と、インバータ２８，２９とから構成されている。
【００１２】図３は図１のクロック信号出力回路の各部
の動作を示す波形図である。図３において、（ａ）は電
源電圧Ｖccの電源電圧の波形、（ｂ）はリングオシレー
タ１の信号Ｒの波形、（ｃ）はＸOUT 端子６の波形、
（ｄ）はシュミット回路２の信号Ｔの波形、（ｅ）は計
時手段３から出力される切替え信号Ｓの波形、（ｆ）は
図２の計時手段３内のＰ点の波形である。また、図４は
図２の回路の動作を示す波形図である。図４において、
（ａ）は水晶発振回路４０のＸOUT 端子６からシュミッ
ト回路２に入力される信号の波形、（ｂ）はインバータ
２１の出力のＢ1点の波形、（ｃ）はインバータ２２の
出力のＢ2 点の波形、（ｄ）はＡＮＤゲート２３の出力
のＣ点の波形、（ｅ）はＮＯＲゲート２６の出力のＤ点
の波形、（ｆ）はインバータ２５の出力のＴ信号の波形
を示している。
の動作を示す波形図である。図３において、（ａ）は電
源電圧Ｖccの電源電圧の波形、（ｂ）はリングオシレー
タ１の信号Ｒの波形、（ｃ）はＸOUT 端子６の波形、
（ｄ）はシュミット回路２の信号Ｔの波形、（ｅ）は計
時手段３から出力される切替え信号Ｓの波形、（ｆ）は
図２の計時手段３内のＰ点の波形である。また、図４は
図２の回路の動作を示す波形図である。図４において、
（ａ）は水晶発振回路４０のＸOUT 端子６からシュミッ
ト回路２に入力される信号の波形、（ｂ）はインバータ
２１の出力のＢ1点の波形、（ｃ）はインバータ２２の
出力のＢ2 点の波形、（ｄ）はＡＮＤゲート２３の出力
のＣ点の波形、（ｅ）はＮＯＲゲート２６の出力のＤ点
の波形、（ｆ）はインバータ２５の出力のＴ信号の波形
を示している。
【００１３】次に、この第１の発明の一実施例における
動作について説明する。説明に当たっては、図１と図３
を用いて概要の動作を説明し、次にシュミット回路，計
時手段内の回路の詳細な動作について説明する。最初
に、電源が投入されると（図３の（ａ））、リングオシ
レータ１内のインバータ８〜１１によって、多種多様な
ノイズの内、ある特定の周波数成分のみが発振を始め
る。この発振を始めるまでの時間は、水晶発振回路４０
の場合（前述した図９のｔ0〜ｔ1の時間）よりも短い。
このリングオシレータ１の出力の信号Ｒ（図３の
（ｂ））がスイッチ手段４を介してＸIN端子５に入力さ
れる。また、インバータ１６，ＸOUT 端子６を介してシ
ュミット回路２に入力され（図３の（ｃ））、波形整形
されて信号Ｔが計時手段３に出力される（図３の
（ｄ））。この信号Ｔの入力によって、計時手段３は計
時を開始する。このとき計時前は切替え信号Ｓが“Ｌ”
信号、計時後は切替え信号Ｓが“Ｈ”信号となる（図３
の（ｅ））。信号を受けたスイッチ手段４は、“Ｌ”信
号のときにスイッチをオンして、シュミット回路２の出
力とＸIN端子５とを接続し、“Ｈ”信号のときに、スイ
ッチをオフして、シュミット回路２とＸIN端子５とを遮
断する。この結果、クロック信号は、電源投入時にはリ
ングオシレータ２から外部回路に供給され、電源投入し
てから所定の時間計時完了後には、水晶発振回路４０か
ら外部回路に供給されることになる。
動作について説明する。説明に当たっては、図１と図３
を用いて概要の動作を説明し、次にシュミット回路，計
時手段内の回路の詳細な動作について説明する。最初
に、電源が投入されると（図３の（ａ））、リングオシ
レータ１内のインバータ８〜１１によって、多種多様な
ノイズの内、ある特定の周波数成分のみが発振を始め
る。この発振を始めるまでの時間は、水晶発振回路４０
の場合（前述した図９のｔ0〜ｔ1の時間）よりも短い。
このリングオシレータ１の出力の信号Ｒ（図３の
（ｂ））がスイッチ手段４を介してＸIN端子５に入力さ
れる。また、インバータ１６，ＸOUT 端子６を介してシ
ュミット回路２に入力され（図３の（ｃ））、波形整形
されて信号Ｔが計時手段３に出力される（図３の
（ｄ））。この信号Ｔの入力によって、計時手段３は計
時を開始する。このとき計時前は切替え信号Ｓが“Ｌ”
信号、計時後は切替え信号Ｓが“Ｈ”信号となる（図３
の（ｅ））。信号を受けたスイッチ手段４は、“Ｌ”信
号のときにスイッチをオンして、シュミット回路２の出
力とＸIN端子５とを接続し、“Ｈ”信号のときに、スイ
ッチをオフして、シュミット回路２とＸIN端子５とを遮
断する。この結果、クロック信号は、電源投入時にはリ
ングオシレータ２から外部回路に供給され、電源投入し
てから所定の時間計時完了後には、水晶発振回路４０か
ら外部回路に供給されることになる。
【００１４】次に、図２と図３，図４を用いて、シュミ
ット回路，計時手段のさらに詳細な回路動作について説
明する。図４の（ａ）において、Ｈth，Ｌthはそれぞれ
インバータ２１，インバータ２２の高しきい値，低しき
い値を表している。シュミット回路２がＸOUT 端子６か
らの信号（図４の（ａ））を入力すると、インバータ２
１，インバータ２２は図４の（ｂ），（ｃ）のような波
形を出力する。次に、ＡＮＤゲート２３は、２入力が共
に“Ｈ”レベルの時のみ“Ｈ”信号を出力するので、Ａ
ＮＤゲート２３の出力におけるＣ点の波形は図４（ｄ）
のようになる。また、ＮＯＲゲート２６は、２入力の
内、少なくても１つの入力に“Ｈ”信号が入力されれ
ば、“Ｌ”信号を出力するので、ＮＯＲゲート２６の出
力の点Ｄにおける波形は図４（ｃ）のようになる。さら
に、ＮＯＲゲート２７は、ＮＯＲゲート２６からの入力
が“Ｈ”信号である時、ＮＯＲゲート２４からの入力が
いかなる信号である場合でも、“Ｌ”信号を出力し、そ
の時のＮＡＤゲート２３の出力は“Ｌ”レベルなので、
ＮＯＲゲート２４の出力は“Ｈ”レベルとなる。したが
って、インバータ２５で反転された後のシュミット回路
２の出力の波形は図４（ｆ）のようになる。すなわち、
シュミット回路回路２によって、ＸOUT 端子６からの信
号がＶth（図３の（ｆ））であるＨthより高い電位の時
のみ、シュミット回路の出力のＴ信号は“Ｌ”レベルと
なる。
ット回路，計時手段のさらに詳細な回路動作について説
明する。図４の（ａ）において、Ｈth，Ｌthはそれぞれ
インバータ２１，インバータ２２の高しきい値，低しき
い値を表している。シュミット回路２がＸOUT 端子６か
らの信号（図４の（ａ））を入力すると、インバータ２
１，インバータ２２は図４の（ｂ），（ｃ）のような波
形を出力する。次に、ＡＮＤゲート２３は、２入力が共
に“Ｈ”レベルの時のみ“Ｈ”信号を出力するので、Ａ
ＮＤゲート２３の出力におけるＣ点の波形は図４（ｄ）
のようになる。また、ＮＯＲゲート２６は、２入力の
内、少なくても１つの入力に“Ｈ”信号が入力されれ
ば、“Ｌ”信号を出力するので、ＮＯＲゲート２６の出
力の点Ｄにおける波形は図４（ｃ）のようになる。さら
に、ＮＯＲゲート２７は、ＮＯＲゲート２６からの入力
が“Ｈ”信号である時、ＮＯＲゲート２４からの入力が
いかなる信号である場合でも、“Ｌ”信号を出力し、そ
の時のＮＡＤゲート２３の出力は“Ｌ”レベルなので、
ＮＯＲゲート２４の出力は“Ｈ”レベルとなる。したが
って、インバータ２５で反転された後のシュミット回路
２の出力の波形は図４（ｆ）のようになる。すなわち、
シュミット回路回路２によって、ＸOUT 端子６からの信
号がＶth（図３の（ｆ））であるＨthより高い電位の時
のみ、シュミット回路の出力のＴ信号は“Ｌ”レベルと
なる。
【００１５】この後、Ｔ信号のクロック信号がインバー
タ２８でさらに反転され、計時手段３内のＰチャネル型
ＭＯＳトランジスタ１９，２０をオン，オフする。Ｐチ
ャネル型ＭＯＳトランジスタ１９とＰチャネル型ＭＯＳ
トランジスタ２０とは、互いに逆相の信号を入力してい
るので、Ｐチャネル型ＭＯＳトランジスタ１９がオンす
るとＰチャネル型ＭＯＳトランジスタ２０はオフし、電
源電圧Ｖccからコンデンサ１７に電荷が蓄積される。次
に、Ｐチャネル型ＭＯＳトランジスタ１９がオフし、Ｐ
チャネル型ＭＯＳトランジスタ２０がオンすると、コン
デンサ１７からコンデンサ１８に蓄積された電荷が移動
する。すなわち、図３の（ｆ）に示すように、電源投入
前には、コンデンサ１８の一端のＰ点の電位は、高抵抗
値の抵抗３１で電荷を放電するようにしているため、Ｏ
Ｖ（ＧＮＤ）となる。そして、シュミット回路２の出力
のＴ信号が“Ｌ”レベルから“Ｈ”レベルに変化する度
にＰ点の電位はコンデンサ１７とコンデンサ１８の容量
比及び抵抗３１で放電される電荷量で決まる電位分だけ
上昇する。やがてＰ点の電位がインバータ２９のＶthを
越えると、計時手段３の切替え信号Ｓが“Ｈ”レベルと
なる。これによってスイッチ手段４はオフされ、リング
オシレータ１の出力の信号ＲがＸIN端子５に入力されな
くなるため、水晶発振回路４０が発振を開始する。さら
にリングオシレータ１の出力の信号Ｓが“Ｈ”レベルと
なるため、リングオシレータ１は発振を停止する。この
結果、以後は水晶発振回路４０のみが通常の発振をす
る。電源が切られると、クロック信号出力回路の発振回
は停止し、コンデンサ１８の電荷が抵抗３１から放電す
るため、コンデンサ１８の一端のＰ点の電位は０ボルト
となる。
タ２８でさらに反転され、計時手段３内のＰチャネル型
ＭＯＳトランジスタ１９，２０をオン，オフする。Ｐチ
ャネル型ＭＯＳトランジスタ１９とＰチャネル型ＭＯＳ
トランジスタ２０とは、互いに逆相の信号を入力してい
るので、Ｐチャネル型ＭＯＳトランジスタ１９がオンす
るとＰチャネル型ＭＯＳトランジスタ２０はオフし、電
源電圧Ｖccからコンデンサ１７に電荷が蓄積される。次
に、Ｐチャネル型ＭＯＳトランジスタ１９がオフし、Ｐ
チャネル型ＭＯＳトランジスタ２０がオンすると、コン
デンサ１７からコンデンサ１８に蓄積された電荷が移動
する。すなわち、図３の（ｆ）に示すように、電源投入
前には、コンデンサ１８の一端のＰ点の電位は、高抵抗
値の抵抗３１で電荷を放電するようにしているため、Ｏ
Ｖ（ＧＮＤ）となる。そして、シュミット回路２の出力
のＴ信号が“Ｌ”レベルから“Ｈ”レベルに変化する度
にＰ点の電位はコンデンサ１７とコンデンサ１８の容量
比及び抵抗３１で放電される電荷量で決まる電位分だけ
上昇する。やがてＰ点の電位がインバータ２９のＶthを
越えると、計時手段３の切替え信号Ｓが“Ｈ”レベルと
なる。これによってスイッチ手段４はオフされ、リング
オシレータ１の出力の信号ＲがＸIN端子５に入力されな
くなるため、水晶発振回路４０が発振を開始する。さら
にリングオシレータ１の出力の信号Ｓが“Ｈ”レベルと
なるため、リングオシレータ１は発振を停止する。この
結果、以後は水晶発振回路４０のみが通常の発振をす
る。電源が切られると、クロック信号出力回路の発振回
は停止し、コンデンサ１８の電荷が抵抗３１から放電す
るため、コンデンサ１８の一端のＰ点の電位は０ボルト
となる。
【００１６】図５はこの第２の発明の一実施例を示すク
ロック出力回路の概略図である。この実施例では、信号
を整形するシュミット回路が水晶発振回路４０のＸOUT
端子６から入力されるクロック信号Ｉの振幅がＶH より
大きいときのみ（図５の（ａ））、クロック信号Ｉを整
形して信号Ｔ（図５の（ｂ））を出力する構成とする。
他の構成，動作については、第１の発明のクロック出力
回路と同じである。
ロック出力回路の概略図である。この実施例では、信号
を整形するシュミット回路が水晶発振回路４０のＸOUT
端子６から入力されるクロック信号Ｉの振幅がＶH より
大きいときのみ（図５の（ａ））、クロック信号Ｉを整
形して信号Ｔ（図５の（ｂ））を出力する構成とする。
他の構成，動作については、第１の発明のクロック出力
回路と同じである。
【００１７】図６はこの第３の発明の一実施例を示すク
ロック信号出力回路を説明する図である。この実施例で
は、リングオシレータ１の発振周波数値（図６の
（ａ））を水晶発振回路４０の発振周波数値（図６の
（ｂ））に近い値に設定した。他の構成，動作は、第１
の発明のクロック出力回路と同じである。
ロック信号出力回路を説明する図である。この実施例で
は、リングオシレータ１の発振周波数値（図６の
（ａ））を水晶発振回路４０の発振周波数値（図６の
（ｂ））に近い値に設定した。他の構成，動作は、第１
の発明のクロック出力回路と同じである。
【００１８】図７はこの第４の発明の一実施例を示すク
ロック信号出力回路を説明する図である。この実施例で
は、計時手段３が（図３（ｅ）のｔ3 ）計時後に信号Ｋ
（図７のＫ）をリングオシレータ１に出力し、信号Ｋを
受けたリングオシレータ１がクロック信号の出力を停止
する。そしてリングオシレータ１から出力されるクロッ
ク信号を信号Ｋで停止できる構成となっている。
ロック信号出力回路を説明する図である。この実施例で
は、計時手段３が（図３（ｅ）のｔ3 ）計時後に信号Ｋ
（図７のＫ）をリングオシレータ１に出力し、信号Ｋを
受けたリングオシレータ１がクロック信号の出力を停止
する。そしてリングオシレータ１から出力されるクロッ
ク信号を信号Ｋで停止できる構成となっている。
【００１９】なお、前述した第１の発明の実施例では、
シュミット回路や計時手段に、図２で示すような回路を
一例として用いたが、別論理によるシュミット回路やク
ロック同期形のカウンタを用いてカウントする計時手段
などを用いてもよい。また、外部回路へのクロック入力
をＸOUT 端子６ではなく、シュミット回路２の出力の信
号Ｔとしてもよい。さらに、電源が投入されていない時
に、コンデンサ１８の電荷を放電するための高抵抗値の
抵抗３１を使用する代わりに、電源電圧のレベルにより
オン／オフするＭＯＳトランジスタを用いてもよい。も
ちろん、回路が上述したのと同じ機能を持てば、特定回
路や素子に限定されない。
シュミット回路や計時手段に、図２で示すような回路を
一例として用いたが、別論理によるシュミット回路やク
ロック同期形のカウンタを用いてカウントする計時手段
などを用いてもよい。また、外部回路へのクロック入力
をＸOUT 端子６ではなく、シュミット回路２の出力の信
号Ｔとしてもよい。さらに、電源が投入されていない時
に、コンデンサ１８の電荷を放電するための高抵抗値の
抵抗３１を使用する代わりに、電源電圧のレベルにより
オン／オフするＭＯＳトランジスタを用いてもよい。も
ちろん、回路が上述したのと同じ機能を持てば、特定回
路や素子に限定されない。
【００２０】
【発明の効果】以上のように、この第１の発明によれ
ば、電源が投入されると第２の発振回路から外部回路に
発振信号を供給すると同時に計時手段で計時し、計時後
にスイッチ手段をオフすることによって第１の発振回路
から外部回路に発振信号を供給する構成としたため、第
１の発振回路の発振開始時間を短縮することができると
ともに、低電源電圧にも対応できる効果がある。この第
２の発明によれば、信号整形手段が第１の発振回路から
入力したクロック信号の振幅が所定値より大きいときの
み、クロック信号を整形して出力するシュミット回路で
構成したため、第１の発明の効果に加えてクロック信号
を供給する外部回路の特性に合わせて、クロック信号の
調整ができる効果がある。この第３の発明によれば、第
１の発振回路と第２の発振回路の発振周波数値を近い値
にしたため、第１の発明の効果に加えて第２の発振回路
のクロック信号が電源投入後すぐに外部回路で利用でき
る効果がある。この第４の発明によれば、第２の発振回
路が計時手段で計時後、すぐに停止する構成としたた
め、第１の発明の効果に加えて、第２の発振回路から第
１の発振回路への切替え時のクロック信号の変動を押さ
えることができる効果がある。
ば、電源が投入されると第２の発振回路から外部回路に
発振信号を供給すると同時に計時手段で計時し、計時後
にスイッチ手段をオフすることによって第１の発振回路
から外部回路に発振信号を供給する構成としたため、第
１の発振回路の発振開始時間を短縮することができると
ともに、低電源電圧にも対応できる効果がある。この第
２の発明によれば、信号整形手段が第１の発振回路から
入力したクロック信号の振幅が所定値より大きいときの
み、クロック信号を整形して出力するシュミット回路で
構成したため、第１の発明の効果に加えてクロック信号
を供給する外部回路の特性に合わせて、クロック信号の
調整ができる効果がある。この第３の発明によれば、第
１の発振回路と第２の発振回路の発振周波数値を近い値
にしたため、第１の発明の効果に加えて第２の発振回路
のクロック信号が電源投入後すぐに外部回路で利用でき
る効果がある。この第４の発明によれば、第２の発振回
路が計時手段で計時後、すぐに停止する構成としたた
め、第１の発明の効果に加えて、第２の発振回路から第
１の発振回路への切替え時のクロック信号の変動を押さ
えることができる効果がある。
【図１】図１は第１の発明の一実施例を示すクロック信
号出力回路の回路図である。
号出力回路の回路図である。
【図２】図１の回路のシュミット回路，計時手段の具体
例を示す回路図である。
例を示す回路図である。
【図３】図１の回路の各部の動作を示す波形図である。
【図４】図２の回路の各部の動作を示す波形図である。
【図５】この第２の発明の一実施例を示すクロック信号
出力路を説明する図である。
出力路を説明する図である。
【図６】この第３の発明の一実施例を示すクロック信号
出力回路を説明する図である。
出力回路を説明する図である。
【図７】この第４の発明の一実施例を示すクロック信号
出力回路を説明する図である。
出力回路を説明する図である。
【図８】従来の技術の一例を示す水晶発振回路の回路図
である。
である。
【図９】図８の回路の波形図である。
１ リングオシレータ ２ シュミット回路 ３ 計時手段 ４ スイッチ手段 ５ ＸIN端子 ６ ＸOUT 端子 ４０ 水晶発振回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年６月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】図８は水晶発振回路の回路図で、図９は図
８のインバータに掛る電源電圧Ｖccと図８のクロック出
力信号の波形図である。ここで、５はマイクコンのクロ
ック入力のＸIN端子、６はマイコンのＸOUT端子であ
る。１２はＸIN端子５とＸOUT端子６の間に接続された
帰還抵抗、１３は帰還抵抗１２と並列に接続された水晶
共振子、１４及び１５は一端がＸIN端子５及びＸOUT 端
子６に接続され、他端が接地されたコンデンサ、そして
１６はインバータである。
８のインバータに掛る電源電圧Ｖccと図８のクロック出
力信号の波形図である。ここで、５はマイクコンのクロ
ック入力のＸIN端子、６はマイコンのＸOUT端子であ
る。１２はＸIN端子５とＸOUT端子６の間に接続された
帰還抵抗、１３は帰還抵抗１２と並列に接続された水晶
共振子、１４及び１５は一端がＸIN端子５及びＸOUT 端
子６に接続され、他端が接地されたコンデンサ、そして
１６はインバータである。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】
【発明が解決しようとする課題】従来の水晶発信回路は
以上のように構成されており、電源が投入されてから正
弦波が増幅されるまでには、その回路の特性上、ある程
度の時間がかかり、特に電源電圧が低い等の原因によっ
て長い場合には十数秒にも達することがあった。そして
これが、マイクロコンピュータの原クロックの起動を遅
らせる原因となっていた。また、水晶発振回路の発振開
始時間を短くするためには、インバータを構成するＭＯ
Ｓトランジスタの幅（Ｗ）を大きくし、駆動能力（いわ
ゆるβ）を上げる方法があるが、これには発振回路によ
る消費電力が大幅に増大するという問題点があった。
以上のように構成されており、電源が投入されてから正
弦波が増幅されるまでには、その回路の特性上、ある程
度の時間がかかり、特に電源電圧が低い等の原因によっ
て長い場合には十数秒にも達することがあった。そして
これが、マイクロコンピュータの原クロックの起動を遅
らせる原因となっていた。また、水晶発振回路の発振開
始時間を短くするためには、インバータを構成するＭＯ
Ｓトランジスタの幅（Ｗ）を大きくし、駆動能力（いわ
ゆるβ）を上げる方法があるが、これには発振回路によ
る消費電力が大幅に増大するという問題点があった。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】次に、この第１の発明の一実施例における
動作について説明する。説明に当たっては、図１と図３
を用いて動作の概要を説明し、次にシュミット回路，計
時手段内の回路の詳細な動作について説明する。最初
に、電源が投入されると（図３の（ａ））、リングオシ
レータ１内のインバータ８〜１１によって、多種多様な
ノイズの内、ある特定の周波数成分のみが発振を始め
る。この発振を始めるまでの時間は、水晶発振回路４０
の場合（前述した図９のｔ0〜ｔ1の時間）よりも短い。
このリングオシレータ１の出力の信号Ｒ（図３の
（ｂ））がスイッチ手段４を介してＸIN端子５に入力さ
れる。また、インバータ１６，ＸOUT 端子６を介してシ
ュミット回路２に入力され（図３の（ｃ））、波形整形
されて信号Ｔが計時手段３に出力される（図３の
（ｄ））。この信号Ｔの入力によって、計時手段３は計
時を開始する。このとき計時前は切替え信号Ｓが“Ｌ”
信号、計時後は切替え信号Ｓが“Ｈ”信号となる（図３
の（ｅ））。信号を受けたスイッチ手段４は、“Ｌ”信
号のときにスイッチをオンして、シュミット回路２の出
力とＸIN端子５とを接続し、“Ｈ”信号のときに、スイ
ッチをオフして、シュミット回路２とＸIN端子５とを遮
断する。この結果、クロック信号は、電源投入時にはリ
ングオシレータ２から外部回路に供給され、電源投入し
てから所定の時間計時完了後には、水晶発振回路４０か
ら外部回路に供給されることになる。
動作について説明する。説明に当たっては、図１と図３
を用いて動作の概要を説明し、次にシュミット回路，計
時手段内の回路の詳細な動作について説明する。最初
に、電源が投入されると（図３の（ａ））、リングオシ
レータ１内のインバータ８〜１１によって、多種多様な
ノイズの内、ある特定の周波数成分のみが発振を始め
る。この発振を始めるまでの時間は、水晶発振回路４０
の場合（前述した図９のｔ0〜ｔ1の時間）よりも短い。
このリングオシレータ１の出力の信号Ｒ（図３の
（ｂ））がスイッチ手段４を介してＸIN端子５に入力さ
れる。また、インバータ１６，ＸOUT 端子６を介してシ
ュミット回路２に入力され（図３の（ｃ））、波形整形
されて信号Ｔが計時手段３に出力される（図３の
（ｄ））。この信号Ｔの入力によって、計時手段３は計
時を開始する。このとき計時前は切替え信号Ｓが“Ｌ”
信号、計時後は切替え信号Ｓが“Ｈ”信号となる（図３
の（ｅ））。信号を受けたスイッチ手段４は、“Ｌ”信
号のときにスイッチをオンして、シュミット回路２の出
力とＸIN端子５とを接続し、“Ｈ”信号のときに、スイ
ッチをオフして、シュミット回路２とＸIN端子５とを遮
断する。この結果、クロック信号は、電源投入時にはリ
ングオシレータ２から外部回路に供給され、電源投入し
てから所定の時間計時完了後には、水晶発振回路４０か
ら外部回路に供給されることになる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】次に、図２と図３，図４を用いて、シュミ
ット回路，計時手段のさらに詳細な回路動作について説
明する。図４の（ａ）において、Ｈth，Ｌthはそれぞれ
インバータ２１，インバータ２２の高しきい値，低しき
い値を表している。シュミット回路２がＸOUT 端子６か
らの信号（図４の（ａ））を入力すると、インバータ２
１，インバータ２２は図４の（ｂ），（ｃ）のような波
形を出力する。次に、ＡＮＤゲート２３は、２入力が共
に“Ｈ”レベルの時のみ“Ｈ”信号を出力するので、Ａ
ＮＤゲート２３の出力におけるＣ点の波形は図４（ｄ）
のようになる。また、ＮＯＲゲート２６は、２入力の
内、少なくても１つの入力に“Ｈ”信号が入力されれ
ば、“Ｌ”信号を出力するので、ＮＯＲゲート２６の出
力の点Ｄにおける波形は図４（ｃ）のようになる。さら
に、ＮＯＲゲート２７は、ＮＯＲゲート２６からの入力
が“Ｈ”信号である時、ＮＯＲゲート２４からの入力が
いかなる信号である場合でも、“Ｌ”信号を出力し、そ
の時のＮＡＤゲート２３の出力は“Ｌ”レベルなので、
ＮＯＲゲート２４の出力は“Ｈ”レベルとなる。したが
って、インバータ２５で反転された後のシュミット回路
２の出力の波形は図４（ｆ）のようになる。すなわち、
シュミット回路２によって、ＸOUT 端子６からの信号
が、Ｖth（図３の（ｆ））であるＨthより高い電位の時
のみ、シュミット回路の出力のＴ信号は“Ｌ”レベルと
なる。
ット回路，計時手段のさらに詳細な回路動作について説
明する。図４の（ａ）において、Ｈth，Ｌthはそれぞれ
インバータ２１，インバータ２２の高しきい値，低しき
い値を表している。シュミット回路２がＸOUT 端子６か
らの信号（図４の（ａ））を入力すると、インバータ２
１，インバータ２２は図４の（ｂ），（ｃ）のような波
形を出力する。次に、ＡＮＤゲート２３は、２入力が共
に“Ｈ”レベルの時のみ“Ｈ”信号を出力するので、Ａ
ＮＤゲート２３の出力におけるＣ点の波形は図４（ｄ）
のようになる。また、ＮＯＲゲート２６は、２入力の
内、少なくても１つの入力に“Ｈ”信号が入力されれ
ば、“Ｌ”信号を出力するので、ＮＯＲゲート２６の出
力の点Ｄにおける波形は図４（ｃ）のようになる。さら
に、ＮＯＲゲート２７は、ＮＯＲゲート２６からの入力
が“Ｈ”信号である時、ＮＯＲゲート２４からの入力が
いかなる信号である場合でも、“Ｌ”信号を出力し、そ
の時のＮＡＤゲート２３の出力は“Ｌ”レベルなので、
ＮＯＲゲート２４の出力は“Ｈ”レベルとなる。したが
って、インバータ２５で反転された後のシュミット回路
２の出力の波形は図４（ｆ）のようになる。すなわち、
シュミット回路２によって、ＸOUT 端子６からの信号
が、Ｖth（図３の（ｆ））であるＨthより高い電位の時
のみ、シュミット回路の出力のＴ信号は“Ｌ”レベルと
なる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】この後、Ｔ信号のクロック信号がインバー
タ２８でさらに反転され、計時手段３内のＰチャネル型
ＭＯＳトランジスタ１９，２０をオン，オフする。Ｐチ
ャネル型ＭＯＳトランジスタ１９とＰチャネル型ＭＯＳ
トランジスタ２０とは、互いに逆相の信号を入力してい
るので、Ｐチャネル型ＭＯＳトランジスタ１９がオンす
るとＰチャネル型ＭＯＳトランジスタ２０はオフし、電
源電圧Ｖccからコンデンサ１７に電荷が蓄積される。次
に、Ｐチャネル型ＭＯＳトランジスタ１９がオフし、Ｐ
チャネル型ＭＯＳトランジスタ２０がオンすると、コン
デンサ１７からコンデンサ１８に蓄積された電荷が移動
する。すなわち、図３の（ｆ）に示すように、電源投入
前には、コンデンサ１８の一端のＰ点の電位は、高抵抗
値の抵抗３１で電荷を放電するようにしているため、０
Ｖ（ＧＮＤ）となる。そして、シュミット回路２の出力
のＴ信号が“Ｌ”レベルから“Ｈ”レベルに変化する度
にＰ点の電位はコンデンサ１７とコンデンサ１８の容量
比及び抵抗３１で放電される電荷量で決まる電位分だけ
上昇する。やがてＰ点の電位がインバータ２９のＶthを
越えると、計時手段３の切替え信号Ｓが“Ｈ”レベルと
なる。これによってスイッチ手段４はオフされ、リング
オシレータ１の出力の信号ＲがＸIN端子５に入力されな
くなるため、水晶発振回路４０が発振を開始する。さら
にリングオシレータ１の出力の信号Ｓが“Ｈ”レベルと
なるため、リングオシレータ１は発振を停止する。この
結果、以後は水晶発振回路４０のみが通常の発振をす
る。電源が切られると、クロック信号出力回路の発振は
停止し、コンデンサ１８の電荷が抵抗３１から放電する
ため、コンデンサ１８の一端のＰ点の電位は０Ｖとな
る。
タ２８でさらに反転され、計時手段３内のＰチャネル型
ＭＯＳトランジスタ１９，２０をオン，オフする。Ｐチ
ャネル型ＭＯＳトランジスタ１９とＰチャネル型ＭＯＳ
トランジスタ２０とは、互いに逆相の信号を入力してい
るので、Ｐチャネル型ＭＯＳトランジスタ１９がオンす
るとＰチャネル型ＭＯＳトランジスタ２０はオフし、電
源電圧Ｖccからコンデンサ１７に電荷が蓄積される。次
に、Ｐチャネル型ＭＯＳトランジスタ１９がオフし、Ｐ
チャネル型ＭＯＳトランジスタ２０がオンすると、コン
デンサ１７からコンデンサ１８に蓄積された電荷が移動
する。すなわち、図３の（ｆ）に示すように、電源投入
前には、コンデンサ１８の一端のＰ点の電位は、高抵抗
値の抵抗３１で電荷を放電するようにしているため、０
Ｖ（ＧＮＤ）となる。そして、シュミット回路２の出力
のＴ信号が“Ｌ”レベルから“Ｈ”レベルに変化する度
にＰ点の電位はコンデンサ１７とコンデンサ１８の容量
比及び抵抗３１で放電される電荷量で決まる電位分だけ
上昇する。やがてＰ点の電位がインバータ２９のＶthを
越えると、計時手段３の切替え信号Ｓが“Ｈ”レベルと
なる。これによってスイッチ手段４はオフされ、リング
オシレータ１の出力の信号ＲがＸIN端子５に入力されな
くなるため、水晶発振回路４０が発振を開始する。さら
にリングオシレータ１の出力の信号Ｓが“Ｈ”レベルと
なるため、リングオシレータ１は発振を停止する。この
結果、以後は水晶発振回路４０のみが通常の発振をす
る。電源が切られると、クロック信号出力回路の発振は
停止し、コンデンサ１８の電荷が抵抗３１から放電する
ため、コンデンサ１８の一端のＰ点の電位は０Ｖとな
る。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】
【発明の効果】以上のように、この第１の発明によれ
ば、電源が投入されると第２の発振回路から外部回路に
発振信号を供給すると同時に計時手段で計時し、計時後
にスイッチ手段をオフすることによって第１の発振回路
から外部回路に発振信号を供給する構成としたため、第
１の発振回路の発振開始時間を短縮することができると
ともに、低電源電圧にも対応できる効果がある。この第
２の発明によれば、信号整形手段が第１の発振回路から
入力したクロック信号の振幅が所定値より大きいときの
み、クロック信号を整形して出力するシュミット回路で
構成したため、第１の発明の効果に加えてクロック信号
を供給する外部回路の特性に合わせて、クロック信号の
調整ができる効果がある。この第３の発明によれば、第
１の発振回路と第２の発振回路の発振周波数値を近い値
にしたため、第１の発明の効果に加えて第２の発振回路
のクロック信号が電源投入後すぐに外部回路で利用でき
る効果がある。この第４の発明によれば、第２の発振回
路が計時手段で計時後、すぐに停止する構成としたた
め、第１の発明の効果に加えて、第２の発振回路から第
１の発振回路への切替え時のクロック信号の変動を抑え
ることができる効果がある。
ば、電源が投入されると第２の発振回路から外部回路に
発振信号を供給すると同時に計時手段で計時し、計時後
にスイッチ手段をオフすることによって第１の発振回路
から外部回路に発振信号を供給する構成としたため、第
１の発振回路の発振開始時間を短縮することができると
ともに、低電源電圧にも対応できる効果がある。この第
２の発明によれば、信号整形手段が第１の発振回路から
入力したクロック信号の振幅が所定値より大きいときの
み、クロック信号を整形して出力するシュミット回路で
構成したため、第１の発明の効果に加えてクロック信号
を供給する外部回路の特性に合わせて、クロック信号の
調整ができる効果がある。この第３の発明によれば、第
１の発振回路と第２の発振回路の発振周波数値を近い値
にしたため、第１の発明の効果に加えて第２の発振回路
のクロック信号が電源投入後すぐに外部回路で利用でき
る効果がある。この第４の発明によれば、第２の発振回
路が計時手段で計時後、すぐに停止する構成としたた
め、第１の発明の効果に加えて、第２の発振回路から第
１の発振回路への切替え時のクロック信号の変動を抑え
ることができる効果がある。
Claims (4)
- 【請求項１】 水晶共振子又はセラミックス共振子等の
共振子を有する少なくとも第１の発振回路を備えたクロ
ック信号出力回路において、論理回路を主構成とするリ
ングオシレータ等の第２の発振回路と、上記第１の発振
回路のクロック信号を整形する信号整形手段と、この信
号整形手段の出力に基づき電源投入から設定時間までを
計時する計時手段と、この計時手段の計時が終了するま
での間上記第２の発振回路より出力されるクロック信号
をクロック信号出力端子に供給し、計時完了後に上記第
１の発振回路より出力されるクロック信号を上記クロッ
ク信号出力端子に供給するスイッチ手段とを備えたこと
を特徴とするクロック信号出力回路。 - 【請求項２】 上記信号整形手段は、上記クロック信号
出力端子から入力したクロック信号の振幅が所定値より
大きいときのみクロック信号を整形して出力するシュミ
ット回路からなることを特徴とする請求項第１項記載の
クロック信号出力回路。 - 【請求項３】 上記第２の発振回路の発振周波数値が上
記第１の発振回路の発振周波数値に近い値であることを
特徴とする請求項第１項記載のクロック信号出力回路。 - 【請求項４】 上記第２の発振回路が上記計時手段によ
って所定の時間計時された後に、停止するように構成さ
れたことを特徴とする請求項第１記記載のクロック信号
出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3265364A JPH0575343A (ja) | 1991-09-17 | 1991-09-17 | クロツク信号出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3265364A JPH0575343A (ja) | 1991-09-17 | 1991-09-17 | クロツク信号出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0575343A true JPH0575343A (ja) | 1993-03-26 |
Family
ID=17416154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3265364A Pending JPH0575343A (ja) | 1991-09-17 | 1991-09-17 | クロツク信号出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0575343A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998031104A1 (fr) * | 1997-01-09 | 1998-07-16 | Seiko Epson Corporation | Oscillateur a boucle a verrouillage de phase et son procede de fabrication |
| EP1163723A1 (en) * | 1999-03-19 | 2001-12-19 | Credence Systems Corporation | Delay stabilization system for an integrated circuit |
| JP2008147815A (ja) * | 2006-12-07 | 2008-06-26 | Sanyo Electric Co Ltd | 発振回路 |
| JP2010147758A (ja) * | 2008-12-18 | 2010-07-01 | Panasonic Corp | 発振回路 |
| JP2016116155A (ja) * | 2014-12-17 | 2016-06-23 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の発振方法 |
-
1991
- 1991-09-17 JP JP3265364A patent/JPH0575343A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998031104A1 (fr) * | 1997-01-09 | 1998-07-16 | Seiko Epson Corporation | Oscillateur a boucle a verrouillage de phase et son procede de fabrication |
| US6081164A (en) * | 1997-01-09 | 2000-06-27 | Seiko Epson Corporation | PLL oscillator package and production method thereof |
| EP1163723A1 (en) * | 1999-03-19 | 2001-12-19 | Credence Systems Corporation | Delay stabilization system for an integrated circuit |
| EP1163723A4 (en) * | 1999-03-19 | 2002-06-19 | Credence Systems Corp | DELAY STABILIZATION SYSTEM ADAPTING TO AN INTEGRATED CIRCUIT |
| JP2008147815A (ja) * | 2006-12-07 | 2008-06-26 | Sanyo Electric Co Ltd | 発振回路 |
| US8890632B2 (en) | 2006-12-07 | 2014-11-18 | Semiconductor Components Industries, Llc | Oscillator circuit |
| JP2010147758A (ja) * | 2008-12-18 | 2010-07-01 | Panasonic Corp | 発振回路 |
| US8413523B2 (en) | 2008-12-18 | 2013-04-09 | Panasonic Corporation | Oscillation circuit |
| JP2016116155A (ja) * | 2014-12-17 | 2016-06-23 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の発振方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4864255A (en) | Oscillator capable of quickly supplying a stable oscillation signal | |
| JP2002043906A (ja) | 発振停止検出回路 | |
| US6278336B1 (en) | Low-current oscillator with hysteresis input buffer | |
| WO2010084838A1 (ja) | 発振回路 | |
| JPH0575343A (ja) | クロツク信号出力回路 | |
| US7369006B2 (en) | Applied voltage control circuit for voltage controlled oscillation circuit | |
| JPH0254698B2 (ja) | ||
| US6690245B2 (en) | Oscillation control circuit | |
| EP0234306A2 (en) | Oscillator with feedback loop including delay circuit | |
| US5923201A (en) | Clock signal generating circuit | |
| JPH04291809A (ja) | 発振制御回路 | |
| JPH09270639A (ja) | 発振回路 | |
| JP2684513B2 (ja) | 発振用集積回路および発振回路 | |
| JP3105510B2 (ja) | 半導体集積回路 | |
| JPH04273602A (ja) | 発振制御回路 | |
| JPH09214307A (ja) | クロック回路 | |
| JPH0494210A (ja) | 電圧制御発振回路 | |
| JP3964652B2 (ja) | 水晶発振装置 | |
| US7496331B2 (en) | Oscillation device and oscillation method | |
| JP3255581B2 (ja) | 発振回路 | |
| KR100298445B1 (ko) | 오실레이터회로 | |
| JP2690694B2 (ja) | 並列ｃｍｏｓインバータ発振回路 | |
| JP2718191B2 (ja) | マイクロコンピュータのスタンバイ回路 | |
| JPH07294602A (ja) | 発振用集積回路 | |
| JPH11145727A (ja) | 発振回路 |