KR940006505B1 - 전원전압 변동에 둔감한 티티엘 입력버퍼 - Google Patents

전원전압 변동에 둔감한 티티엘 입력버퍼 Download PDF

Info

Publication number
KR940006505B1
KR940006505B1 KR1019910022109A KR910022109A KR940006505B1 KR 940006505 B1 KR940006505 B1 KR 940006505B1 KR 1019910022109 A KR1019910022109 A KR 1019910022109A KR 910022109 A KR910022109 A KR 910022109A KR 940006505 B1 KR940006505 B1 KR 940006505B1
Authority
KR
South Korea
Prior art keywords
signal
power supply
supply voltage
vcc
level
Prior art date
Application number
KR1019910022109A
Other languages
English (en)
Other versions
KR930014564A (ko
Inventor
이진영
배명호
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910022109A priority Critical patent/KR940006505B1/ko
Publication of KR930014564A publication Critical patent/KR930014564A/ko
Application granted granted Critical
Publication of KR940006505B1 publication Critical patent/KR940006505B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

전원전압 변동에 둔감한 티티엘 입력버퍼
제1도는 종래 기술에 의한 티티엘 입력버퍼
제2도는 본 발명에 의한 티티엘 입력버퍼
제3도는 외부전원전압 변동에 따른 내부전원전압의 레벨비교를 나타내는 파형도
제4도는 종래기술과 비교한 본 발명에 따른 티티엘 입력버퍼의 트립 포인트 파형도
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 외부에서 입력되는 티티엘(TTL)레벨의 신호를 씨모오스(CMOS)레벨의 내부신호로 변환하는 티티엘 입력버퍼(TTL input buffer)에 관한 것이다.
씨모오스 회로에 구비되는 티티엘(TTL:transistor transistor logic) 입력버퍼라 함은, 잘 알려져 있는바와 같이, 티티엘 레벨의 외부신호를 씨모오스 레벨의 내부신호로 출력하는 버퍼를 말한다. 티티엘 입력버퍼는 칩(chip)내에 다수개로 구비되며, 외부에서 공급되는 불규척적이고 전압레벨의 변화폭이 큰 티티엘 신호를 일정하고 정확한 씨모오스 전압레벨의 신호로 출력해야 함은 이 분야에 잘 알려져 있는 사실이다.
제1도에 종래에 제시된 티티엘 입력버퍼를 도시하였다. 상기 제1도에 도시된 티티엘 입력버퍼는, 이 분야에 공지된 회로로서 이는 크게 티티엘 레벨의 신호를 씨모오스 레벨의 신호를 변환하는 신호변환부(1)와 상기 신호변환부(1)의 출력신호를 입력하여 이를 전압증폭시키기 위한 드라이버부(2)로 이루어진다. 상기 신호변환부(1)와 드라이버부(2)는 각각 씨모오스 인버터를 그 구성요소로 하고 있으며, 공급전원은 외부전원 전 압단(ext, Vcc) 과 접지 전압단(Vs) 으로 구성된다.
상기 제1도에 의한 종래의 티티엘 입력버퍼의 동작을 설명한다.
(i) 먼저, 티티엘 신호의 입력이 "하이(high)"레벨에서 "로우(low)"레벨의 신호로 인가되는 경우를 설명한다. 여기서 상기 "하이"레벨은 통상적으로 티티엘 레벨 2.4v 이상의 전압레벨일 경우이고 상기 "로우"레벨은 상기 티티엘 레벨 0.8v 이하의 전압레벨의 경우를 말하는 것이나, 이는 칩이 고집적화됨에 따라 칩의 동작전원전압이 낮아지는 추세에서 달라질 수도 있게 된다. 상기 티티엘 신호입력이 "로우"레벨의 신호이면 상기 신호변환부(1)의 M1트랜지스터가 "턴온(turn-o)", M2트랜지스터가 "턴오프(turn-off)"되어 상기 신호변환부(1)의 출력신호인 S1신호가 외부전원전압(ext.Vcc)레벨에 상응하는 "하이"레벨의 신호로 출력한다. 그리고 이로부터 상기 드라이버부(2)는 상기 "하이"레벨의 S1신호를 2개의 인버터(M3,M4)(M5,M6)를 거쳐서 출력시킴으로 해서 결과적으로 상기 티티엘 입력신호의 입력에 응답된 씨모오스출력이 인에이블된다.
(ii) 다음으로, 상기 티티엔 신호의 입력이 "로우"레벨에서 "하이"레벨의 신호로 인가되는 경우를 설명한다. 상기 티티엘 신호입력이 "하이"레벨의 신호이면 상기 신호변환부(1)의 M1트랜지스터가 "턴오프", M2트랜지스터가 "턴온"되어 상기 신호변환부(1)의 출력신호인 S1신호가 접지전압단(Vss)레벨에 상응하는 "로우"레벨의 신호로 출력한다. 그리고 이로부터 상기 드라이버부(2)는 상기 "로우"레벨의 S1신호를 2개의 인버터(M3,M4)(M5,M6)를 거쳐서 출력시킴으로 해서 결과적으로 상기 티티엘 입력신호에 응답된 출력이 인에이블된다.
상기 제1도 회로와 같은 종래의 티티엘 입력버퍼는 상기의 (i),(ii)의 설명과 같이 동작되지만 이와 같은 구성에서는 다음과 같은 문제점이 발생된다. 즉, 상기 제1도의 회로는 공급전압으로 칩외부에서 공급하는 외부전원전압(ext.Vcc)을 사용함으로 해서 상기 외부전원전압(ext.Vcc)의 변화에 따라 상기 신호변환부(1) 및 드라이버부(2)를 구성하는 각 트랜지스터의 트립포인트(tirp point)가 달라지게 된다. 상기의 외부전원전압(ext.Vcc)의 변화는 칩내에 무수히 많이 존재하는 여러 회로들이 예를 들어 동시에 동작하거나, 아니면 소정의 데이타 출력동작시에 큰 채널 사이즈(size)를 가지는 데이타 출력 드라이버의 채널에서 발생되는 피크(peak)성 전류의 발생등에 의하여 일어나는데, 이렇게 되면 상기 외부전원전압(ext.Vcc)의 불안정한 전압레벨 때문에 상기 신호변환부(1) 및 드라이버부(2)를 구성하는 각 트랜지스터의 "턴온" 또는 "턴오프"시점이 달라지게 되어 칩의 오동작을 초래하는 것과 같은 악현상을 유발시킨다.
따라서 본 발명의 목적은 외부전원전압(ext.Vcc)의 변동에도 동작이 안정화되는 티티엘 입력버퍼를 제공함에 있다.
상기 목적을 달성하기 위하여 본 발명은, 칩외부에서 공급되는 외부전원전압(ext.Vcc)을 입력하여 이를 소정의 전압레벨로 강하시켜 출력하는 내부전원전압(int.Vcc) 발생회로를 구비하는 반도체 메모리 장치에 있어서, 티티엘(TTL)레벨의 신호를 입력하여 이를 씨모오스(CMOS)레벨의 신호로 출력하고 상기 내부전원전압(int.Vcc) 발생회로의 출력전압을 동작전원전압으로 사용하는 신호변환회로와, 상기 신호변환회로의 출력신호를 입력하여 이를 레벨-업시키기 위한 래치회로를 구비하는 티티엘 입력버퍼임을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
본 발명에 의한 티티엘 입력버퍼를 제2도에 도시하였다. 상기 제2도의 구성을 설명한다. 본 발명에 의한 티티엘 입력버퍼의 구성은, 크게 티티엘 레벨의 신호를 입력하여 이를 씨모오스(CM0S)레벨의 신호로 출력하고 내부전원전압(int.Vcc) 발생회로의 출력전압인 내부전원전압(int.Vcc)을 동작전원전압으로 사용하는 신호변환회로(100)와, 상기 신호변환회로(100)의 출력신호를 입력하여 이를 레벨-업(level-up) 시키기 위한 래치회로(200)로 이루어진다. 상기 신호변환회로(100)는, 상기 제1도에서의 신호변환부(1)와 같이 인버터(M11,M22)로 구성하였지만 전원전압을 칩내부에 구비되는 내부전원전압 발생회로(이는 고집적 반도체 메모리 장치에 필수적으로 구비되는 것으로서, 칩의 동작을 안정화하고 항시 일정한 내부전원전압(int.Vcc)을 출력하는 것으로 이는 이 분야에 통상의 지식을 가진 자는 쉽게 알 수 있다.)의 출력전압인 내부전원전압(int.Vcc)으로 사용한다. 상기 래치회로(200)는 상기 신호변환회로(100)의 출력신호(S11)를 입력하고 전원전압을 외부전원전압(ext.Vcc)으로 사용하는 제1인버터부(M33, M44)와, 상기 신호변환회로(100)의 출력신호(S11)를 입력하고 전원전압을 상기 내부전원전압(int.Vcc)으로 사용하는 제2인버터부(M55,M66)와, 상기 제1인버터부(M33, M44)의 출력신호(S33) 및 상기 제 2 인버터부(M55, M66)의 출력신호(S22)를 각각 입력으로 하고 전원전압을 상기 외부전원전압(ext.Vcc)으로 사용하여 상기 티티엘 입력신호에 응답되는 씨모오스 신호를 출력하는 제3인버터부(M77,M88)로 이루어진다.
상기의 구성에 의거하여 본 발명에 의한 티티엘 입력버퍼의 동작특성을 상세히 설명한다. 설명에 앞서 본발명에 의한 티티엘 입력버퍼의 특징은 상기 신호변환회로(100)의 전원전압을 내부전원전압(int.Vcc)으로 사용하기 때문에 상기 신호변환회로(100)의 구성소자(M11,M12)의 "턴온" 또는 "턴오프"동작이 안정화되고 그에 따라 상기 래치회로(200)의 각 구성소자도 안정한 동작을 수행함에 있다는 것을 유의하기 바란다. 또한 상기 래치회로(200)의 제2인버터부(M55,M66)의 전원전압을 내부전원전압(int.Vcc)으로 사용하는 이유는 만일 상기 제2인버터부(M55,M66)의 전원전압을 외부전원전압(ext.Vcc)으로 사용할 시에 발생되는직류전류(이는 상기 제2인버터부내의 M55트랜지스터와 M66트랜지스터의 채널을 통해 발생될 수 있는 것으로 이는 상기 M55트랜지스터의 게이트(gate)-소오스(source)간의 전압차가 클시에 발생된다.)를 제거하기 위함임을 유의하기 바란다.
(I) 먼저, 상기 제2도에서 티티엘(TTL) 입력신호가 "하이"레벨에서 "로우"레벨의 신호로 인가되는 경우를 설명한다. 상기 티티엘 신호입력이 "로우"레벨의 신호이면 상기 신호변환회로(100)의 M11트랜지스터가 "턴온", M22트랜지스터가 "턴오프"되어 상기 신호변환부(100)의 출력신호인 S11신호가 소정의 내부전원전압 발생회로(도시되지 않음)에서 출력되는 내부전원전압(int.Vcc)레벨에 상응하는 "하이"레벨의 신호로 출력한다. 그리고 이로부터 상기 래치회로(200)의 M44트랜지스터가 "턴온"되어 상기 제1인버터부의 출력신호인 S33신호가 접지전압(Vss)레벨의 "로우"신호로 출력된다. 또한 상기 "하이"레벨의 S11신호로부터 M55트랜지스터가 "턴오프"되고 M66트랜지스터가 "턴온"되어 상기 제2인버터부의 출력신호인 S22신호는"로우"레벨의 신호로 되어 상기 제3인버터부의 M88트랜지스터를 "턴오프"시킨다.
그리고 상기 "로우"레벨의 S33신호가 M77트랜지스터를 "턴온"시켜 상기 제3인버터부의 출력은(즉, 상기 래치회로(200)의 출력은) 외부전원전압(ext.Vcc)레벨의 "하이"레벨의 신호로 된다. 그리고 상기 "하이"레벨의 제3인버터부의 출력신호는 상기 제1인버터부의 M33트랜지스터의 게이트입력으로 상기 M33트랜지스터를 "턴오프"시켜 상기 S33신호가 소정의 시간동안 계속 "로우"레벨의 신호로 출력하게 한다. 상기와 같이 상기의 티티엘(TTL) 입력신호는 상기 신호변환부(100)에서 씨모오스(CMOS)신호로 변환되고 상기 래치회로(200)에서 레벨-업되어 출력하게 된다. 그리고 상기 신호변환부(100)의 전원전압은 내부전원전압(int.Vcc)이기 때문에 칩내에 존재하는 다른 회로들이 예를 들어 동시에 동작하여도 상기 내부전원전압(int.Vcc)의 특성상 그 변동은 거의 없게 되고 이에 따라 상기 신호변환부(100)의 각 트랜지스터(즉,M11,M12트랜지스터)의 동작은 안정하고 그 출력신호(S11)는 일정하게 된다. 그래서 칩의 오동작의 염려가 없게 된다.
(II) 다음으로, 상기 제2도에서 티티엘(TTL) 입력신호가 "로우"레벨에서 "하이"레벨의 신호로 인가되는 경우를 설명한다. 상기 티티엘 신호입력이 "하이"레벨의 신호이면 상기 신호변환회로(100)의 M11트랜지스터 가 "턴오프", M22트랜지스터"턴온"되어 상기 신호변환부(100) 의 출력 신호인 S11신호가 접지전압(Vss)레벨에 상응하는 "로우"레벨의 신호로 출력한다. 그리고 이로부터 상기 래치회로(200)의 M44트랜지스터가 "턴오프"되고, 상기 M55트랜지스터가 "턴온"되고 M66트랜지스터가 "턴오프"되어 상기 제2인버터부의 출력신호인 S22신호는 "하이"레벨의 신호로 되어 상기 제3인버터부의 M88트랜지스터를 "턴온"시킨다. 그리고 이로부터 상기 제3인버터부의 출력은(즉, 상기 래치회로(200)의 출력은) 접지전압(Vss)레벨의 "로우"레벨의 신호로 된다. 그리고 상기 "로우"레벨의 제3인버터부의 출력신호는 상기 제1인버터부의 M33트랜지스터를 "턴온"시켜 상기 S33신호가 소정의 시간동안 계속 외부전원전압(ext.Vcc)레벨의 "하이"레벨의 신호로 출력하게 한다. 그리고 "하이"레벨의 상기 S33신호는 상기 제3인버터부의 M77트랜지스터를 "턴오프"시키게 된다.
상기와 같이 상기의 티티엘(TTL) 입력신호가 "하이"레벨일 경우에도 상기 신호변환부(100)의 전원전압은 내부전원전압(int.Vcc)이기 때문에 칩내에 존재하는 다른 회로들이 예를 들어 동시에 동작하여도 상기내부전원전압(int.Vcc)의 특성상 그 변동은 거의 없게 되고 이에 따라 상기 신호변환부(100)의 각 트랜지스터(즉, M11,M12트랜지스터)의 동작은 안정하고 그 출력신호(S11)는 일정하게 된다. 그래서 칩의 오동작의 염려가 없게 된다.
위와 같은 내용을 참조하면, 본 발명에 따른 티티엘 입력버퍼는 티티엘 입력버퍼의 입력부로서의 신호변환회로(100)의 동작전압을 내부전원전압(int.Vcc)으로 사용하고, 동시에 티티엘 입력버퍼의 출력신호의 레벨을 제외하고는 "하이"신호가 내부전원전압레벨로 발생됨에 그 특징이 있습니다. 그리고 본 발명에 따른 티티엘 입력버퍼의 출력단으로서의 래치회로(200)의 동작전압은 제2인버터부(M55,M66)를 제외하고는 외부전원전압(ext.Vcc)을 동작전원전압으로 사용하면서 신오변환회로(100)의 "하이"출력신호에 의해 래치회로(200)를 구동함에 의해 래치회로(200)의 동작을 안정화시킬 수 있다. 즉, 래치회로(200)의 구동트랜지스터인 M44,M88이 내부전원전압(int.Vcc)에 의해 구동됨에 따라 그 구동동작을 안정화시킬 수 있다. 한편 외부전원전압(ext.Vcc)의 경우에는 여러 이유에 기인하여 변동된다하여도 그 변동레벨이 그 특성상 바로 정상상태로 되돌아오게 됨은 잘 알려진 사실이다. 그러나 제1도에 나타난 종래의 티티엘 입력버퍼에서는S1 또는 S2신호가 예를들어 "하이"신호로 발생될 시에 외부전원전압의 불안정하게 입력되면 드라이버(2)의 구동트랜지스터인 M4,M6의 트립포인트에 변화가 발생됨에 의해 정상적으로 동작하지 못하게 되어 그 출력신호 OUTPUT이 정상적으로 출력되지 못하게 되는 결과가 발생되었으나, 본 발명에서는 도면 제2도에 나타난 바와 같이 S11 또는 S22의 "하이"레벨이 내부전원전압레벨이기 때문에 래치회로(200)의 구동트랜지스터 M44,M66,M88의 각 트립포인트가 안정화되고 이로부터 래치회로(200)의 구동을 안정화시키게 된다.
상기한 실명에서 내부전원전압(int.Vcc)에 대한 이해를 돕기 위하여 제3도에 외부전원전압(ext.Vcc)의 변동에 따른 내부전원전압(int.Vcc)의 레벨변동을 나타내는 파형도를 도시하였다. 도시된 바와 같이 통상적으로 5v의 외부전원전압(ext.Vcc)을 칩의 동작전원전압으로 사용하는 반도체 메모리 장치에서 상기 외부전원전압(ext.Vcc)의 전압레벨이 소정의 동작상태로 인한 변동이 발생되어도 그에 따른 상기 내부전원전압(int.Vcc)의 전압레벨의 변동은 거의 없게 되고 외부온도의 영향에 상관없이 일정한 전압을 출력하게 된다.
그리고 제4도에 본 발명에 의한 티티엘(TTL) 입력버퍼에 대한 이해를 돕기 위하여 종래의 티티엘(TTL) 입력버퍼와 본 발명의 티티엘(TTL) 입력버퍼와의 외부전원전압(ext.Vcc)의 변동에 따른 트립포인트의 변화를 비교한 파형도를 도시하였다. 도시된 바와 같이 종래회로의 경우에는 외부전원전압(ext.Vcc)의 전압레벨의 변화에 따라 티티엘(TTL) 입력버퍼의 트립포인트가 변화되는 것이 본 발명에서는 외부전원전압(ext.Vcc)의 전압레벨이 변화하여도 그 트립포인트의 변화는 거의 없게 되어 칩의 오동작을 방지할 수 있게 된다.
본 발명에 의한 상기 제2도 회로는 본 발명의 사상을 실현한 최적의 실시예이지만 본 발명과 그 기술적 범주를 같이 한다면 그 구성소자가 다르게 구성될 수 있음을 알아야 할 것이다.
상술한 바와 같이 본 발명에 의한 티티엘(TTL) 입력버퍼는 외부전원전압(ext.Vcc)의 전압레벨이 변화되어도 일정한 전압레벨을 가지는 내부전원전압(int.Vcc)을 입력단(즉, 신호변환회로)의 전원전압으로 사용하므로서 외부전원전압(ext.Vcc)의 전압변동에도 안정한 동작을 수행하므로서 칩의 오동작을 방지하게 된다.

Claims (3)

  1. 칩 외부에서 공급되는 외부전원전압(ext.Vcc)을 입력하여 이를 소정의 전압레벨로 강하시켜 출력하는 내부전원전압(int.Vcc) 발생회로를 구비하는 반도체 메모리 장치에 있어서, 티티엘 레벨의 신호를 입력하여 이를 씨모오스 레벨의 신호로 출력하고 상기 내부전원전압(int.Vcc) 발생회로의 출력전압을 동작전원전압으로 사용하는 신호변환회로와, 상기 신호변환회로의 출력신호를 입력하고 상기 내부전원전압(int.Vcc)을 동작전원전압으로 사용하는 인버터와, 상기 신호변환회로와 인버터의 각 출력신호를 대응 입력하여 구동되고 상기 외부전원전압(ext.Vcc)을 동작전원전압으로 사용하는 래치회로를 구비하여, 상기 외부전원전압(ext.Vcc)의 전압레벨이 변동하여도 상기 티티엘 레벨의 신호의 입력에 대하여 상기 신호변환회로 및 인버터의 출력신호의 입력에 응답된 안정된 신호를 상기 래치회로를 통해 출력함을 특징으로 하는 티티엘 입력버퍼.
  2. 칩 외부에서 공급되는 외부전원전압(ext.Vcc)을 입력하여 이를 소정의 전압레벨로 강하시켜 출력하는 내부전원전압(int.Vcc) 발생회로를 구비하는 반도체 메모리 장치에 있어서, 티티엘 레벨의 신호를 입력하여 이를 씨모오스 레벨의 신호로 출력하고 상기 내부전원전압(int.Vcc) 발생회로의 출력전압을 동작전원전압으로 사용하는 신호변환회로(100)와, 상기 신호변환회로(100)의 출력신호를 일입력하고 전원전압을 상기외부전원전압(ext.Vcc)으로 사용하는 제1인버터부(M33,M44)와, 상기 신호변환회로(100)의 출력신호를 입력하고 전원전압을 상기 내부전원전압(int.Vcc)으로 사용하는 제2인버터부(M55,M66)와, 상기 제1인버터부(M33,M44)의 출력신호 및 상기 제2인버터부(M55,M66)의 출력신호를 각각 일입력씩으로 하고 전원전압을 상기 외부전원전압(ext.Vcc)으로 사용하여 상기 티티엘 입력신호에 응답되는 씨모오스 신호를 출력하는 제3인버터부(M77,M88)로 구성하여 상기 티티엘 입력신호의 입력레벨이 불안정하거나 상기 외부전원전압(ext.Vcc)의 전압레벨이 변동하여도 안정한 출력동작을 수행함을 특징으로 하는 티티엘 입력버퍼.
  3. 제2항에 있어서, 상기 신호변환회로(100)의 출력신호는 상기 제3인버터부(M77,M88)를 통해서 레벨-업되어 출력함을 특징으로 하는 티티엘 입력버퍼.
KR1019910022109A 1991-12-04 1991-12-04 전원전압 변동에 둔감한 티티엘 입력버퍼 KR940006505B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910022109A KR940006505B1 (ko) 1991-12-04 1991-12-04 전원전압 변동에 둔감한 티티엘 입력버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910022109A KR940006505B1 (ko) 1991-12-04 1991-12-04 전원전압 변동에 둔감한 티티엘 입력버퍼

Publications (2)

Publication Number Publication Date
KR930014564A KR930014564A (ko) 1993-07-23
KR940006505B1 true KR940006505B1 (ko) 1994-07-21

Family

ID=19324124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910022109A KR940006505B1 (ko) 1991-12-04 1991-12-04 전원전압 변동에 둔감한 티티엘 입력버퍼

Country Status (1)

Country Link
KR (1) KR940006505B1 (ko)

Also Published As

Publication number Publication date
KR930014564A (ko) 1993-07-23

Similar Documents

Publication Publication Date Title
KR960003529B1 (ko) 반도체 메모리 장치의 칩 초기화 신호 발생회로
US6683445B2 (en) Internal power voltage generator
KR19980081521A (ko) 낮은 항복 전압을 갖는 출력 버퍼 회로
US6781413B2 (en) Level conversion circuit for which an operation at power voltage rise time is stabilized
US5682115A (en) Active pull-up voltage spike reducer
KR100197998B1 (ko) 반도체 장치의 저소비 전력 입력 버퍼
KR19990083520A (ko) 레벨검출회로
US5124574A (en) Semiconductor device for generating a voltage higher than power source potential or lower than grounding potential
US6191617B1 (en) Input buffer
JPH07271322A (ja) 電圧変換回路
US20030117207A1 (en) Level shifter having plurality of outputs
KR100226486B1 (ko) 고출력 전압 생성용 반도체 회로
KR940006505B1 (ko) 전원전압 변동에 둔감한 티티엘 입력버퍼
US6271735B1 (en) Oscillator controller with first and second voltage reference
US5774014A (en) Integrated buffer circuit which functions independently of fluctuations on the supply voltage
KR0126254B1 (ko) 반도체 메모리 장치의 데이터 입력 버퍼
US6249151B1 (en) Inverter for outputting high voltage
US6621322B2 (en) Voltage generating circuit, level shift circuit and semiconductor device
US20030222701A1 (en) Level shifter having plurality of outputs
KR100223501B1 (ko) 반도체 집적 회로
JP2000132975A (ja) 半導体装置およびそれを備えるメモリモジュ―ル
JP2601978B2 (ja) Ｔｔｌ入力信号レベルを変換するためのｃｍｏｓレシーバ回路
JPH05284024A (ja) 半導体集積回路
KR100214079B1 (ko) 반도체 장치의 레벨쉬프터
US7737734B1 (en) Adaptive output driver

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060630

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee